KR20030000317A - Ｖｓｂ/ｑａｍ 겸용 다용도 채널 등화기 - Google Patents

Ｖｓｂ/ｑａｍ 겸용 다용도 채널 등화기 Download PDF

Info

Publication number
KR20030000317A
KR20030000317A KR1020010036050A KR20010036050A KR20030000317A KR 20030000317 A KR20030000317 A KR 20030000317A KR 1020010036050 A KR1020010036050 A KR 1020010036050A KR 20010036050 A KR20010036050 A KR 20010036050A KR 20030000317 A KR20030000317 A KR 20030000317A
Authority
KR
South Korea
Prior art keywords
channel
output
symbol
signal
coefficient
Prior art date
Application number
KR1020010036050A
Other languages
English (en)
Other versions
KR100739560B1 (ko
Inventor
김강호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010036050A priority Critical patent/KR100739560B1/ko
Publication of KR20030000317A publication Critical patent/KR20030000317A/ko
Application granted granted Critical
Publication of KR100739560B1 publication Critical patent/KR100739560B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03382—Single of vestigal sideband

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

VSB/QAM 겸용 다용도 채널 등화기에 관한 것으로서, 특히 수신 신호에 대한 채널 등화시 수신 신호가 VSB 신호인지, QAM 신호인지 그리고 심볼 간격인지 세밀 간격인지 또한, 실수 채널 등화인지, 복소수 채널 등화인지에 따라서 해당하는 필터 계수를 발생시키고, 각각의 경우에 따라 신호의 흐름을 제어함으로써, 단일 등화기로 VSB 신호와 QAM 신호에 대한 채널 등화를 수행할 수 있으며, 따라서 등화기를 구현하기 위한 하드웨어 면적을 대폭 감소시킬 수 있다. 또한, N=2인 세밀 간격 등화기로 작동시에는 한 개의 탭에 두 개의 탭 계수를 공유하도록 함으로써, 세밀 간격 채널 등화기와 심볼 간격 채널 등화기의 탭 계수를 동일하게 사용할 수 있으므로 하드웨어의 증가를 최소화할 수 있다.

Description

ＶＳＢ/ＱＡＭ 겸용 다용도 채널 등화기{Channel equalizer for VSB/QAM}
본 발명은 디지털 VSB(Vestigial Side Band) 수신기와 QAM(Quadrature Amplitude Modulation) 수신기에 공용으로 사용할 수 있는 다용도 적응 채널 등화기에 관한 것이다. 일반적으로 기저대역 신호를 단일 반송파로 진폭 변조하면 주파수 스펙트럼 상에서 반송파를 중심으로 상측대파와 하측대파에 동일한 정보를 가지는 출력 신호를 얻는다. 이 출력 신호를 전송 채널에서 그대로 전송하는 것은 주파수 대역 이용 효율면에서 바람직하지 못하다. 그러므로 상측대파나 하측대파 중 하나의 측대파 만을 전송하는 변조 방식이 필요한데, 그 방법이 SSB(Single SideBand) 또는 VSB 변조 방식이다. 이 두 방식은 매우 비슷한 방식인데, VSB 방식에서는 수신측에서 복조를 쉽게 할 수 있도록 나머지 측대파의 일부를 추가로 송신하는 것이 SSB 방식과 크게 다르다.
한편, 현재 여러 가지 매체(지상파, 케이블)에 대응하여 각각 개발되고 있는 디지털 TV 수신 기술은 점차 통합 시스템 구조로 전개되고 있으며, 단일 수신기를 가지고 매체에 상관없이 디지털 TV의 전송 신호를 수신 가능하게 하고자 하는 노력들이 이루어지고 있다.
이러한 매체에 따른 디지털 TV 전송방식은 지상파를 통한 VSB 전송방식과 케이블을 이용한 QAM 전송방식으로 크게 구분된다.
이때, 상기 VSB 전송 방식은 원하는 신호를 실수(real) 채널에만 실어서 전송한다. 즉, I 채널에만 입력 신호가 실려서 전송된다. 따라서, Q 채널 신호를 만들기 위해서는 상기 I 채널 신호를 힐버트 변환한다. 그러므로, Q 채널 신호는 I 채널 신호에 의존적이다.
한편, 상기 QAM 전송 방식은 원하는 신호를 실수 채널과 허수 채널에 각각 실어서 전송한다. 즉, I 채널과 Q 채널에 서로 다른 입력 신호가 각각 실려서 전송된다. 그러므로, 상기 I 채널 신호와 Q 채널 신호는 서로 독립적이다.
도 1은 이러한 VSB 신호의 발생 과정을 보인 구성 블록도로서, VSB 기저대역 입력 신호 x(t)를 I 채널 신호라 칭한다.
이때, 상기 I 채널 신호는 곱셈기(101)로 출력됨과 동시에 힐버트 변환부(103)로 출력된다. 상기 곱셈기(101)는 상기 I 채널 신호에 cos반송파를곱하여 가산기(102)로 출력한다.
한편, 힐버트(hilbert) 변환부(103)는 상기 I 채널 신호를 90도 반전시켜 곱셈기(104)로 출력한다. 이때, 상기 힐버트 변환부(103)에 의해 90도 반전된 I 채널 신호 xh(t)를 통상 Q 채널 신호라 칭한다. 상기 곱셈기(104)는 상기 Q 채널 신호에 sin반송파를 곱하여 가산기(102)로 출력한다.
상기 가산기(102)는반송파로 변조된 I 채널 신호와반송파로 변조된 Q 채널 신호를 더하여 전송하는데, 상기 가산기(102)의 출력 신호 v(t)는 다음의 수학식 1과 같다.
이때, 상기 변조된 I, Q 채널 신호는 주파수 스펙트럼상 서로 연관 관계가 있는데, 중앙의 일부를 제외하면 하측대파는 I, Q 채널 신호가 동일한 값을 가지고, 상측대파는 서로 크기가 같고 부호가 반대인 값을 가진다. 그러므로, I, Q 채널 성분을 서로 더하면 하측대파와 상측대파의 일부만 남는다. 즉, 신호의 대역폭이 반으로 줄어드는 결과가 된다.
한편, 도 2는 상기 QAM 신호의 발생 과정을 보인 구성 블록도로서, QAM 기저대역 입력 신호 x(t)는 I 채널로, y(t)는 Q 채널로 보내진다.
이때, 곱셈기(201)는 상기 I 채널 신호 x(t)에반송파를 곱하여 가산기(203)로 출력하고, 곱셈기(202)는 상기 Q 채널 신호 y(t)에반송파를 곱하여 가산기(203)로 출력한다.
상기 가산기(203)는반송파로 변조된 I 채널 신호와반송파로 변조된 Q 채널 신호를 더하여 전송하는데, 상기 가산기(203)의 출력 신호 v'(t)는 다음의 수학식 2와 같다.
이때, 상기된 QAM 전송 방식은 양측대파를 함께 전송하므로 VSB 전송 방식에 비해 두배의 대역폭을 필요로 한다. 그러나 이 두배의 대역폭 내에는 x(t)와 y(t)라는 각기 독립적인 신호가 존재하므로 정보량 역시 두배가 된다. 즉, QAM 전송 방식과 VSB 전송 방식은 같은 대역폭 안에 같은 양의 정보가 존재한다. 또한, x(t)와 y(t)는 서로 직교 관계에 있는 반송파에 의해 변조되므로 수신측에서 별 어려움없이 이 직교 성질을 이용하여 원래의 신호로 복원해 낼 수 있다.
한편, 송신단에서 전송된 신호는 전송 채널을 거치면서 여러 가지 왜곡이 생긴다. 상기 왜곡을 발생시키는 요인에는 가우스성 열 잡음, 페이딩에 의한 가산형 또는, 승산형 잡음, 주파수 변화, 비선형성, 시간적 분산(time dispersion) 등에 의한 변형이 있다. 이러한 왜곡은 기존의 아날로그 TV 시스템에서는 왜곡에 따른 화질 저하로 나타나지만, 디지털 전송 방식의 시스템에서는 수신측에서 비트 검출 오류가 생겨 데이터 복원이 불가능하거나 예상치 못한 결과를 가져온다. 특히, 송신 신호의 시간 지연과 위상 변화에 의한 다중 경로는 심볼간 간섭(intersymbol interference)을 심하게 일으켜 비트검출 오류의 주원인이 되고 있다. 이렇게 비이상적인 전송채널에 의해서 발생한 왜곡을 보상함으로써, 수신측에서 비트 검출 오류를 감소시키는 기법을 채널 등화(channel equalization)라 한다. 즉, 채널 등화기는 신호 전송 중에 원 신호가 채널 왜곡에 의해 크기와 위상이 달라지고 시간이 지연된 고스트 신호가 원 신호와 함께 수신될 때 이 고스트를 제거하는 역할을 수행한다. 그런데, 채널은 송수신기의 위치, 거리, 지형, 건물, 날씨 등의 여러 가지 요인에 의해서 가변적이기 때문에 가변적인 채널에 적응적으로 대체할 수 있는 등화 기법이 요구된다. 이러한 기법을 적응 채널 등화라 한다.
이때, 디지털 VSB 수신기에서는 일반적으로 도 3과 같은 심볼 간격 실수 적응 채널 등화기를 사용한다.
도 3을 보면, 입력 데이터 x(n)를 한 심볼씩 지연시키는 N개의 데이터 지연기(11-1∼11-N), 상기 입력 데이터 x(n) 및 상기 데이터 지연기(11-1∼11-N)의 각 출력과 오류값 e(n)을 이용하여 계수 갱신을 수행하는 N+1개의 계수 연산부(12-0∼12-N), 상기 각 계수 연산부(12-0∼12-N)의 출력을 모두 더하는 가산기(13), 상기 가산기(13)의 출력을 이용하여 오류값 e(n)를 추정하는 슬라이서(14), 및 상기 가산기(13)의 출력에서 상기 슬라이서(14)의 출력을 빼 오류값 e(n)을 구하는 가산기(15)로 구성된다 이때, 상기 가산기(15)의 출력단에는 상기 가산기(15)의 출력에 스텝 사이즈 μ를 곱하여 출력하는 곱셈기(16)가 연결될 수도 있다.
여기서, 상기 N개의 데이터 지연기(11-1∼11-N)와 N+1개의 계수 연산부(12-0∼12-N)를 가까운 고스트의 영향을 상쇄하는 피드 포워드 필터(feed forwardfilter equalization ; FFE)라 칭한다.
그리고, 상기 계수 연산부(12-0∼12-N)의 각 구성은 동일하며, 그 중 첫 번째 계수 연산부(12-0)를 예로 들면, 입력 데이터 x(n)와 오류값 e(n)을 곱하는 곱셈기(01), 상기 곱셈기(01)의 출력에 피드백되는 이전 계수 c1를 더하여 갱신된 필터 계수를 출력하는 가산기(02), 상기 가산기(02)의 출력을 저장한 후 상기 가산기(02)에 이전 계수 c1로 피드백하는 지연기(03), 상기 입력 데이터 x(n)와 상기 지연기(03)를 통해 출력되는 갱신된 필터 계수를 곱하여 상기 가산기(13)로 출력하는 곱셈기(04)로 구성된다.
이와 같이 구성된 도 3에서 입력 데이터 x(n)는 상기 심볼 간격 실수 채널 등화기로 입력되는 I 채널 신호이고, x(n-i)은 데이터 지연기를 통해 i 심볼 지연된 값이다.
이때, 상기 도 1의 VSB 심볼 간격 실수 채널 등화기의 출력 y(n)과 필터 계수의 갱신식 c(n+1)은 다음의 수학식 3과 같다.
여기서, y(n)은 채널 등화기 즉, 가산기(13)의 출력,
x(n)은 입력 데이터,
c(n)은 현재 시간의 채널 등화기 계수,
c(n+1)은 다음 시간의 채널 등화기 계수 즉, 업데이트된 필터 계수,
e(n)은 에러 값,
μ은 스텝 사이즈(step-size)이다.
상기 스텝 사이즈 μ는 수렴 속도를 향상시키기 위해 사용된다. 즉, 적응 채널 등화기가 아직 수렴하기 전 단계인 초기 단계에는 큰 값의 스텝 사이즈 μ를 이용하여 등화기의 계수를 갱신하여 빠른 수렴을 이루고, 그 후에는 잡음 등의 영향을 줄이기 위해 작은 값의 스텝 사이즈 μ를 사용한다.
그리고, 상기 가산기(15)에서 슬라이서(14)로 입력되는 신호와 상기 슬라이서(14)에서 슬라이스되어 출력되는 신호와의 차로 구한 오류값 e(n)를 대입하여 필터의 계수를 갱신하기 위해서는 오류값 e(n)과 필터의 입력값을 곱하는 곱셈기가 각 계수 연산부(12-0∼12-N)에서 필요하다. 첫 번째 계수 연산부(12-0)를 예로 들면, 상기 곱셈기(01)가 해당된다.
또한, 상기 오류값 e(n)과 슬라이서(14)의 출력은 먼 고스트의 영향을 상쇄하는 결정 피드백 등화기(Decision Feedback Equalization ; DFE)(17)로 입력되고, 상기 DFE(17)에서 필터링된 신호는 상기 가산기(13)로 출력되어 더해진다. 이때, 상기 DFE는 결정된 데이터만을 받을 수 있다.
한편, 고스트의 위상 θ가 0이 아니면 복조된 신호에는 지연 시간 τ만큼 지연된 신호 x(t-τ)의 힐버트 변환된 성분인 xh(t-τ)가 존재한다.
그러나, 이러한 고스트 성분들은 실수 채널 등화기로는 충분한 제거가 되지않아 채널 등화기가 채널의 변화를 충분히 따라가지 못할 수가 있다.
따라서, 수신기의 성능을 향상시키기 위해서 I 채널 신호뿐만 아니라 Q 채널 신호도 이용하는 도 5와 같은 VSB용 심볼 간격 복소수 채널 등화기가 사용되기도 한다.
도 3은 I 채널 신호에 대해서만 채널 등화를 하지만 도 5는 I 채널 신호뿐만 아니라 허수 부분인 Q 채널 신호에 대해서도 채널 등화를 한다.
도 3의 심볼 간격 실수 채널 등화기와의 구성상의 큰 차이점은 허수부에 대한 연산 부분이 더 추가되었다는 것이다. 즉, 도 5는 도 3과 동일한 구조를 갖는 필터를 더 추가하여 Q 채널 신호를 채널 등화한다. 이때, 상기 I 채널 신호를 필터링한 각 계수 연산부의 출력과 Q 채널 신호를 필터링한 각 계수 연산부의 출력은 가산기에서 모두 더해진 후 슬라이서로 출력된다. 상기 슬라이서의 출력은 오류값을 구하기 위해 가산기로 출력됨과 동시에 DFE로 출력된다.
이때, 상기된 심볼 간격 실수 또는 복소수 채널 등화기들의 데이터 지연기 및 계수 연산부의 각 지연기 즉, 플립플롭들은 심볼 주기로 생성되는 심볼 클럭을 입력받아 동작한다. 한편, 일반적인 심볼 간격 채널 등화기의 경우 충분한 길이의 필터 탭이 갖추어져 있고 외부 환경에서 시간적으로 긴 고스트에 의해 생기는 채널의 왜곡을 적절히 보상하여 심볼 간의 간섭을 쉽게 제거할 수 있는 특징을 가진 반면 한 심볼 이내의 짧은 고스트에 대해서는 별다른 보상을 할 수 없다. 또한, 심볼 타임 복구 회로가 완벽하게 동작하지 않을 경우 심볼 타임 잡음에 의해 성능의 열화가 생기는 단점을 가지고 있다.
따라서, 경우에 따라서는 세밀 간격 채널 등화기를 사용할 필요성이 있다.
즉, 입력 샘플로 심볼 율의 N배(N > 1.0)로 오버 샘플링한 데이터를 취하고, 탭 계수도 한 심볼 위치에 N개가 존재하는 N배 세밀 간격 채널 등화기를 사용하는 경우에는 심볼 잡음에 대하여 성능 열화가 심하지 않고, 또한 심볼 간격 등화기에 견주어 매우 짧은 시간의 고스트도 상대적으로 제거 가능한 특징을 가지고 있다.
도 4는 일반적인 VSB용 세밀 간격 실수 채널 등화기의 일 예를 보인 구성 블록도로서, 도 3과 다른 점은 데이터 지연기와 계수 연산부의 각 지연기 즉, 플립플롭들이 N배의 심볼 클럭으로 동작한다는 것이다. 도 4에서 N은 2로 설정하였을 경우, 도 4의 데이터 지연기와 계수 연산부가 심볼 타임보다 두배 빠르게 동작한다. 즉, 심볼 주파수의 2체배(즉, 1/2 심볼 주기)로 상기 데이터 지연기와 계수 연산부의 플립플롭들이 동작한다.
따라서, 각 계수 연산부에서 출력되는 데이터를 모두 더하는 가산기의 출력은 각 심볼당 2개의 데이터를 가진다. 이 중 하나는 심볼 데이터이고, 나머지 하나는 심볼과 심볼 사이의 가상 데이터이다. 그러므로, 상기 가산기의 출력을 바로 슬라이서로 입력시키면 상기 슬라이서가 오동작을 하게 된다. 이를 방지하기 위해, 상기 가산기의 출력은 심볼당 2개의 데이터로부터 심볼 데이터를 추출하는 데시메이터를 거쳐 오류값을 구하는 가산기로 출력된다.
즉, 상기 데시메이터는 두 샘플 중에서 심볼 샘플만을 추출하는 2:1 데시메이터로서, 상기 가산기의 출력이 데시메이터를 통과하면 심볼 타임인 순간만의 데이터가 솎아져서 나오게 된다. 결국, 슬라이서, 오류값을 생성하는 곱셈기, DFE 부분은 심볼 주기로 동작한다.
이때, 상기 채널 등화기로 입력되는 데이터는 2배의 심볼 주파수로 샘플링된 데이터이다.
도 6은 일반적인 VSB용 세밀 간격 복소수 채널 등화기의 일 예를 보인 구성 블록도로서, 기본 구성은 도 5의 VSB용 심볼 간격 복소수 채널 등화기와 같다. 도 5와 다른 점은 데이터 지연기 및 각 계수 연산부와 도 4와 같이 2배의 심볼 클럭에 동기되어 동작하고 이로 인해 가산기와 슬라이서 사이에 데시메이터가 더 추가된다는 것이다.
한편, 디지털 QAM 수신기에서도 위에서 언급한 이유에 의하여 도 7과 같은 심볼 간격 복소수 채널 등화기 또는, 도 8과 같은 세밀 간격 복소수 채널 등화기가 사용된다. 이때, QAM 전송 방식의 경우에는 Q 채널에도 I 채널과 독립적인 데이터가 실려 있으므로 실수부뿐만 아니라 허수부에 대한 채널 등화도 이루어져야 한다. 즉, QAM 수신기에서는 실수 채널 등화기가 사용되지 않는다.
이때, 상기 QAM 채널 등화기의 출력과 계수 갱신식은 다음의 수학식 4와 같다.
여기서, y(n)은 채널 등화기 출력,
xI(n)은 입력 실수 데이터,
xQ(n)은 입력 허수 데이터,
cI(n)은 현재 시간의 실수 채널 등화기 계수,
cQ(n)은 현재 시간의 허수 채널 등화기 계수,
c(n+1)은 다음 시간의 채널 등화기 계수,
eI(n)은 실수 에러 값,
eQ(n)은 허수 에러 값,
μ은 스텝 사이즈(step-size)이다.
지금까지 설명된 채널 등화기를 다시 정리하면 다음과 같다.
즉, VSB 수신기는 심볼 간격 실수 채널 등화기, 심볼 간격 복소수 채널 등화기, 세밀 간격 실수 채널 등화기, 세밀 간격 복소수 채널 등화기 중 어느 하나를 이용하여 채널 등화를 수행하고, QAM 수신기는 심볼 간격 복소수 채널 등화기, 세밀 간격 복소수 채널 등화기 중 어느 하나를 이용하여 채널 등화를 수행한다.
그런데, 현재 디지털 TV 수신 기술은 여러 가지 매체(지상파, 케이블)를 통합하는 통합 시스템 구조로 전개되고 있으며, VSB 변조된 신호와 QAM 변조된 신호를 모두 수신하는 통합 시스템 구조에 상기된 각각의 채널 등화기들을 채용한다면 하드웨어가 복잡해지고 시스템의 부피가 커지며, 비용이 상승하는 문제점을 초래한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 신호 흐름을 제어하여 하나의 채널 등화기를 VSB용 심볼 간격 실수 채널 등화기, VSB용 세밀 간격 실수 채널 등화기, VSB용 심볼 간격 복소수 채널 등화기, VSB용 세밀 간격 복소수 채널 등화기, QAM용 심볼 간격 복소수 채널 등화기, QAM용 세밀 간격 복소수 채널 등화기 중 어느 하나로 동작시키는 다용도 채널 등화기를 제공함에 있다.
본 발명의 다른 목적은 세밀 간격 채널 등화기로 동작시에는 한 개의 탭에 두 개의 탭 계수를 공유하도록 함으로써, 하드웨어의 증가를 억제하는 적응 채널 등화기를 제공함에 있다.
도 1은 일반적인 VSB 신호 발생 과정을 보인 구성 블록도
도 2는 일반적인 QAM 신호 발생 과정을 보인 구성 블록도
도 3은 일반적인 VSB용 심볼 간격 실수 채널 등화기의 구성 블록도
도 4는 일반적인 VSB용 세밀 간격 실수 채널 등화기의 구성 블록도
도 5는 일반적인 VSB용 심볼 간격 복소수 채널 등화기의 구성 블록도
도 6은 일반적인 VSB용 세밀 간격 복소수 채널 등화기의 구성 블록도
도 7은 일반적인 QAM용 심볼 간격 복소수 채널 등화기의 구성 블록도
도 8은 일반적인 QAM용 세밀 간격 복소수 채널 등화기의 구성 블록도
도 9는 본 발명에 따른 VSB/QAM 겸용 다용도 채널 등화기의 구성 블록도
도 10은 도 9의 VSB/QAM 겸용 다용도 채널 등화기가 VSB용 심볼 간격 실수 채널 등화기로 사용될 때의 신호 흐름도
도 11은 도 9의 VSB/QAM 겸용 다용도 채널 등화기가 VSB용 세밀 간격 실수 채널 등화기로 사용될 때의 신호 흐름도
도 12는 도 11의 I 채널 신호 선택부의 동작 타이밍도
도 13은 도 9의 VSB/QAM 겸용 다용도 채널 등화기가 VSB용 심볼 간격 복소수 채널 등화기로 사용될 때의 신호 흐름도
도 14는 도 9의 VSB/QAM 겸용 다용도 채널 등화기가 VSB용 세밀 간격 복소수 채널 등화기로 사용될 때의 신호 흐름도
도 15는 도 9의 VSB/QAM 겸용 다용도 채널 등화기가 QAM용 심볼 간격 복소수 채널 등화기로 사용될 때의 신호 흐름도
도 16은 도 9의 VSB/QAM 겸용 다용도 채널 등화기가 QAM용 세밀 간격 복소수 채널 등화기로 사용될 때의 신호 흐름도
도면의 주요부분에 대한 부호의 설명
101,102-1∼102-3 : 데이터 지연기103-1∼103-4 : 계수 연산부
104 : 결정 피드백 등화기105 : 가산기
106 : I 채널 신호 출력부107 : Q 채널 신호 출력부
상기와 같은 목적을 달성하기 위한 본 발명에 따른 다용도 채널 등화기는, 입력되는 I 채널 데이터와 Q 채널 데이터를 선택 출력하는 먹스와 상기 먹스를 통해 출력되는 채널 데이터를 1 심볼 또는 2 심볼 지연시켜 출력하는 지연기와 상기 1 심볼 또는 2 심볼 지연된 데이터를 선택 출력하는 먹스로 구성되어, 1 심볼 또는 2 심볼 지연된 I 채널 데이터 또는 Q 채널 데이터를 출력하는 N개의 데이터 지연기와, 상기 데이터 지연기에서 출력되는 I 채널 또는 Q 채널 데이터와 입력되는 I 채널 또는 Q 채널 오류값을 곱하고 이 곱셈 결과에 피드백되는 이전 I 또는 Q 채널 데이터의 탭 계수와 더한 후 1 심볼 또는 2 심볼 지연시켜 출력하는 N+1개의 계수 연산부와, 상기 N+1개의 계수 연산부에서 각각 갱신되어 출력되는 N+1개의 I 또는Q 채널 데이터의 탭 계수를 모두 더하여 출력하는 계수 출력부와, 심볼 간격인 경우에는 상기 계수 출력부의 출력으로부터 I 채널 오류값을 구하고, 세밀 간격인 경우, 심볼 주기의 처음 반주기 동안에는 상기 1 심볼 지연된 신호로부터 구한 탭 계수들의 가산 결과를 상기 계수 출력부로부터 입력받아 저장하고, 다음 반주기 동안에는 상기 2 심볼 지연된 신호로부터 구한 탭 계수들의 가산 결과를 상기 계수 출력부로부터 입력받은 후 저장된 처음 반주기 동안의 탭 계수들의 가산 결과와 더하여 I 채널 오류값을 구하는 I 채널 신호 출력부와, 심볼 간격인 경우에는 상기 계수 출력부의 출력으로부터 Q 채널 오류값을 구하고, 세밀 간격인 경우, 심볼 주기의 처음 반주기 동안에는 상기 1 심볼 지연된 신호로부터 구한 탭 계수들의 가산 결과를 상기 계수 출력부로부터 입력받아 저장하고, 다음 반주기 동안에는 상기 2 심볼 지연된 신호로부터 구한 탭 계수들의 가산 결과를 상기 계수 출력부로부터 입력받은 후 저장된 처음 반주기 동안의 탭 계수들의 가산 결과와 더하여 Q 채널 오류값을 구하는 Q 채널 신호 출력부를 포함하여 구성되는 것을 특징으로 한다.
상기 각 데이터 지연기는 심볼 간격인 경우에는 1 심볼 지연된 I 채널 또는 Q 채널 데이터를 선택 출력하고, 세밀 간격인 경우에는 심볼 주기의 처음 반주기 동안은 1 심볼 지연된 I 채널 또는 Q 채널 데이터를 선택 출력하고, 다음 반주기 동안은 2 심볼 지연된 I 채널 또는 Q 채널 데이터를 선택 출력하는 것을 특징으로 한다.
상기 계수 연산부는 입력되는 I 채널 또는 Q 채널 데이터와 입력되는 I 채널 또는 Q 채널 오류값을 곱하는 곱셈기와, 상기 곱셈기의 출력과 피드백되는 이전 I또는 Q 채널 데이터의 탭 계수를 더하는 제 1 가산기와, QAM용으로 사용되는 경우 Q 채널 데이터와 I 채널 오류값의 곱셈 결과 또는 Q 채널 데이터와 Q 채널 오류값의 곱셈 결과와 상기 제 1 가산기의 출력을 더하는 제 2 가산기와, 상기 제 1 가산기 또는 제 2 가산기의 출력을 1 심볼 지연시키는 제 1 지연기와, 상기 제 1 지연기의 출력을 다시 1 심볼 지연시키는 제 2 지연기와, 심볼 간격인 경우에는 상기 제 1 지연기의 출력을 선택하고, 세밀 간격인 경우에는 심볼 주기의 처음 반주기 동안은 상기 제 1 지연기의 출력을 선택하고, 다음 반주기 동안은 상기 제 2 지연기의 출력을 선택한 후 상기 곱셈기로 피드백하는 먹스와, 상기 먹스의 출력과 데이터 지연기를 통해 출력되는 I 채널 데이터 또는 Q 채널 데이터를 곱하여 상기 계수 출력부로 출력하는 곱셈기로 구성되는 것을 특징으로 한다.
상기 I 채널 신호 출력부는 인에이블 신호에 따라 '0' 또는 저장된 처음 반주기 동안의 탭 계수들의 가산 결과를 선택 출력하는 먹스와, 상기 계수 출력부의 출력과 상기 먹스의 출력을 더하여 출력하는 제 3 가산기와, 상기 계수 출력부의 출력을 저장함과 동시에 상기 먹스로 출력하는 지연기와, 세밀 간격의 경우 상기 지연기의 출력으로부터 심볼 샘플만을 추출하는 데시메이터와, 상기 지연기 또는 데시메이터의 출력을 슬라이스하는 슬라이서와, 상기 슬라이스되기 전 신호와 슬라이스된 신호와의 차를 구하여 I 채널 오류값으로 출력하는 제 4 가산기로 구성되는 것을 특징으로 한다.
상기 Q 채널 신호 출력부는 인에이블 신호에 따라 '0' 또는 저장된 처음 반주기 동안의 탭 계수들의 가산 결과를 선택 출력하는 먹스와, 상기 계수 출력부의출력과 상기 먹스의 출력을 더하여 출력하는 제 5 가산기와, 상기 계수 출력부의 출력을 저장함과 동시에 상기 먹스로 출력하는 지연기와, 세밀 간격의 경우 상기 지연기의 출력으로부터 심볼 샘플만을 추출하는 데시메이터와, 상기 지연기 또는 데시메이터의 출력을 슬라이스하는 슬라이서와, 상기 슬라이스되기 전 신호와 슬라이스된 신호와의 차를 구하여 Q 채널 오류값으로 출력하는 제 6가산기로 구성되며, 상기 채널 등화기가 QAM용으로 사용되는 경우에만 동작하는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.
도 9는 본 발명에 따른 다용도 적응 채널 등화기의 구성 블록도로서, 입력되는 I 채널 신호를 1 심볼 지연시키는 지연기(101), 입력되는 I 채널 신호 또는 Q 채널 신호를 1 심볼 또는 2 심볼 지연시켜 출력하는 N개의 데이터 지연기(102-1∼102-3), 상기 1 심볼 지연된 I 채널 신호 또는, 상기 데이터 지연기(102-1∼102-3)의 각 출력과 I, Q 채널의 오류값 Ierror, Qerror을 이용하여 계수 갱신을 수행하는 N+1개의 계수 연산부(103-1∼103-4), 상기 각 계수 연산부(103-1∼103-4)의 출력을 모두 더하는 가산기(105), 상기 가산기(105)의 출력을 이용하여 I 채널의 오류값 Ierror을 추정하여 출력하고, 등화된 I 채널 신호 Ioutput를 출력하는 I 채널 신호 출력부(106), 상기 가산기(105)의 출력을 이용하여 Q 채널의 오류값 Qerror을 추정하여 출력하고, 등화된 Q 채널 신호 Qoutput를 출력하는 Q 채널 신호 출력부(107)를 포함하여 구성된다. 또한, 상기된 도 9에는Ierror, Qerror, 슬라이스된 I 채널 신호, 슬라이스된 Q 채널 신호를 입력받아 먼 고스트의 영향을 상쇄하는 DFE(104)가 구비된다.
본 발명의 채널 등화기는 경우에 따라 VSB용뿐만 아니라 QAM용으로 사용되도록 하는데 있다. 이때, QAM의 경우 4탭이 1탭의 역할을 하므로, 본 발명에서는 설명의 편의를 위해 도 9에 4탭을 갖는 채널 등화기를 도시하였다. 이는 하나의 실시예이며 실제, VSB용 또는 QAM용 채널 등화기에서는 수십개의 탭을 요구하며, 탭수에 따라 계수 연산부의 수도 달라진다. 즉, 하나의 탭이 하나의 계수 연산부에 해당된다.
여기서, 4탭이 1탭의 역할을 한다는 것은 1 심볼 시간에 4탭을 동시에 이용한다는 것이다. 즉, 4탭이 모두 같은 심볼 시간을 나타냄을 의미한다. 그리고, 2탭이 1탭의 역할을 한다는 것은 마찬가지로, 1 심볼 시간에 2탭을 동시에 이용한다는 것이다. 이를 정리한 것이 하기의 표 1과 같다.
[표 1]
채널 등화기의 용도 FFE DFE
VSB용 심볼간격 실수 1탭 -> 1탭 탭 간격 -> 심볼 간격 1탭 -> 1탭 탭 간격 -> 심볼 간격
VSB용 세밀간격 실수 1탭 -> 1탭 탭 간격 -> 1/2 심볼 간격 1탭 -> 1탭 탭 간격 -> 심볼 간격
VSB용 심볼간격 복소수 2탭 -> 1탭 탭 간격 -> 심볼 간격 1탭 -> 1탭 탭 간격 -> 심볼 간격
VSB용 세밀간격 복소수 2탭 -> 1탭 탭 간격 -> 1/2 심볼 간격 1탭 -> 1탭 탭 간격 -> 심볼 간격
QAM용 심볼간격 복소수 4탭 -> 1탭 탭 간격 -> 심볼 간격 4탭 -> 1탭 탭 간격 -> 심볼 간격
QAM용 세밀간격 복소수 4탭 -> 1탭 탭 간격 -> 1/2 심볼 간격 4탭 -> 1탭 탭 간격 -> 심볼 간격
상기된 표 1을 보면, 채널 등화기가 VSB용 심볼 간격 실수 채널 등화기로 사용되는 경우, 1탭이 1탭의 역할을 하며, 탭 간격은 심볼 간격이다. 마찬가지로, 채널 등화기가 VSB용 세밀간격 실수 채널 등화기로 사용되는 경우, 1탭이 1탭의 역할을 하며, 탭 간격은 1/2 심볼 간격이다. 이는 VSB용 세밀간격 실수 채널 등화기의 입력되는 데이터 및 채널 등화기 내의 플립플롭들이 심볼 주기보다 2배 빠른 클럭 즉, 1/2 심볼 주기로 샘플링 및 동작하기 때문이다.
따라서, 세밀 간격 채널 등화기로 사용되는 경우에는 심볼 간격 채널 등화기로 동작할 때보다 2배의 데이터 지연기 및 계수 연산부가 필요하게 된다.
본 발명에서는 VSB/QAM 겸용 다용도 채널 등화기를 제안함과 동시에 세밀 간격 채널 등화기로 사용될 때에도 심볼 간격 채널 등화기 때와 동일한 수의 데이터 지연기 및 계수 발생기를 사용할 수 있도록 하여 하드웨어의 크기를 줄이는데 있다.
이를 위해, 각 데이터 지연기와 계수 연산부에는 두 개의 플립플롭을 직렬로 구성하여, 입력 데이터를 1 심볼 지연시키고, 1 심볼 지연된 신호를 다시 1심볼 지연 즉, 2 심볼 지연시킨다. 또한, I, Q 채널 신호 출력부(106,107)에는 심볼 주기의 첫 반주기 동안에는 '0'을 선택하여 출력하고, 다음 반주기 동안에는 상기 첫 반주기 동안에 채널 등화된 신호를 피드백받아 출력하는 먹스(106-2,107-2)와 상기 먹스(106-2,107-2)의 출력과 상기 채널 등화된 출력을 가산하여 1 심볼 동안 저장하는 가산기(106-1,107-1), 및 플립플롭(106-3,107-3)이 구성된다.
즉, 데이터 지연기(102-1) 내의 먹스(201)는 I 채널 신호 Idata 또는, Q 채널 신호 Qdata를 선택하여 플립플롭(202)으로 출력하고, 상기 플립플롭(202)은 상기 먹스(201)의 출력을 1 심볼 지연시켜 뒷단의 플립플롭(203)으로 출력함과 동시에 먹스(204)로 출력한다. 상기 플립플롭(203)은 상기 전단의 플립플롭(202)의 출력을 다시 1 심볼 지연시켜 상기 먹스(204)로 출력한다. 즉, 상기 먹스(204)에는 플립플롭(202)에서 1 심볼 지연된 신호 또는 직렬 연결된 2개의 플립플롭(202,203)을 거치면서 2 심볼 지연된 신호가 각각 입력된다. 이때, 상기 먹스(204)는 심볼 간격 의 경우에는 상기 플립플롭(202)에서 1 심볼 지연된 신호를 선택하여 다음단의 데이터 지연기(102-2)와 갱신된 계수를 출력하는 계수 연산부(103-2)의 곱셈기(608)로 출력한다. 한편, 세밀 간격의 경우에는 심볼 주기의 처음 반 주기동안에는 상기 플립플롭(202)에서 1 심볼 지연된 신호를 선택하고, 심볼 클럭의 다음 반 주기 동안에는 상기 플립플롭(204)에서 2 심볼 지연된 신호를 선택하여 다음단의 데이터 지연기(102-2)와 갱신된 계수를 출력하는 계수 연산부(103-2)의 곱셈기(608)로 출력한다. 그리고, 미 언급된 데이터 지연기(102-2,102-3)도 상기된 데이터 지연기(102-1)와 동일한 구성을 갖는다.
이때, 다용도 채널 등화기가 복소수 채널 등화기로 사용되는 경우에는 지연기(101)와 데이터 지연기(102-3)의 먹스(401)는 I 채널 신호 Idata를 출력하고, 데이터 지연기(102-1,102-2)는 Q 채널 신호 Qdata를 선택 출력한다.
한편, 계수 연산부(103-1)에서 먹스(501)는 Ierror 또는 Qerror 신호를 선택하여 곱셈기(502)로 출력하고, 상기 곱셈기(502)는 플립플롭(101)에서 1 심볼 지연된 I 채널 신호와 상기 먹스(501)를 통해 출력되는 신호를 곱하여 가산기(503)로 출력한다.
상기 가산기(503)는 상기 곱셈기(502)의 출력과 피드백되는 현재 시간의 필터 계수를 더하여 가산기(504)와 먹스(505)로 출력한다. 상기 가산기(504)는 Q 채널 신호와 I 오류값을 곱한 결과(Qdata*Ierror)와 상기 가산기(503)의 출력을 더하여 먹스(505)로 출력한다. 상기 먹스(505)는 채널 등화기가 VSB용으로 사용될 때는 상기 가산기(503)의 출력을 선택하고, QAM용으로 사용될 때는 상기 가산기(504)의 출력을 선택하여 플립플롭(506)으로 출력한다. 상기 플립플롭(506)은 상기 먹스(506)의 출력을 1 심볼 지연시켜 뒷단의 플립플롭(507)과 먹스(508)로 출력한다. 상기 플립플롭(507)은 상기 전단의 플립플롭(506)의 출력을 다시 1심볼 지연시켜 상기 먹스(508)로 출력한다. 상기 먹스(508)는 심볼 간격 또는 세밀 간격의 경우 심볼 주기의 처음 반 주기동안에는 상기 플립플롭(506)에서 1 심볼 지연된 신호를 선택하고, 세밀 간격의 경우 심볼 주기의 다음 반 주기동안에는 상기 플립플롭(506,507)을 순차적으로 거치면서 2심볼 지연된 신호를 선택하여 곱셈기(509)와 상기 가산기(503)로 출력한다. 상기 곱셈기(509)는 상기 먹스(508)의 출력과 플립플롭(101)에서 1 심볼 지연된 I 채널 신호를 곱하여 가산기(105)로 출력한다.
한편, 계수 연산부(103-2)의 먹스(601)는 Ierror 또는 Qerror 신호를 선택하여 곱셈기(602)로 출력하고, 상기 곱셈기(602)는 상기 데이터 지연기(102-1)를 통해 출력되는 I 또는 Q 채널 신호와 상기 먹스(601)를 통해 출력되는 신호를 곱하여 가산기(603)로 출력한다. 이때, 먹스(601)에서 Q 채널 오류값 Qerror이 출력되고, 데이터 지연기(102-1)에서 Q 채널 신호 Qdata가 출력되어 곱셈기(602)의 출력이 Qdata*Qerror이라면, 이 Qdata*Qerror 신호는 계수 연산부(103-4)의 가산기(803)로출력된다.
상기 가산기(603)는 상기 곱셈기(602)의 출력과 피드백되는 현재 시간의 필터 계수를 더하여 플립플롭(604)으로 출력한다. 상기 플립플롭(604)은 상기 가산기(603)의 출력을 1 심볼 지연시켜 뒷단의 플립플롭(605)과 먹스(606)로 출력한다. 상기 플립플롭(605)은 상기 전단의 플립플롭(604)의 출력을 다시 1심볼 지연시켜 상기 먹스(606)로 출력한다. 상기 먹스(606)는 심볼 간격 또는 세밀 간격의 경우 심볼 주기의 처음 반 주기동안에는 상기 플립플롭(604)에서 1 심볼 지연된 신호를 선택하고, 세밀 간격의 경우 심볼 주기의 다음 반 주기동안에는 상기 플립플롭(604,605)을 순차적으로 거치면서 2심볼 지연된 신호를 선택하여 먹스(607)와 상기 가산기(603)로 출력한다. 상기 먹스(607)는 채널 등화기가 VSB용으로 사용되는 경우에는 상기 먹스(606)의 출력을 선택하고, QAM용으로 사용되는 경우에는 이전 계수 연산부(102-1)의 먹스(508)의 출력을 선택하여 곱셈기(608)로 출력한다.
상기 곱셈기(608)는 상기 먹스(607)의 출력과 데이터 지연기(102-1)를 통해 출력되는 I 또는, Q 채널 신호를 곱하여 상기 가산기(105)로 출력한다.
그리고, 계수 연산부(103-3)의 곱셈기(701)는 Ierror 신호와 데이터 지연기(102-2)를 통해 출력되는 I 또는 Q 채널 신호를 곱하여 가산기(702)로 출력한다. 이때, 상기 데이터 지연기(102-2)에서 Q 채널 신호 Qdata가 출력되어 곱셈기(701)의 출력이 Qdata*Ierror이라면, 이 Qdata*Ierror 신호는 상기 계수 연산부(103-1)의 가산기(504)로 출력된다.
상기 가산기(702)는 상기 곱셈기(701)의 출력과 피드백되는 현재 시간의 필터 계수를 더하여 플립플롭(703)으로 출력한다. 상기 플립플롭(703)은 상기 가산기(702)의 출력을 1 심볼 지연시켜 뒷단의 플립플롭(704)과 먹스(705)로 출력한다. 상기 플립플롭(704)은 상기 전단의 플립플롭(703)의 출력을 다시 1심볼 지연시켜 상기 먹스(705)로 출력한다. 상기 먹스(705)는 심볼 간격 또는 세밀 간격의 경우 심볼 주기의 처음 반 주기동안에는 상기 플립플롭(703)에서 1 심볼 지연된 신호를 선택하고, 세밀 간격의 경우 심볼 주기의 다음 반 주기동안에는 상기 플립플롭(703,704)을 순차적으로 거치면서 2심볼 지연된 신호를 선택하여 먹스(706)와 상기 가산기(702)로 출력한다. 상기 먹스(706)는 채널 등화기가 VSB용으로 사용되는 경우에는 상기 먹스(705)의 출력을 선택하고, QAM용으로 사용되는 경우에는 다음 단의 계수 연산부(102-4)의 먹스(807)의 출력을 선택하여 곱셈기(707)로 출력한다.
상기 곱셈기(707)는 상기 먹스(706)의 출력과 데이터 지연기(102-2)를 통해 출력되는 I 또는, Q 채널 신호를 곱하여 상기 가산기(105)로 출력한다.
또한, 계수 연산부(103-4)의 곱셈기(801)는 Ierror 신호와 데이터 지연기(103-3)를 통해 출력되는 I 또는 Q 채널 신호를 곱하여 가산기(802)로 출력한다.
상기 가산기(802)는 상기 곱셈기(801)의 출력과 피드백되는 현재 시간의 필터 계수를 더하여 가산기(803)와 먹스(804)로 출력한다. 상기 가산기(803)는 상기 계수 연산부(103-2)의 곱셈기(602)에서 출력되는 Qdata*Qerror 신호와 상기 가산기(802)의 출력을 더하여 먹스(804)로 출력한다. 상기 먹스(804)는 채널 등화기가 VSB용으로 사용될 때는 상기 가산기(802)의 출력을 선택하고, QAM용으로 사용될 때는 상기 가산기(803)의 출력을 선택하여 플립플롭(805)으로 출력한다. 상기 플립플롭(805)은 상기 먹스(805)의 출력을 1 심볼 지연시켜 뒷단의 플립플롭(806)과 먹스(807)로 출력한다. 상기 플립플롭(806)은 상기 전단의 플립플롭(805)의 출력을 다시 1심볼 지연시켜 상기 먹스(807)로 출력한다. 상기 먹스(807)는 심볼 간격 또는 세밀 간격의 경우 심볼 주기의 처음 반 주기동안에는 상기 플립플롭(805)에서 1 심볼 지연된 신호를 선택하고, 세밀 간격의 경우 심볼 주기의 다음 반 주기동안에는 상기 플립플롭(805,806)을 순차적으로 거치면서 2심볼 지연된 신호를 선택하여 곱셈기(808)와 상기 가산기(802) 그리고, 상기 계수 연산부(103-3)의 먹스(706)로 출력한다. 상기 곱셈기(808)는 상기 먹스(807)의 출력과 상기 데이터 지연기(102-3)를 통해 출력되는 I 또는 Q 채널 신호를 곱하여 가산기(105)로 출력한다.
상기 가산기(105)는 상기된 각 계수 연산부(103-1∼103-4)의 출력과 DFE부(104)의 출력을 모두 더하여 I 채널 출력부(106)와 Q 채널 출력부(107)로 출력한다.
상기 I 채널 출력부(106)의 가산기(106-1)는 상기 가산기(105)의 출력과 먹스(106-2)의 출력을 더하여 플립플롭(106-3)으로 출력하고, 상기 플립플롭(106-3)은 상기 가산기(106-1)의 출력을 1 심볼 지연시킨 후 상기 먹스(106-2)로 피드백시킴과 동시에 데시메이터(106-4)로 출력한다. 상기 먹스(106-2)는 심볼 간격 또는 세밀 간격의 경우 심볼 주기의 처음 반 주기동안에는 '0'을 선택하여 상기 가산기(106-1)로 출력하고, 세밀 간격의 경우 심볼 주기의 다음 반 주기동안에는상기 플립플롭(106-3)에서 출력되는 값 즉, 심볼 주기의 처음 반 주기동안에 출력되는 신호를 선택하여 가산기(106-1)로 출력한다. 상기 플립플롭(106-3)은 심볼 주기의 처음 반 주기동안에 상기 가산기(105)를 통해 출력되는 신호를 가산기(106-1)를 통해 입력받아 저장하고 있다.
한편, 상기 데시메이터(106-4)는 상기 플립플롭(106-3)에서 출력되는 2 샘플 중에서 심볼 샘플만을 추출하여 슬라이서(106-5)와 가산기(106-6)로 출력한다. 이때, 상기 데시메이터(106-4)의 출력이 채널 등화된 I 채널 신호 Ioutput가 된다. 한편, 상기 슬라이서(106-5)는 상기 데시메이터(106-4)에서 출력되는 신호를 거리가 가장 가까운 신호 레벨로 판정하여 상기 가산기(106-6)로 출력함과 동시에 DFE부(104)로 출력한다. 일 예로, 상기 슬라이서(106-5)는 전송 방식이 8 VSB라면 8개의 값 중에서 상기 데시메이터(106-4)의 출력과 가장 가까운 값을 선택하고, 256 QAM이라면 256개의 값 중에서 상기 데시메이터(106-4)의 출력과 가장 가까운 값을 선택한다. 상기 가산기(106-6)는 상기 슬라이스의 입/출력 신호의 차를 구하여 I 채널의 오류값 Ierror으로 출력한다. 이때, 상기 가산기(106-6)의 출력단에는 상기 가산기(106-6)의 출력에 스텝 사이즈 μ를 곱하여 출력하는 곱셈기(106-7)가 연결될 수도 있다.
또한, Q 채널 출력부(107)도 상기된 I 채널 출력부(106)와 동일한 구조를 구성되어 있으며, 그 역할도 동일하다. 다만, Q 채널 출력부(107)는 채널 등화기가 QAM용으로 사용될 때에만 동작한다. 이때, 채널 등화기가 VSB용 복소수 채널 등화기로 사용될 때에도 상기 Q 채널 신호 출력부(107)는 동작하지 않는다. 이는 VSB전송 방식의 Q 채널 신호는 단지 I 채널 신호를 힐버트 변환하여 얻은 신호이기 때문이다.
도 10 내지 도 16은 상기 도 9의 VSB/QAM 겸용 채널 등화기를 VSB용 심볼 간격 실수 채널 등화기, VSB용 세밀 간격 실수 채널 등화기, VSB용 심볼 간격 복소수 채널 등화기, VSB용 세밀 간격 복소수 채널 등화기, QAM용 심볼 간격 복소수 채널 등화기, QAM용 세밀 간격 복소수 채널 등화기 중 어느 하나로 사용할 때의 각 신호 흐름도를 보이고 있다.
1) VSB용 심볼 간격 실수 채널 등화기
도 10은 본 발명에 따른 다용도 채널 등화기가 VSB용 심볼 간격 실수 채널 등화기로 사용할 때의 신호 흐름도를 보이고 있다.
즉, 다용도 채널 등화기가 VSB용 심볼 간격 실수 채널 등화기로 사용될 때의 상기 채널 등화기의 출력과 필터 계수의 갱신식은 상기된 수학식 3과 동일하며, 이를 다시 그대로 쓰면 하기의 수학식 5와 같다.
여기서, y(n)은 채널 등화기 출력,
x(n)은 입력 데이터,
c(n)은 현재 시간의 채널 등화기 계수,
c(n+1)은 다음 시간의 채널 등화기 계수 즉, 업데이트된 필터 계수,
e(n)은 에러 값,
μ은 스텝 사이즈(step-size)이다.
즉, 1탭이 1탭의 역할을 하므로, 4탭 동안에는 4 심볼의 채널 등화가 이루어진다. 그리고, 도 10에서 보면, 각 데이터 지연기(102-1∼102-3)의 두 개의 먹스는 1 심볼 지연된 I 신호만을 선택하여 출력한다. 또한, 계수 연산부(103-1∼103-4)의 첫 번째 곱셈기는 Ierror 신호와 각 데이터 지연기(102-1∼102-3)에서 출력되는 I 채널 신호를 곱하여 다음 단의 가산기로 출력한다.
일 예로, 첫 번째 계수 연산부(103-1)를 보면, 먹스(501)를 통해 출력되는 I 채널 오류값 Ierror은 곱셈기(502)에서 I 채널 신호와 곱해져 가산기(503)로 출력된다. 이때, 상기 가산기(503)는 곱셈기(502)의 출력 신호 Ierror*Idata와 피드백되는 현재 필터 계수 C1를 더하고, 이렇게 더해진 신호는 먹스(505)를 통해 플립플롭(506)으로 출력되어 1 심볼 지연된다. 그리고, 먹스(508)는 상기 플립플롭(506)에서 1 심볼 지연된 신호를 선택하여 곱셈기(509)로 출력함과 동시에 상기 가산기(503)로 피드백시킨다. 이러한 동작은 계수 연산부(102-2∼102-4)에서도 동일하게 이루어진다.
즉, 1 심볼 시간 동안에 가산기(105)에서 출력되는 채널 등화기의 출력 신호는 하기의 수학식 6과 같다.
그리고, I 채널 신호 출력부(106)의 먹스(106-2)의 인에이블 신호는 항상 로우 상태가 되어 먹스(106-2)는 항상 '0'을 선택하도록 한다.
결국, 도 3의 일반적인 VSB용 심볼 간격 채널 등화기와 도 10의 다용도 채널 등화기가 동일한 작용을 하고 있음을 알 수 있다.
2) VSB용 세밀 간격 실수 채널 등화기
도 11은 본 발명에 따른 다용도 채널 등화기가 VSB용 세밀 간격 실수 채널 등화기로 사용될 때의 신호 흐름도이다.
도 11에서, 슬라이서, 오류값을 생성하는 곱셈기, DFE부 그리고, 데시메이터만 심볼 클럭으로 동작하고 나머지 부분은 심볼 클럭보다 두배 빠른 클럭으로 동작한다.
이때, 심볼 주기의 처음 반주기동안은 상기된 도 10과 동일하게 동작한다. 그리고, 상기 심볼 주기의 다음 반주기 동안은 2심볼 지연된 신호가 데이터 지연기(102-1∼102-3)와 계수 연산부(103-1∼103-4)의 각 먹스에서 선택되는데, 이것이 도 10과 다르다.
동작 원리를 보면 다음과 같다.
도 4에서, 입력단에 왼쪽부터 오른쪽으로 x5,x4,x3,x2,x1,x0가 실렸다고 가정하면, 데시메이터(106-4) 앞단의 플립플롭(106-3)의 출력 즉, A 지점의 값은 x5c1.1+x4c1.2+x3c2.1+x2c2.2+x1c3.1+x0c3.2이다.
그러나, 도 11에서는 심볼 주기의 첫 반주기 동안에는 가산기(105)를 통해x4c1.2+x2c2.2+x0c3.2이 출력되고, 다음 반주기 동안에는 x5c1.1+x3c2.1+x1c3.1이 출력되어 I 채널 신호 출력부(106)의 가산기(106-1)로 입력된다.
이때, 상기 먹스(106-2)로 입력되는 인에이블 신호는 심볼 주기의 첫 반주기 동안에는 로우가 되고, 다음 반주기 동안에는 하이가 된다. 따라서, 상기 먹스(106-2)는 심볼 주기의 첫 반주기 동안에는 '0'을 선택하여 가산기(106-1)로 출력하고, 상기 가산기(106-1)는 상기 가산기(105)를 통해 출력되는 x4c1.2+x2c2.2+x0c3.2만을 플립플롭(106-3)으로 출력한다.
상기 플립플롭(106-3)은 상기 x4c1.2+x2c2.2+x0c3.2신호를 1 심볼 지연시켜 데시메이터(106-4)로 출력함과 동시에 먹스(106-2)로 피드백시킨다. 따라서, 상기 심볼 주기의 다음 반주기 동안에 상기 먹스(106-2)는 상기 x4c1.2+x2c2.2+x0c3.2신호를 선택하여 가산기(106-1)로 출력한다. 따라서, 상기 가산기(106-1)에서는 x5c1.1+x4c1.2+x3c2.1+x2c2.2+x1c3.1+x0c3.2신호가 출력된다.
도 12는 상기된 I 채널 신호 출력부(106)의 동작 상태를 보인 타이밍도로서, 2배의 심볼 클럭, A점 전단 데이터, A점 데이터, 인에이블 신호, 및 심볼 클럭의 예를 보이고 있다. 즉, 심볼 주기의 첫 반주기 동안에는 인에이블 신호가 로우여서 먹스(106-2)에서 '0'값이 출력되므로 A점에는 x4c1.2+x2c2.2+x0c3.2이 들어오고, 다음 반주기 동안에는 인에이블 신호가 하이여서, 먹스(106-2)에서 x5c1.1+x3c2.1+x1c3.1값이 출력되므로 A점에는 x5c1.1+x4c1.2+x3c2.1+x2c2.2+x1c3.1+x0c3.2이 들어온다. 그리고, 이 출력이 2:1 데시메이터(106-4)로 출력되므로, 상기된 도 4와 도 11은 똑같은 동작을 한다.
그러나, 상기된 동작 과정에 의해 도 11은 상기 도 4보다 데이터 지연기와 계수 연산부의 수를 2배로 줄일 수 있다. 예를 들어, 도 4에서 데이터 지연기와 계수 연산부가 각각 8개씩 필요하다면 도 11의 경우는 도 4와 동일한 동작을 하면서도 데이터 지연기와 계수 연산부가 각각 4개씩만 있으면 된다.
3) VSB용 심볼 간격 복소수 채널 등화기
도 13은 본 발명에 따른 다용도 채널 등화기가 VSB용 심볼 간격 복소수 채널 등화기로 사용될 때의 신호 흐름도이다.
상기 데이터 지연기의 동작은 상기된 도 10의 데이터 지연기의 동작과 비슷한데, 다른 점은 데이터 지연기(102-1,102-2)가 I 채널 데이터 대신 Q 채널 데이터를 선택한 후 하나의 플립플롭과 먹스를 통해 1심볼 지연시켜 출력한다는 것이다. 이때, 데이터 지연기(102-3)는 상기 플립플롭(101)에서 출력되는 I 채널 신호를 입력받아 1심볼 지연시킨다.
따라서, 상기 VSB용 심볼 간격 복소수 채널 등화기의 출력과 필터 계수의 갱신식은 다음의 수학식 7과 같다.
여기서, yI(n)은 채널 등화기 출력,
xI(n)은 입력 실수 데이터,
xQ(n)은 입력 허수 데이터,
cI(n)은 현재 시간의 실수 채널 등화기 계수,
cQn)은 현재 시간의 허수 채널 등화기 계수,
c(n+1)은 다음 시간의 채널 등화기 계수,
eI(n)은 실수 에러 값,
μ은 스텝 사이즈(step-size)이다.
상기 수학식 7에서 알 수 있듯이 VSB 경우와 QAM 경우의 복소수 갱신식은 다르다. 그 이유는 두 개가 다같이 복소수 평면상에서 정의되는 채널 등화기이지만 VSB의 Q 채널 데이터는 I 채널과 독립적인 데이터가 아니라 단지 힐버트 변환된 데이터이기 때문에 Q 채널 출력이 따로 필요없고, 오류값도 실수 오류값 즉, Ierror만이 사용되기 때문이다.
따라서, 1 심볼 시간 동안에 상기 가산기(105)에서 출력되는 채널 등화기의 출력은 하기의 수학식 8과 같이 표현될 수 있다.
나머지 동작은 상기된 도 10과 유사하므로 상세 설명을 생략한다.
4) VSB용 세밀 간격 복소수 채널 등화기
도 14는 본 발명에 따른 다용도 채널 등화기가 VSB용 세밀 간격 복소수 채널 등화기로 사용될 때의 신호 흐름도이다.
즉, I 채널 신호 출력부(106)의 동작은 상기된 도 11의 VSB용 세밀 간격 복소수 채널 등화기의 신호 흐름도와 동일하다.
도 11과 다른점은 데이터 지연기(102-1,102-2)가 I 채널 데이터 대신 Q 채널 데이터를 선택한 후 직렬 연결된 두개의 플립플롭과 먹스를 통해 2심볼 지연시켜 출력한다는 것이다. 이때, 데이터 지연기(102-3)는 상기 플립플롭(101)에서 출력되는 I 채널 신호를 입력받아 2심볼 지연시킨 후 Ierror 신호와 곱을 수행하는 곱셈기 그리고, 갱신된 계수값을 가산기(105)로 출력하는 곱셈기로 출력된다.
그리고, 각 계수 연산부(103-1∼103-4)의 동작도 계수 연산부(103-2,103-2)의 곱셈기들이 각각의 데이터 지연기를 통해 Q 채널 신호를 입력받는 것을 제외하고는 상기된 도 11과 같으므로 상세 설명을 생략한다.
5) QAM용 심볼 간격 복소수 채널 등화기
도 15는 본 발명에 따른 VSB/QAM 겸용 다용도 채널 등화기가 QAM 심볼 간격 복소수 채널 등화기로 사용될 때의 신호 흐름도로서, 도 15의 경우는 I 채널 신호 출력부(106)와 Q 채널 신호 출력부(107)를 통해 Ierror, Qerror 신호가 구해진다.
이때, QAM 채널 등화기의 출력과 계수 갱신식은 다음의 수학식 9와 같다.
여기서, y(n)은 채널 등화기 출력,
xI(n)은 입력 실수 데이터,
xQ(n)은 입력 허수 데이터,
cI(n)은 현재 시간의 실수 채널 등화기 계수,
cQn)은 현재 시간의 허수 채널 등화기 계수,
c(n+1)은 다음 시간의 채널 등화기 계수,
eI(n)은 실수 에러 값,
eQ(n)은 허수 에러 값,
μ은 스텝 사이즈(step-size)이다.
즉, 데이터 지연기(101,102-3)는 I 채널 데이터 Idata를 선택 출력하고, 데이터 지연기(102-1,102-2)는 Q 채널 데이터 Qdata를 선택 출력한다.
그리고, 계수 연산부(103-1)의 곱셈기(502)는 Q 채널 오류값 Qerror과 데이터 지연기(101)를 통해 출력되는 Idata를 곱하여 가산기(503)로 출력한다. 상기 가산기(503)는 먹스(508)에서 피드백되는 이전 계수 CQ.1과 상기 곱셈기(502)의 출력을 더하여 가산기(504)로 출력한다. 상기 가산기(504)는 상기 계수 연산부(103-3)에서출력되는 Qdata*Ierror 신호와 상기 가산기(503)의 출력을 더한 후 먹스(505), 플립플롭(506), 및 먹스(508)를 통해 곱셈기(509)로 출력함과 동시에 상기 가산기(503)와 계수 연산부(103-2)의 먹스(607)로 출력한다. 상기 곱셈기(509)는 상기 먹스(508)의 출력과 상기 데이터 지연기(101)에서 출력되는 Idata를 곱하여 가산기(105)로 출력한다.
상기 계수 연산부(103-2)의 곱셈기(602)는 데이터 지연기(102-1)의 먹스(201), 플립플롭(202), 및 먹스(204)를 통해 출력되는 Qdata와 Q 채널 오류값 Qerror을 곱하여 계수 연산부(103-4)의 가산기(803)로 출력한다. 또한, 먹스(607)는 상기 계수 연산부(103-1)의 먹스(508)에서 출력되는 Q 계수 Qcoef와 상기 데이터 지연기(102-1)의 먹스(204)에서 출력되는 Qdata를 곱하여 가산기(105)로 출력한다. 상기 계수 연산부(103-3)의 곱셈기(702)는 데이터 지연기(102-2)의 먹스(301), 플립플롭(302), 및 먹스(304)를 통해 출력되는 Qdata와 I 채널 오류값 Ierror을 곱하여 계수 연산부(103-1)의 가산기(503)로 출력한다. 또한, 먹스(707)는 상기 계수 연산부(103-4)의 먹스(807)에서 출력되는 I 계수 Icoef와 상기 데이터 지연기(102-2)의 먹스(304)에서 출력되는 Qdata를 곱하여 가산기(105)로 출력한다.
상기 계수 연산부(103-4)의 곱셈기(801)는 I 채널 오류값 Ierror과 데이터 지연기(102-3)의 먹스(401), 플립플롭(402), 및 먹스(404)를 통해 출력되는 Idata를 곱하여 가산기(802)로 출력한다. 상기 가산기(802)는 먹스(807)에서 피드백되는 이전 계수 CI.1과 상기 곱셈기(801)의 출력을 더하여 가산기(803)로 출력한다. 상기가산기(803)는 상기 계수 연산부(103-2)에서 출력되는 Qdata*Qerror 신호와 상기 가산기(802)의 출력을 더한 후 먹스(804), 플립플롭(805), 및 먹스(807)를 통해 곱셈기(808), 가산기(802), 및 계수 연산부(103-3)의 먹스(706)로 출력한다. 상기 곱셈기(808)는 상기 먹스(807)의 출력과 상기 데이터 지연기(102-3)에서 출력되는 Idata를 곱하여 가산기(105)로 출력한다.
상기 가산기(105)는 상기 계수 연산부(103-1∼103-4)와 DFE(104)의 출력을 모두 더한 후 I 채널 신호 출력부(106)와 Q 채널 신호 출력부(107)로 출력한다.
상기 I 채널 신호 출력부(106)의 먹스(106-2)는 항상 '0'을 선택하여 가산기(106-1)로 출력한다. 즉, 상기 가산기(106-1)는 상기 가산기(105)의 출력을 플립플롭(106-3)과 데시메이터(106-4)를 통해 채널 등화된 신호 Ioutput로 출력함과 동시에 슬라이스 및 오류값을 위해 슬라이서(106-5)와 가산기(106-6)로 출력한다. 상기 슬라이서(106-5)는 입력되는 신호를 슬라이스하여 가산기(106-6)와 DFE(104)로 출력하고, 상기 가산기(106-6)는 슬라이스(106-5) 입/출력 신호 차로 I 채널 오류값 Ierror를 구한다. 상기 I 채널 오류값 Ierror은 곱셈기(106-7)에서 스텝 사이즈μ와 곱해진다.
상기 Q 채널 신호 출력부(107)는 채널 등화된 Q 신호 Qoutput와 Q 채널 오류값 Qerror를 출력하는 것을 제외하고는 상기 I 채널 신호 출력부(106)와 동작이 동일하다.
6) QAM용 세밀 간격 복소수 채널 등화기
도 16은 본 발명에 따른 VSB/QAM 겸용 다용도 채널 등화기가 QAM 세밀 간격복소수 채널 등화기로 사용될 때의 신호 흐름도로서, 도 16의 경우도 I 채널 신호 출력부(106)와 Q 채널 신호 출력부(107)를 통해 Ierror, Qerror 신호가 구해진다.
도 16은 심볼 주기의 처음 반주기 동안에는 상기 도 15와 동일한 신호 흐름으로 동작하고, 상기 심볼 주기의 다음 반주기 동안에는 직렬 연결된 두 개의 플립플롭을 거쳐 2심볼 지연된 신호를 이용하여 채널 등화를 수행한다.
즉, 데이터 지연기(102-1~102-3)의 먹스(204,304,404)는 심볼 주기의 처음 반주기 동안에는 플립플롭(202,302,402)의 출력을 선택 출력하고, 상기 심볼 주기의 다음 반주기 동안에는 플립플롭(203,303,403)의 출력을 선택 출력한다.
또한, 계수 연산부(103-1,103-4)의 먹스(508,807)는 심볼 주기의 처음 반주기 동안에는 플립플롭(506,805)의 출력을 선택 출력하고, 상기 심볼 주기의 다음 반주기 동안에는 플립플롭(507,806)의 출력을 선택 출력한다.
그리고, I 채널 신호 출력부(106)와 Q 채널 신호 출력부(107)의 먹스(106-2,107-2)는 심볼 주기의 처음 반주기 동안에는 0을 선택하여 가산기(106-1,107-1)로 출력하고, 상기 심볼 주기의 다음 반주기 동안에는 플립플롭(106-3,107-3)에 저장된 신호(즉, 심볼 주기의 처음 반주기 동안에 채널 등화된 신호)를 선택하여 상기 가산기(106-1,107-1)로 출력한다.
이상에서와 같이 본 발명에 따른 VSB/QAM 겸용 다용도 채널 등화기에 의하면, 수신 신호에 대한 등화시 수신 신호가 VSB 신호인지, QAM 신호인지 그리고 등화 간격이 심볼 간격인지 세밀 간격인지 또한, 실수 채널 등화인지, 복소수 채널등화인지에 따라서 해당하는 필터 계수를 발생시키고, 각각의 경우에 따라 신호의 흐름을 제어함으로써, 단일 등화기로 VSB 신호와 QAM 신호에 대한 실수 또는 복소수 채널 등화를 심볼 간격 또는 세밀 간격으로 수행할 수 있다. 따라서 채널 등화기를 구현하기 위한 하드웨어 면적을 대폭 감소시킬 수 있다.
또한, N=2인 세밀 간격 등화기로 작동시에는 한 개의 탭에 두 개의 탭 계수를 공유하도록 함으로써, 세밀 간격 채널 등화기와 심볼 간격 채널 등화기의 탭 계수를 동일하게 사용할 수 있으므로 하드웨어의 증가를 최소화할 수 있다.
그리고, 기존의 LMS 방식의 등화기의 모든 방식을 지원함으로써 칩 개발 단계에서 아주 유용하게 사용할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (5)

  1. 입력되는 I 채널 데이터와 Q 채널 데이터를 선택 출력하는 먹스와 상기 먹스를 통해 출력되는 채널 데이터를 1 심볼 또는 2 심볼 지연시켜 출력하는 지연기와 상기 1 심볼 또는 2 심볼 지연된 데이터를 선택 출력하는 먹스로 구성되어, 1 심볼 또는 2 심볼 지연된 I 채널 데이터 또는 Q 채널 데이터를 출력하는 N개의 데이터 지연기;
    상기 데이터 지연기에서 출력되는 I 채널 또는 Q 채널 데이터와 입력되는 I 채널 또는 Q 채널 오류값을 곱하고 이 곱셈 결과에 피드백되는 이전 I 또는 Q 채널 데이터의 탭 계수와 더한 후 1 심볼 또는 2 심볼 지연시켜 출력하는 N개의 계수 연산부;
    상기 N개의 계수 연산부에서 각각 갱신되어 출력되는 N개의 I 또는 Q 채널 데이터의 탭 계수를 모두 더하여 출력하는 계수 출력부;
    심볼 간격인 경우에는 상기 계수 출력부의 출력으로부터 I 채널 오류값을 구하고, 세밀 간격인 경우, 심볼 주기의 처음 반주기 동안에는 상기 1 심볼 지연된 신호로부터 구한 탭 계수들의 가산 결과를 상기 계수 출력부로부터 입력받아 저장하고, 다음 반주기 동안에는 상기 2 심볼 지연된 신호로부터 구한 탭 계수들의 가산 결과를 상기 계수 출력부로부터 입력받은 후 저장된 처음 반주기 동안의 탭 계수들의 가산 결과와 더하여 I 채널 오류값을 구하는 I 채널 신호 출력부; 그리고
    심볼 간격인 경우에는 상기 계수 출력부의 출력으로부터 Q 채널 오류값을 구하고, 세밀 간격인 경우, 심볼 주기의 처음 반주기 동안에는 상기 1 심볼 지연된 신호로부터 구한 탭 계수들의 가산 결과를 상기 계수 출력부로부터 입력받아 저장하고, 다음 반주기 동안에는 상기 2 심볼 지연된 신호로부터 구한 탭 계수들의 가산 결과를 상기 계수 출력부로부터 입력받은 후 저장된 처음 반주기 동안의 탭 계수들의 가산 결과와 더하여 Q 채널 오류값을 구하는 Q 채널 신호 출력부를 포함하여 구성되는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
  2. 제 1 항에 있어서, 상기 각 데이터 지연기는
    심볼 간격인 경우에는 1 심볼 지연된 I 채널 또는 Q 채널 데이터를 선택 출력하고, 세밀 간격인 경우에는 심볼 주기의 처음 반주기 동안은 1 심볼 지연된 I 채널 또는 Q 채널 데이터를 선택 출력하고, 다음 반주기 동안은 2 심볼 지연된 I 채널 또는 Q 채널 데이터를 선택 출력하는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
  3. 제 1 항에 있어서, 상기 계수 연산부는
    입력되는 I 채널 또는 Q 채널 데이터와 입력되는 I 채널 또는 Q 채널 오류값을 곱하는 곱셈기와,
    상기 곱셈기의 출력과 피드백되는 이전 I 또는 Q 채널 데이터의 탭 계수를 더하는 제 1 가산기와,
    QAM용으로 사용되는 경우 Q 채널 데이터와 I 채널 오류값의 곱셈 결과 또는Q 채널 데이터와 Q 채널 오류값의 곱셈 결과와 상기 제 1 가산기의 출력을 더하는 제 2 가산기와,
    상기 제 1 가산기 또는 제 2 가산기의 출력을 1 심볼 지연시키는 제 1 지연기와,
    상기 제 1 지연기의 출력을 다시 1 심볼 지연시키는 제 2 지연기와,
    심볼 간격인 경우에는 상기 제 1 지연기의 출력을 선택하고, 세밀 간격인 경우에는 심볼 주기의 처음 반주기 동안은 상기 제 1 지연기의 출력을 선택하고, 다음 반주기 동안은 상기 제 2 지연기의 출력을 선택한 후 상기 곱셈기로 피드백하는 먹스와,
    상기 먹스의 출력과 데이터 지연기를 통해 출력되는 I 채널 데이터 또는 Q 채널 데이터를 곱하여 상기 계수 출력부로 출력하는 곱셈기로 구성되는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
  4. 제 1 항에 있어서, 상기 I 채널 신호 출력부는
    인에이블 신호에 따라 '0' 또는 저장된 처음 반주기 동안의 탭 계수들의 가산 결과를 선택 출력하는 먹스와,
    상기 계수 출력부의 출력과 상기 먹스의 출력을 더하여 출력하는 제 3 가산기와,
    상기 계수 출력부의 출력을 저장함과 동시에 상기 먹스로 출력하는 지연기와,
    세밀 간격의 경우 상기 지연기의 출력으로부터 심볼 샘플만을 추출하는 데시메이터와,
    상기 지연기 또는 데시메이터의 출력을 슬라이스하는 슬라이서와,
    상기 슬라이스되기 전 신호와 슬라이스된 신호와의 차를 구하여 I 채널 오류값으로 출력하는 제 4 가산기로 구성되는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
  5. 제 1 항에 있어서, 상기 Q 채널 신호 출력부는
    인에이블 신호에 따라 '0' 또는 저장된 처음 반주기 동안의 탭 계수들의 가산 결과를 선택 출력하는 먹스와,
    상기 계수 출력부의 출력과 상기 먹스의 출력을 더하여 출력하는 제 5 가산기와,
    상기 계수 출력부의 출력을 저장함과 동시에 상기 먹스로 출력하는 지연기와,
    세밀 간격의 경우 상기 지연기의 출력으로부터 심볼 샘플만을 추출하는 데시메이터와,
    상기 지연기 또는 데시메이터의 출력을 슬라이스하는 슬라이서와,
    상기 슬라이스되기 전 신호와 슬라이스된 신호와의 차를 구하여 Q 채널 오류값으로 출력하는 제 6가산기로 구성되는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
KR1020010036050A 2001-06-23 2001-06-23 Ｖｓｂ/ｑａｍ 겸용 다용도 채널 등화기 KR100739560B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036050A KR100739560B1 (ko) 2001-06-23 2001-06-23 Ｖｓｂ/ｑａｍ 겸용 다용도 채널 등화기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036050A KR100739560B1 (ko) 2001-06-23 2001-06-23 Ｖｓｂ/ｑａｍ 겸용 다용도 채널 등화기

Publications (2)

Publication Number Publication Date
KR20030000317A true KR20030000317A (ko) 2003-01-06
KR100739560B1 KR100739560B1 (ko) 2007-07-16

Family

ID=27710786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036050A KR100739560B1 (ko) 2001-06-23 2001-06-23 Ｖｓｂ/ｑａｍ 겸용 다용도 채널 등화기

Country Status (1)

Country Link
KR (1) KR100739560B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778305B1 (ko) * 2005-08-08 2007-11-28 김종호 천연소재를 활용한 내수성, 휨강도 및 미세가공성이 강화된불연의 친환경성 건축용 보드의 제조방법
US7408983B2 (en) 2004-01-09 2008-08-05 Lg Electronics, Inc. Digital filter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH101998A (ja) * 1996-06-17 1998-01-06 Matsushita Electric Ind Co Ltd 衛生洗浄装置
KR100245789B1 (ko) * 1996-12-31 2000-03-02 김덕중 램을 이용한 결정 궤한 등화기를 갖는 부분 응답 신호 재생기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408983B2 (en) 2004-01-09 2008-08-05 Lg Electronics, Inc. Digital filter
KR100778305B1 (ko) * 2005-08-08 2007-11-28 김종호 천연소재를 활용한 내수성, 휨강도 및 미세가공성이 강화된불연의 친환경성 건축용 보드의 제조방법

Also Published As

Publication number Publication date
KR100739560B1 (ko) 2007-07-16

Similar Documents

Publication Publication Date Title
KR100226698B1 (ko) 직교 주파수 분할 다중화 수신 시스템의 채널 등화 장치
US6031866A (en) Duplex decision feedback equalization system
US6240133B1 (en) High stability fast tracking adaptive equalizer for use with time varying communication channels
US20140056346A1 (en) High-speed parallel decision feedback equalizer
US8711918B2 (en) Adaptive known signal canceller
NO303898B1 (no) Fremgangsmåte og anordning for oppdatering av koeffisienter i et komplekst adaptivt korreksjonsledd
GB1587421A (en) Method of and apparatus for digital signal equalization
US20020054655A1 (en) Method and apparatus for reducing multipath distortion in a wirless LAN system
US7457356B2 (en) Method of initializing equalizer of digital television receiver and equalizer using the same
EP1397880B1 (en) Joint timing recovery and equalization for an n-antennae system
KR100223757B1 (ko) 고속 디지탈 통신용 시분할 등화기
KR100739560B1 (ko) Ｖｓｂ/ｑａｍ 겸용 다용도 채널 등화기
KR100736602B1 (ko) Ｖｓｂ／ｑａｍ 겸용 채널 등화기
Raphaeli A reduced complexity equalizer for OQPSK
US20090323778A1 (en) Multimode receiver architecture
JP2503715B2 (ja) 適応受信機
KR100755125B1 (ko) 단일 반송파 전송방식 및 다중 반송파 전송방식 겸용등화기 및 그 등화방법
EP2015468A1 (en) Baseband combiner for digital radio links
KR100480881B1 (ko) 에러궤환을 이용한 블라인드 적응결정 궤환 등화기
JPH0738479A (ja) 適応受信機
EP3113383B1 (en) Wireless communication system, wireless communication device, and wireless communication method
KR20050000261A (ko) Ｏｆｄｍ신호를 오버샘플링하여 채널등화를 수행하는ｔｄｓ-ｏｆｄｍ 수신기
US7286621B1 (en) Reception method and receiver array for a duplex transmission system
JP2009100357A (ja) 波形等化器、及び、波形等化器の制御方法
WO2014192269A1 (ja) 適応等化処理回路および適応等化処理方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee