KR100245789B1 - 램을 이용한 결정 궤한 등화기를 갖는 부분 응답 신호 재생기 - Google Patents

Abstract

본 발명은 RAM-DFE을 이용한 부분 응답 재생기에 관한 것으로서, 본 발명의 부분 응답 재생기는 기록될 입력 신호를 프리코딩하여 프리코딩된 값(+1, -1)을 자기 기록 채널에 기록하여, 상기 프리코딩된 값을 훈련 모드에서의 기준 신호로서 사용하고 상기 자기 기록 채널에 기록된 신호로부터 재생된 신호를 등화하는 RAM-DFE를 이용함으로써 RAM-DFE의 RAM의 용량을 줄여 구조를 간단화 시킬 수 있고, 연산 횟수를 줄여 처리 시간을 단축시킬 수 있다.

Description

램을 이용한 결정 궤한 등화기를 갖는 부분 응답 신호 재생기

본 발명은 부분 응답 신호 재생기에서 사용하는 결정 궤환 등화기(DFE; Decision Feedback Equalizer)에 관한 것으로서, 더욱 상세하게는 결정 궤환 등화기의 연산 부분을 RAM으로 대체하여 사용하는 RAM-DFE에서 메모리의 용량을 감축시킬 수 있는 부분 응답 신호 재생기의 RAM-DFE에 관한 것이다.

디지탈 통신에 있어서 광대역, 고속 전송은 필수적이나 이를 지원하는 기술은 한계를 갖고 있다. 특히, 고속 전송에 있어서 많은 신호 연산 처리를 요하는 수신부에서는 현재의 반도체 기술 및 구조 설계에 의한 신호 속도의 제한이 많다. 또한 심볼의 전송률이 점점 커짐에 따라 채널의 전송량이 이를 따라가지 못하는 문제가 크게 대두되고 있으며, 사용 채널의 대역폭을 증가시키지 않고 이 문제를 해결하기 위하여 제시된 등화기는 수신 또는 재생 시스템에서 채널을 거치면서 왜곡된 신호를 최적의 가중치(weight)를 찾고 이를 이용하여 본래의 원하는 신호로 복원해내는 기능을 수행한다. 현재 이러한 기능을 수행하는 등화기로는 선형 결정 궤환 등화기(DFE)가 많이 사용되고 있다.

그러나, 결정 궤환 등화기는 입력 데이타들이 저장되어 매 샘플링 시간마다 각각의 계수와 곱해진 후 합해져서 출력되기 때문에 실제 하드웨어 구현시 실시간 처리 속도에 있어서 제약이 따르며, 특히, 디지탈 VCR 과 같은 자기 기록 장치에서 고밀도로 데이터를 기록 및 재생할 때 채널에 비선형 심볼의 간섭 또는 무시할 수 없는 비트 천이(bit shift) 현상등이 나타날 경우 그 구조상 성능 개선에 한계를 가지고 있다. 이러한 문제를 해결하기 위하여 결정 궤환 등화기(DFE)의 궤환부 연산 부분을 RAM을 대체하여 사용하는 RAM-DFE(Random Access Memory DFE)이 제안되었다. RAM-DFE는 비선형 심볼간 간섭을 적응적으로 제거할 수 있는 성능을 갖기 때문에 일반적인 결정 궤환 등화기보다 우수한 성능을 나타내며, 연산 시간 및 등화기 구조 또한 간단해져 실제 구현에도 많은 이점이 있다.

도 1은 전형적인 RAM-DFE를 이용한 부분 응답 신호 재생기의 블록 구성도를 도시한다.

자기 기록/재생 장치의 입력 부호열은 2비트 지연기/MOD2로 구성되며, 1/(1-D²) 특성을 갖는 프리코더(10)를 통해 부호화된다. 프리코더(10)에 의해 프리코딩 및 MOD2된 값(+1, -1)은 (1-D) 특성 회로(22) 및 로렌쯔 함수(Lorentzian) 회로(24)로 구성된 자기 기록 채널(20)에 기록되며, 또한 (1-D²)를 회로(15)를 통하여 전달함수의 값(+2, 0, -2)을 기준 신호로서 라인(45)을 통하여 도 2의 RAM-DFE(50)로 제공된다.

재생 과정은 1-D 와 1+D로 분해가 가능하며 1-D는 재생계의 미분 특성과 동일하여 가산기(30)에서 상쇄되고, 1+D 특성의 재생 복호기(40)를 거친 후 RAM-DFE(50)에서 3진 파형 2, 0, -2를 2진 파형 1, 0으로 식별하면 기록 신호의 재생이 가능하게 된다. 또한 상술한 방법에서는 RAM-DFE(50)에서 강조한 고역 성분을 재생 복호기(40)에 의해 억압하기 때문에 등화에 의한 잡음 레벨의 증가를 최소한으로 억압할 수 있다.

도 2는 도 1에 도시된 RAM-DFE의 상세 블록 구성도를 도시한다.

피드포워드부(60)는 디지탈 FIR(유한 임펄스 응답) 필터 구조를 갖고 있으며, 에러 계산부(80)의 오차 신호에 따라 내부 계수 값을 변동시킴으로써 일차적으로 라인(45)상의 입력 신호를 등화하여 출력하며, 가산기(65)는 RAM(80) 및 피드포워드부(60)의 출력을 가산하여 출력하여 데이터 결정부(70)로 출력한다.

데이터 결정부(70)는 가산기(65)의 출력 데이터에 대하여 2, 0, -2의 3레벨 결정(ternary decision)을 수행하여 3 레벨 중의 하나의 레벨로 결정된 데이터를 추정 데이터로서 출력한다. 이 값들은 시프트 레지스터(75)로 제공되어 RAM(80)을 제어하기 위한 어드레스를 발생하는 기능을 한다.

룩업 테이블 RAM(80)은 시프트 레지스터(75)로부터의 어드레스에 의해 지정된 메모리 공간에 저장된 오차 신호를 가산기(65)로 출력하며, 에러 계산부(80)는 가산기(65)로부터 인가되는 피드포워드부(60)이 출력과 기준 신호 스위칭부(95)의 기준 신호와의 오차를 계산하여 오차 신호로서 출력하게 된다.

기준 신호 스위칭부(95)는 등화기를 훈련시키기 위해 실제 전송 신호가 출력되기 이전에 송신기와 수신기간에 서로 알고 있는 훈련 신호 열을 접속한다. 이렇게 하므로써 등화기 출력과 알고 있는 훈련 신호 열과의 오차를 바탕으로 등화기를 훈련시킬 수 있도록 기준 신호 열을 절체한다.

도 1에 도시된 RAM-DFE(50)의 훈련 모드에서의 기준 신호는 기록 입력 신호 +1, -1에 대한 (1-D²) 회로(60)의 전달함수 출력 2, 0, -2 등의 값을 갖는다. 물론, 적응 등화기가 잘 동작하기 위해서는 알려진 훈련 열에 의한 초기 훈련이 필요하며, 이 과정은 테이프가 트랙에 존재하는 헤드 정보를 읽어 들이는 과정에 의해서 달성될 수 있다.

그러나, 상술한 바와 같은 RAM-DFE는 어드레스 발생부에서 M개의 결정비트를 사용하여 룩업 테이블 RAM 을 찾을때 3 레벨 결정을 사용하여야 하기 때문에, 3^M개의 RAM 메모리 공간을 확보해야 하며, 이러한 RAM 메모리의 증가는 실제 RAM-DFE를 하드웨어적으로 구현하는데 큰 제한 요인이 된다.

그러므로, 본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 부분 응답 신호 재생기에서 RAM-DFE에서 사용하는 RAM의 메모리 공간의 증가를 감소시킬 수 있는 등화기를 제공하는 것을 그 목적으로 한다.

제 1 도는 전형적인 RAM-DFE를 갖는 부분 응답 신호 재생기의 블록 구성도

제 2 도는 도 1에 도시된 RAM-DFE의 상세 블록 구성도

제 3 도는 본 발명에 따른 RAM-DFE를 갖는 부분 응답 신호 재생기의 블록 구성도

도 4 는 도 3에 도시된 RAM-DFE의 상세 블록 구성도

*도면의 주요 부분에 대한 부호의 설명*

10, 110 : 프리코더20, 120 : 자기 기록 채널

40, 150 : 재생 복호기50, 140 : RAM-DFE

60, 160 : 피드포워드부80, 180 : RAM

상술한 목적을 달성하기 위한 본 발명에 따르면, 기록될 입력 신호를 프리코딩하여 프리코딩된 값(+1, -1)을 자기 기록 채널에 기록하는 수단과, 상기 프리코딩된 값을 훈련 모드에서의 기준 신호로서 사용하여 상기 자기 기록 채널에 기록된 신호로부터 재생된 신호를 등화하는 RAM-DFE와, 상기 RAM-DFE로부터 출력된 데이터를 복호화하는 재생 복호기로 구성된 RAM-DFE을 이용한 부분 응답 재생기가 제공된다.

본 발명의 상기 및 기타 목적과 여러가지 장점은 첨부된 도면을 참조하여 하기 에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.

이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

제 3 도는 본 발명에 따른 RAM-DFE를 이용하는 부분 응답 신호 재생기의 블록 구성도를 도시한다.

자기 기록/재생 장치의 입력 부호열은 1/(1-D²) 특성을 갖는 프리코더(110)를 통해 프리코딩된다. 프리코더(10)에 의해 프리코딩된 값(+1, -1)은 (1-D) 특성 회로(122) 및 로렌쯔 함수(Lorentzian) 회로(124)로 구성된 자기 기록 채널(120)에 기록되며, 또한 라인(160)을 통하여 프리코딩된 값(+1, -1)을 도 4의 RAM-DFE(150)로 제공된다. 프리코더(110)로부터 출력된 프리코딩된 값(+1, -1)은 종래 기술의 부분 응답 신호 재생기의 등화 기법과 달리 RAM-DFE의 훈련 모드에서의 기준 신호로서 사용된다.

재생 과정에 있어서, 자기 기록 채널(120)로부터 출력된 (1-D)는 재생계의 미분 특성과 동일하여 가산기(130)에서 상쇄되고, 라인(135)을 통하여 RAM-DFE(140)로 제공된다. RAM-DFE(140)에서 등화된 출력 신호는 라인(145)을 통하여 (1-D²) 특성의 재생 복호기(150)를 거친 후 데이터로서 출력된다.

도 4는 도 3에 도시된 RAM-DFE의 상세 블록 구성도를 도시한다.

피드포워드부(160)는 선형 디지탈 FIR(유한 임펄스 응답) 필터 구조를 갖고 있으며, 에러 계산부(180)의 오차 신호에 따라 내부 계수 값을 변동시킴으로써 일차적으로 입력 신호를 등화하여 출력하며, 가산기(165)는 RAM(180) 및 피드포워드부(160)의 출력을 가산하여 출력하여 데이터 결정부(70)로 출력한다.

데이터 결정부(170)는 가산기(165)의 출력 데이터에 대하여 +1, -1의 2 레벨 결정을 수행하여 2 레벨 중의 하나의 레벨로 결정된 데이터를 추정 데이터로서 출력한다. 이 값들은 시프트 레지스터(75)로 제공되어 RAM(80)을 제어하기 위한 어드레스를 발생하는 기능을 한다. 따라서, 어드레스 신호는 2^M개의 메모리 공간만을 확보하면 충분할 것이다.

룩업 테이블 RAM(180)은 시프트 레지스터(175)로부터의 어드레스에 의해 지정된 메모리 공간에 저장된 오차 신호를 가산기(165)로 출력하며, 에러 계산부(180)는 가산기(165)로부터 인가되는 피드포워드부(160)이 출력과 기준 신호 스위칭부(195)의 기준 신호와의 오차를 계산하여 오차 신호로서 출력하게 된다.

이상 설명한 바와 같이, 본 발명에 따라서 부분 응답 신호 재생기에서 사용하는 RAM-DFE의 RAM의 용량을 줄여 구조를 간단화시킬 수 있고, 연산 횟수를 줄여 처리 시간을 단축시키는 효과가 있다.

Claims (2)

1. 부분 응답 신호 재생기에 있어서,

   기록될 입력 신호를 프리코딩하여 프리코딩된 값(+1, -1)을 자기 기록 채널에 기록하는 수단;

   상기 프리코딩된 값을 훈련 모드에서의 기준 신호로서 사용하여 상기 자기 기록 채널에 기록된 신호로부터 재생된 신호를 등화하는 결정 궤환 등화기;

   상기 결정 궤환 등화기로부터 출력된 데이터를 복호화하는 재생 복호기로 구성된 부분 응답 재생기.
2. 제 1 항에 있어서, 상기 결정 궤환 등화기는:

   어드레스에 의해 지정된 메모리 공간에 저장된 오차 신호를 출력하는 룩업 테이블 메모리수단;

   오차 신호에 따라 내부 계수 값을 변동시킴으로써 일차적으로 입력 신호를 등화하여 출력하는 피드포워드부;

   상기 피드포워드부의 출력과 상기 룩업 테이브 메모리 수단으로부터의 오차신호를 가산하여 가산된 신호를 출력하는 가산기;

   상기 가산기의 출력에 대하여 상기 프리코딩된 값(+1, -1)의 2 레벨 결정을 수행하여 2 레벨 중의 하나의 레벨로 결정된 데이터를 추정 데이터로서 출력하는 데이타 결정부;

   상기 RAM을 제어하기 위한 어드레스를 발생하는 시프트 레지스터;

   상기 가산기로부터 인가되는 피드포워드부의 출력과 기준 신호와의 오차를 계산하여 상기 오차 신호로서 출력하는 에러 계산부를 구비하는 것을 특징으로 하는 부분 응답 재생기.