KR200288792Y1 - 박막 트랜지스터 액정 표시 장치 - Google Patents

Abstract

본 고안은 박막 트랜지스터 액정 표시 장치에 관한 것으로서, 종래와 같이 멀티 레벨 게이트 구동을 위한 추가 회로 없이도 멀티 레벨 게이트 방식으로 박막 트랜지스터 액정 표시 장치를 구동하는 것을 목적으로 한다. 본 고안에 의한 박막 트랜지스터 액정 표시 장치는 다수개의 화소로 이루어진 액정 패널과 게이트 구동부를 포함하고 있다. 액정 패널을 이루는 각각의 화소는 박막 트랜지스터를 구비하고 있으며, 박막 트랜지스터는 채널의 상부에 제1 게이트가 형성되어 있고 채널의 하부에 제2 게이트가 형성되어 있다. 게이트 구동부는 박막 트랜지스터의 동작을 제어하기 위하여 제1 게이트에 제1 구동전압을 인가하고 제2 게이트에 제2 구동전압을 인가한다. ㅂ람직하게는, 제1 구동전압과 상기 제2 구동전압은 동일한 개시 시점을 가지지만 다른 폭을 갖는다.

Description

박막 트랜지스터 액정 표시 장치{THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY DEVICE}

본 고안은 박막 트랜지스터 액정표시(TFT-LCD) 장치의 멀티 레벨 게이트(Multi Level Gate: MLG) 구동전압 발생회로에 관한 것으로, 특히 2개의 게이트 신호를 사용하여 MLG 구동신호를 발생시킴으로써 플리커(flicker)를 감소시킨 MLG 구동전압 발생회로에 관한 것이다.

일반적으로, 액정표시소자는 액정을 구동하기 위한 스위칭 소자로 박막 트랜지스터(TFT)가 사용되고 있으며, 이 TFT 스위칭 소자를 이용하여 액정을 구동하는 경우, 스위칭 소자를 온/오프 하기 위한 전압 즉, 게이트 온/오프 전압을 직류(DC) 전압을 사용하고 있고, 이 직류(DC) 전압을 스위칭 신호(STV)를 이용하여 게이트 드라이브 IC에서 스위칭 파형이 출력되게 된다.

TFT LCD는 노트(Note) PC용에서 모니터용으로 가면서 패널 크기가 대면적 및 고정세화로 가고 있다. 이에 반하여, 구동을 위한 게이트 정압은 각 화소에 스캔(scan)시 타이밍 마진(timing margin)이 작아지게 되어 화소충전이 작아 플리커(flicker)와 크로스토크(crosstalk)가 일어난다. 크로스토크는 라인 인버전(line inversion) 방식에서 도트(dot) 인버전 방식으로 구동시키면서 개선이 되었으나 플리커는 계속해서 문제되고 있다.

플리커는 라인(line)간 또는 프레임(frame)간 액정에 인가되는 실제전압이 절대치 차이로 발생함에 따라 이 차이가 화면에 누적되어 나타나는 깜박이는 현상이다. 플리커의 원인으로는 여러 가지가 제시되고 있으나 그중 하나가 킥백 전압(ΔVp : 게이트 전압의 급강하로 인해 생기는 전압) 의존성인데, 킥백 전압(ΔVp)은 게이트 전압이 온-전압(Von)에서 오프-전압(Voff)으로 바뀔 때 데이타 전압이 정상 레벨보다 약간 떨어지는 전압강하 현상이다. 이 플리커는 패널이 대면적화로 갈수록 게이트라인의 저항이 증가하여 작은 타이밍 마진과 더불어 화소충전에 영향을 끼친다. 이러한 영향으로 디스플레이 화질에 나쁜 영향을 주게된다. 또한, 게이트 라인의 RC 로드(load)에 의해 RC 딜레이(delay)가 크게 되어 패널의 좌측 및 우측에 편차를 갖게 한다.

도 1a는 종래 기술에 따른 멀티 레벨 게이트(MLG) 구동전압 발생회로를 나타낸 블록도이다.

종래의 MLG 구동전압 발생회로는 게이트 드라이브 IC의 출력을 제어하는 신호(CPV/OE)와 게이트 온 전압(Von)을 수신하여 멀티레벨구동전압(Von)을 발생하는 멀티 레벨 게이트구동전압 발생 회로부(1)와 상기 멀티레벨게이트구동전압(Von)을 수신하여 LCD 패널부(3)의 게이트 라인을 구동하는 게이트 드라이버 IC부(2)를 구비하고 있다.

도 1b는 종래의 MLG 발생 회로부(1)의 출력 파형를 나타낸 것이고, 도 1c는 종래의 게이트 드라이버 IC부(2)의 출력 파형을 나타낸 것이다.

그러나, 종래의 박막트랜지스터 액정 표시장치의 게이트구동전압 발생회로는 다음과 같은 문제점들이 있었다.

먼저, 멀티레벨게이트(MLG) 구동전압을 발생하기 위한 회로 구성이 추가로 필요하게 되어 제조비용의 상승과 PCB 면적을 증가시키는 단점이 있었다. 그리고, 멀티레벨게이트 구동전압(MLG)이 도 1b와 같은 펄스 파형이 발생됨으로써 EMI에 취약하게 된다. 그리고, TFT의 게이트 온 신호를 교류 전압(AC)으로 인가함에 따라 게이트 드라이버 IC 및 패널(panel)에서 신호의 지연이 발생하게 되고, 전압 레벨이 떨어지는 문제점이 있었다. 또한, 게이트 온 전압(Von)의 값은 하이 전압(20V 이상)을 사용함으로써 하이 전압 래팅(rating)을 요구하는 캐패시터에 대해 제약을 받으며, 게이트 드라이버 IC의 하이 전압 공정에 따른 수율이 감소되는 문제점이 있었다.

따라서, 본 고안은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 고안의 목적은 상부와 하부에 2개의 게이트 라인 구조를 갖는 TFT 어레이 구조와 2개의 CPV에 의해 동기되는 2개의 게이트 신호를 생성해내는 회로를 갖는 모듈을 결합하여 1개의 MLG 구동신호를 발생시킴으로써 플리커를 감소시킨 MLG 구동전압 발생회로를 제공하는데 있다.

도 1a는 종래 기술에 따른 MLG 구동전압 발생회로를 나타낸 블록도

도 1b는 종래의 MLG 발생 회로부의 출력 파형도

도 1c는 종래의 게이트 드라이버 IC부의 출력 파형도

도 2는 본 고안에 의한 MLG 구동전압 발생 회로의 어레이 단면도

도 3 및 도 4는 본 고안에 의한 2중 게이트 형성을 위한 게이트 패드 형성 방법을 나타낸 구성도

도 5는 본 고안에 의한 MLG 구동전압 발생 회로도

도 6은 본 고안에서 사용된 MLG 구동신호의 파형도

* 도면의 주요부분에 대한 부호의 설명 *

10 : 반도체 기판 11 : 제 1 게이트 전극

13 : 비정질 실리콘막 15 : 소스/드레인 전극

16 : 절연막 17 : 제 2 게이트 전극

18 : ITO막 20, 32 : LCD 패널부

21, 27 : 제 1 게이트 패드 23, 25 : 제 2 게이트 패드

30 : 게이트 드라이버 IC부

상기 목적을 달성하기 위해 제안된 본 고안은 박막 트랜지스터 액정 표시 장치에 있어서, 다수개의 화소로 이루어진 액정 패널과 게이트 구동부를 포함하고 있다. 액정 패널을 이루는 각각의 화소는 박막 트랜지스터를 구비하고 있으며, 박막 트랜지스터는 채널의 상부에 제1 게이트가 형성되어 있고 채널의 하부에 제2 게이트가 형성되어 있다. 게이트 구동부는 박막 트랜지스터의 동작을 제어하기 위하여 제1 게이트에 제1 구동전압을 인가하고 제2 게이트에 제2 구동전압을 인가한다. ㅂ람직하게는, 제1 구동전압과 상기 제2 구동전압은 동일한 개시 시점을 가지지만 다른 폭을 갖는다.

이하, 본 고안의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명하기로 한다.

도 2는 본 고안에 의한 MLG 구동전압 발생 회로의 어레이 단면도이다.

도시된 바와 같이, 일반적인 5마스크(Mask) 구조의 어레이 구조 위에 상부 게이트 레이어(Layer)를 추가하는 방법으로, 레이어의 구성은 다음과 같다.

먼저, 반도체 기판(10) 위에 제 1 게이트 전극(11)을 형성한 다음, 그 위에 비정질 실리콘(a-Si)으로 액티브 층(13)을 형성한다. 그 후, 소스/드레인 전극(15)을 형성한 다음, 전체 구조물 위에 절연막(16)을 형성한 후 전기적인 접촉을 위해 소스/드레인 전극(15)에 비아 콘택을 형성한다. 그 후, ITO(18)를 형성한 다음 상기 제 1 게이트 전극(11)이 형성된 상부의 절연막(16) 위에 제 2 게이트 전극(17)을 형성한다.

도 3 및 도 4는 본 고안에 의한 2중 게이트 형성을 위한 게이트 패드 형성 방법을 나타낸 것이다.

먼저, 도 3은 LCD 패널부(20)의 한쪽에 제 1 및 제 2 게이트 패드(21)(23)를 형성한 것을 나타낸 것이고, 도 4는 LCD 패널부(20)의 양쪽에 게이트 패드(25)(27)를 각각 하나씩 형성한 것을 나타낸 것이다.

도 3과 같이, 게이트 라인 패드와 TCP를 한쪽에서 콘택시키는 방법은 패널크기의 변화 없이 2개의 게이트 라인과 TCP를 본딩시킬 수 있으나 TCP 본딩시 복잡해지는 단점이 있다.

그리고, 도 4와 같이, 패널 양쪽에 제 1 및 제 2 게이트 라인을 독립된 TCP와 연결시키는 방법은 TCP 본딩작업이 쉬워지는 장점이 있는 반면에 패널 양쪽에 PCB가 있어서 모듈 크기가 커지고, 패널 한쪽에 게이트 패드를 형성하는 것보다 2배의 게이트 TCP가 사용된다는 단점이 있다.

도 5는 본 고안에 의한 MLG 구동전압 발생 회로도이다.

도시된 바와 같이, 직류전압(DC)인 제 1 및 제 2 게이트 온 전압(Von1)(Von2)과 멀티레벨게이트구동전압(MLG)의 타이밍을 컨트롤하기위한 제 1 및 제 2 제어 신호(CPV1)(CPV2)를 수신하여 LCD 패널부(32)의 게이트 라인을 구동하는 신호를 발생하는 게이트 드라이버 IC부(30)를 구비한다.

상기 제 1 게이트 온 전압(Von1)은 제어 신호(CPV1)에 의해 제어되고, 제 2 게이트 온 전압(Von2)은 제 2 제어 신호(CPV2)에 의해 제어가 된다. 제 1 제어 신호(CPV1)의 라이징 에지(rising edge)에서 다음 제 1 제어 신호(CPV1)의 라이징 에지까지 TFT의 제 1 게이트에 제 1 게이트 온 전압(Von1)을 인가하게 된다, 동시에 제 2 제어 신호(CPV2)의 라이징 에지에서 다음 라이징 에지까지 TFT의 제 2 게이트에 제 2 게이트 온 전압(Von2)을 인가한다. 이때, 제 1게이트 온 전압(Von1)과 제 2 게이트 온 전압(Von2)은 도 6에 도시된 바와 같이, 동일한 스타트 포인트(start point)를 갖기 때문에 TFT의 게이트에 인가되는 신호는 제 1 게이트 온 전압(Von1)과 제 2 게이트 온 전압(Von2)이 동시에 '하이'인 구간에서 'Von1 + Von2'에 해당하는 게이트 온 전압(Gate On Voltage)을 느끼게 된다.

'Von + Voff'를 TFT의 게이트가 느끼는 시간은 제어 신호(CPV)의 '하이' 펄스구간동안 지속이 된다. 제 2 제어신호(CPV2)의 레벨이 '로우'로 된 순간에도 제 1 제어신호(CPV1)는 일정 구간동안 '하이' 레벨을 유지한다. 제 1 제어신호(CPV1)가 '하이'를 유지하는 동안 TFT의 게이트는 제 1 게이트 온 전압(Von1)을 인가 받게 된다.

이때의 전압은 제 2 제어 신호(CPV2)의 '하이' 펄스폭과 제 1 제어 신호(CPV1)의 '하이' 펄스폭의 차(△t)만큼 유지한다. 가령 게이트 드라이버 IC 외부에서 제 2 제어 신호(CPV2)의 '하이' 펄스폭을 감소시키거나, 제 1 제어 신호(CPV1)의 '하이' 펄스폭을 증가시키면 △t를 늘릴 수 있다.

또한, 제 1 게이트 온 전압(Von1)과 제 2 게이트 온 전압(Von2)의 레벨을 변화 시킴으로써 MLG의 전압 레벨의 변형이 이루어진다.

상기의 방법에 의하여 LCD 구동부에 별도의 MLG 회로없이 MLG가 구현된다.

이상에서 설명한 바와 같이, 본 고안에 의한 박막트랜지스터 액정 표시장치의 게이트구동전압 발생회로는, 기존의 복잡한 MLG 구동을 2중 게이트라인을 이용해서 단순 게이트파형을 중첩시킴으로써 MLG를 구현할 수 있다.

또한, 상하에 있는 게이트라인에 의해 비정질 실리콘층(a-Si)에 전하를 유기하므로써 1개의 게이트라인보다 전하이동도(Mobility)를 향상시키는 부가적인 효과가 있다.

또한, MLG 회로를 구성하면서 발생하는 부품의 첨가(OP 앰프, 트랜지스터, 저항, 캐패시터 등)가 없어지고, 이로 인해 인쇄회로기판(PCB) 면적의 축소를 가져온다.

기존의 MLG에서는 하이 전압을 AC 신호(수평 주파수)로 게이트 드라이버 IC에 전송하였기 때문에 이에 따른 신호의 지연과 전압 레벨이 떨어지는 현상이 발생하였으나, 본 고안에서는 게이트 드라이버 IC에 전송하였기 때문에 이에 따른 신호의 지연과 전압 레벨이 떨어지는 현상이 발생하지 않는다.

그리고, AC 형태의 게이트 온 전압(Von)을 사용함으로써 EMI에 영향을 줄 수 있으나 본 고안에서는 DC 신호를 사용하기 때문에 그러한 가능성이 배제된다.

또한, 기존의 게이트 드라이버 IC에서는 하이 게이트 온 전압의 입력을 받기 때문에 하이 전압 프로세싱(processing)이 필요하였지만, 본 고안을 이용하면 기존 게이트 드라이버 IC의 로우 게이트 온 전압으로 구동이 가능하여 하이 전압 프로세싱이 필요없게 되는 장점이 있다.

아울러 본 고안의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 고안의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

1. 박막 트랜지스터 액정 표시 장치에 있어서,

   다수개의 화소로 이루어진 액정 패널―여기서, 상기 화소의 각각은 박막 트랜지스터를 구비하고 있으며, 상기 박막 트랜지스터는 채널의 상부에 제1 게이트가 형성되어 있고 채널의 하부에 제2 게이트가 형성되어 있음―과,

   상기 박막 트랜지스터의 동작을 제어하기 위하여 상기 제1 게이트에 제1 구동전압을 인가하고 상기 제2 게이트에 제2 구동전압을 인가하는 게이트 구동부를

   포함하는 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치.
2. 제 1 항에 있어서,

   상기 제1 구동전압과 상기 제2 구동전압은 동일한 개시 시점을 가지지만 다른 폭을 갖는 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치.
3. 삭제
4. 삭제