KR200280280Y1

KR200280280Y1 - Memory module fault detection device

Info

Publication number: KR200280280Y1
Application number: KR2019980020832U
Authority: KR
Inventors: 권성무; 윤건상; 박근우
Original assignee: 주식회사 하이닉스반도체
Priority date: 1998-10-29
Filing date: 1998-10-29
Publication date: 2002-09-19
Also published as: KR20000008952U

Abstract

본 고안은 메모리 모듈의 불량 감지장치에 관한 것으로써, 특히 본 고안의 회로는 데이터 출력을 위한 불량의 구동 드라이버 및 양품의 구동 드라이버와, 불량의 구동 드라이버의 출력단자에 연결된 저항과, 저항 및 양품의 구동 드라이버 출력 단자 사이에 연결된 버스 라인과, 저항과 버스 라인이 연결된 라인에 병렬로 연결되며 양품 및 불량 구동 드라이버들이 동작하지 않을 경우 버스 라인에 인가되는 전류량을 유지하도록 하는 전류 유지부를 구비한다. 따라서, 본 고안은 양품 및 불량의 구동 드라이버들이 동작하지 않을 경우 구동 드라이버들의 출력 단자가 고임피던스 상태일지라도 전류 유지부를 통해서 버스 라인에 인가되는 데이터 신호를 일정하게 유지함에 따라 고속 메모리 모듈의 데이터 불량을 효과적으로 감지할 수 있다.The present invention relates to a failure detection device of a memory module, and in particular, the circuit of the present invention includes a bad drive driver and a good drive driver for data output, a resistor connected to an output terminal of a bad drive driver, a resistor and a good product. And a bus line connected between the drive driver output terminals of and a current holding unit connected in parallel to the line to which the resistor and the bus line are connected, to maintain the amount of current applied to the bus line when the good and bad drive drivers do not operate. Therefore, the present invention maintains the data defect of the high speed memory module by maintaining the data signal applied to the bus line through the current holding unit even when the output terminals of the driving drivers are not in high impedance state when the good and defective driving drivers do not operate. It can be detected effectively.

Description

Memory module fault detection device

본 고안은 메모리 모듈 불량 감지장치에 관한 것으로서, 특히 양품의 구동 드라이버와 불량의 구동 드라이버를 이용하여 데이터의 불량을 감지하는 장치의 데이터 출력이 발생하지 않을 경우 버스 라인의 데이터 상태를 이전 상태로 유지하여 고속의 메모리 모듈에서도 효과적으로 불량을 감지할 수 있는 메모리 모듈 불량 감지장치에 관한 것이다.The present invention relates to a memory module failure detection device. In particular, when a data output of a device that detects a failure of data by using a good driving driver and a bad driving driver does not occur, the data state of the bus line is maintained in the previous state. The present invention relates to a memory module failure detection device capable of effectively detecting a failure even in a high speed memory module.

종래의 메모리 모듈 불량 감지장치는 도 1에 나타난 바와 같이 데이터 출력을 위한 불량의 구동 드라이버(10) 및 양품의 구동 드라이버(20)와, 상기 불량의 구동 드라이버들(10)의 출력 단자에 연결된 저항(R_Q)과, 상기 저항(R_Q)과 양품의 구동 드라이버(20)의 출력 단자에 연결된 버스 라인(Bus)으로 구성된다. 여기서 노드 A와 B는 저항(R_Q)의 양단을 가르키는 것이다. 또한, 저항(R_Q) 값은 회로의 특성상 100Ω으로 설정하였다.As shown in FIG. 1, a conventional memory module failure detecting device includes a resistor connected to a bad driving driver 10 and a good driving driver 20 for data output, and an output terminal of the defective driving drivers 10. R _Q , the resistor R _Q , and a bus line Bus connected to the output terminal of the good driving driver 20. Nodes A and B here refer to both ends of the resistor R _Q. In addition, the resistance (R _Q ) value was set to 100 kV due to the characteristics of the circuit.

이와 같이 구성된 메모리 모듈 불량 감지장치는 불량의 구동 드라이버(10)와 양품의 구동 드라이버(20)를 통해서 출력된 데이터가 서로 다를 경우 저항(R_Q) 양단즉, 노드 A와 B에 걸리는 전압차를 이용해서 불량이 되는 데이터 출력값을 분석하였다. 이때, 저항(R_Q)과 양품의 구동 드라이버(20) 출력부분은 버스 라인(Bus)과 연결되어 있기 때문에 노드 A와 B의 전압차에 의한 출력값이 버스 라인(Bus)을 통해 출력된다.The memory module failure detecting device configured as described above is configured to measure the voltage difference across the resistor R _Q , that is, the nodes A and B when the data output through the defective drive driver 10 and the good drive driver 20 are different. The data output value which becomes a defect was analyzed. At this time, since the output of the resistor R _Q and the good driving driver 20 are connected to the bus line Bus, an output value due to the voltage difference between the nodes A and B is output through the bus line Bus.

도 2A 내지 도 2B는 도 1에 도시된 장치를 설명하기 위한 파형도로서, 도 2A는 메모리 모듈의 불량 감지회로에 있어서 시간에 따른 노드 A와 B에 걸리는 전압 변화를 나타낸 것이며, 도 2B는 양품 및 불량의 구동 드라이버들에 의해 버스 라인에 인가되는 데이터를 나타낸 것이다.2A to 2B are waveform diagrams for explaining the apparatus shown in FIG. 1, and FIG. 2A is a diagram illustrating voltage variation of nodes A and B over time in a failure detection circuit of a memory module, and FIG. And data applied to the bus line by the bad drive drivers.

이를 참조하면, 메모리 모듈 불량 감지장치는 양품 및 불량의 구동 드라이버들이 구동하지 않을 경우에 구동 드라이버들의 출력단자가 고임피던스 상태(H)가 되고, 이를 불량으로 간주하게 된다. 여기서, 고임피던스(H) 시간은 약 3㎲이다. 이에 따라 노드 A와 B에 걸리는 전압은 도 2A에 나타난 바와 같이 모두 0으로 방전하게 되며, 특히 C 부분에서 노드 A와 B의 전압값이 각기 다르게 되는데 그 시간은 약 10㎱이다.Referring to this, the memory module failure detection device is a high impedance state (H) of the output terminal of the drive drivers when the good and bad drive drivers are not driven, it is regarded as a failure. Here, the high impedance (H) time is about 3 mW. Accordingly, the voltages applied to the nodes A and B are all discharged to zero as shown in FIG. 2A. In particular, the voltages of the nodes A and B are different in the C portion, and the time is about 10 mA.

예를 들어, 66㎒로 동작하는 메모리 모듈은 데이터 발생 시간이 최고 15㎱이기 때문에 로직 분석기를 이용하여 불량의 데이터값을 찾기 위해서는 데이터 속도가 약 10㎱보다 더 빠른 경우를 찾으면 된다. 하지만 100㎒ 이상으로 동작하는 메모리 모듈에서는 데이터 속도가 최고 10㎱이므로 불량이 되는 데이터를 찾기가 더욱 어렵게 된다.For example, a memory module operating at 66 MHz has a data generation time of up to 15 ms, so a logic analyzer can find a case where the data rate is faster than about 10 ms to find a bad data value. However, in the memory module operating at 100MHz or more, the data rate is up to 10kHz, making it more difficult to find bad data.

한편, 종래의 기술에 의한 다른 메모리 모듈 불량 장치는 이와 같은 구동 드라이버들의 출력 단자에 걸리는 고임피던스에 의해서 데이터 불량 감지의 오동작을 야기시킬 수 있음을 감안해서 다음과 같은 회로를 제안하였는데, 상기 회로는 도 1에 도시된 회로의 버스 라인과 저항이 연결된 노드와 접지사이에 저항을 추가해서 연결하였다. 여기서, 저항의 값은 회로 특성상 약 1.5KΩ으로 하며, 상기 저항은 양품 및 불량의 구동 드라이버 출력단자에 걸리는 고임피던스를 감소시키기 위한 역할을 하게 된다.On the other hand, another memory module failure device according to the prior art has proposed the following circuit in consideration of the fact that the high impedance applied to the output terminal of such drive drivers may cause a malfunction of data failure detection. A resistor was added between the bus line of the circuit shown in FIG. 1 and a node connected to the resistor and ground. Here, the value of the resistor is about 1.5K 1.5 in the characteristic of the circuit, and the resistor serves to reduce the high impedance on the good and bad drive driver output terminals.

하지만, 위와 같이 개선된 메모리 모듈 불량 감지장치도 역시 100㎒ 이상의 고속 메모리 모듈에서 데이터 속도가 10㎱보다 빠르게 될 경우 데이터 불량을 찾는데에 많은 어려움이 있었다.However, the improved memory module failure detection device as described above also had a lot of difficulties in finding data failures when the data rate is faster than 10 Hz in a high-speed memory module of 100 MHz or more.

본 고안의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 구동 드라이버들이 동작하지 않을 경우 버스 라인의 데이터 상태를 이전 상태로 유지할 수 있어 고속 메모리 모듈의 데이터 불량을 효과적으로 감지할 수 있는 메모리 모듈의 불량 감지장치를 제공하는데 있다.An object of the present invention is to provide a memory module capable of effectively detecting data defects of a high-speed memory module by maintaining the data state of a bus line to a previous state when driving drivers are not operated to solve the problems of the prior art. To provide a failure detection device.

도 1은 종래 기술에 의한 메모리 모듈의 불량 감지장치를 나타낸 회로도이며,1 is a circuit diagram showing a failure detection device of a memory module according to the prior art,

도 2A 내지 도 2B는 도 1에 도시된 장치를 설명하기 위한 파형도이며,2A to 2B are waveform diagrams for explaining the apparatus shown in FIG.

도 3은 본 고안의 일 실시예에 따른 메모리 모듈의 불량 감지장치를 나타낸 회로도이며,3 is a circuit diagram showing a failure detection device of a memory module according to an embodiment of the present invention,

도 4는 도 3에 도시된 장치를 설명하기 위한 파형도이다.4 is a waveform diagram illustrating the apparatus shown in FIG. 3.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10: 불량의 구동 드라이버10: bad drive driver

20: 양품의 구동 드라이버20: good drive driver

30: 전류 유지부30: current holding unit

상기 목적을 달성하기 위하여 본 고안은 데이터 출력을 위한 불량의 구동 드라이버 및 양품의 구동 드라이버와, 불량의 구동 드라이버의 출력단자에 연결된 저항과, 저항과 양품의 구동 드라이버 출력 단자 사이에 연결된 버스 라인과, 저항과 버스 라인이 연결된 라인에 병렬로 연결되며 양품 및 불량의 구동 드라이버들이 동작하지 않을 경우 버스 라인에 인가되는 전류량을 유지하도록 하는 전류 유지부를 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a bad drive driver and a good drive driver for data output, a resistor connected to the output terminal of the bad drive driver, a bus line connected between the resistor and the good drive drive output terminal; In addition, the resistor and the bus line is connected in parallel to the line is characterized in that it comprises a current holding unit to maintain the amount of current applied to the bus line when the good and bad drive drivers do not operate.

본 고안에 따르면, 양품 및 불량의 구동 드라이버가 구동되지 않을 경우 전류 유지부는 버스 라인에 인가되는 전류량을 입력받아 그 전류량을 계속 유지하도록 함으로써 이후 구동 드라이버의 동작시 데이터 불량을 계속 테스트할 수 있다.According to the present invention, when a good or bad driving driver is not driven, the current holding unit receives a current amount applied to the bus line and keeps the current amount to test the data defect during the operation of the driving driver.

이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 고안의 일 실시예에 따른 메모리 모듈의 불량 감지장치를 나타낸 회로도이다.3 is a circuit diagram illustrating an apparatus for detecting a failure of a memory module according to an exemplary embodiment of the present invention.

이를 참조하면, 본 고안은 데이터 출력을 위한 불량의 구동 드라이버(10) 및 양품의 구동 드라이버(20)와, 불량의 구동 드라이버들(10)의 출력 단자에 연결된 저항(R_Q)과, 저항(R_Q)과 양품의 구동 드라이버(20)의 출력 단자에 연결된 버스 라인(Bus)과, 저항(R_Q)과 버스 라인(Bus)가 연결된 라인에 병렬로 연결되며 양품 및 불량의 구동 드라이버들(10,20)이 동작하지 않을 경우 버스 라인(Bus)에 인가되는 전류량을 계속 유지하도록 하기 위해 씨모스 인버터쌍(32,34)을 직렬로 연결된 전류 유지부(30)로 구성된다.Referring to this, the present invention provides a bad drive driver 10 and a good drive driver 20 for data output, a resistor R _Q connected to an output terminal of the bad drive drivers 10, and a resistor ( R _Q ) and the bus line Bus connected to the output terminal of the good driving driver 20 and the resistance R _Q and the bus line Bus connected in parallel to each other. In order to maintain the amount of current applied to the bus line Bus when 10 and 20 do not operate, the CMOS inverter pairs 32 and 34 are configured as a current holding unit 30 connected in series.

이를 참조하면, 상기와 같이 구성된 본 고안의 메모리 모듈 불량 감지장치는 전체 구동 드라이버(10,20)의 출력 단자에 걸리는 커패시턴스가 약 100㎊, 인가 전압이 약 3V, 및 구동 드라이버들(10,20)이 구동되지 않을 경우 발생하는 고임피던스 상태(H)의 시간이 약 3㎲이라면 버스 라인(Bus)에 실리는 데이터값에 해당하는 전류량, 약 100㎂을 보상하도록 한다. 이때의 전류량은 시스템마다 차이가 있겠지만 50㎂∼100㎂이다.Referring to this, in the memory module failure detecting apparatus of the present invention configured as described above, the capacitance applied to the output terminals of the entire driving drivers 10 and 20 is about 100 kV, the applied voltage is about 3V, and the driving drivers 10 and 20. If the time of the high impedance state (H) that is not generated when 3) is not driven is about 3 dB, the current amount corresponding to the data value on the bus line Bus is compensated for about 100 mA. The amount of current at this time will vary from system to system, but is between 50 mA and 100 mA.

이에 따라 본 고안은 전류 유지부(30)의 씨모스 인버터쌍(32,34)을 통해서 이 버스 라인(Bus)에 인가되는 약 100㎂ 이상의 전류량을 일정 시간동안 보상해준다. 또한, 전류 유지부(30)는 구동 드라이버들(10,20)의 동작을 방해하지 않는 범위에서 전류량 보상 범위를 100㎂∼3㎃로 지정한다.Accordingly, the present invention compensates the amount of current of about 100 mA or more applied to the bus line Bus through the CMOS inverter pairs 32 and 34 of the current holding unit 30 for a predetermined time. In addition, the current holding unit 30 designates the current amount compensation range as 100 mA to 3 mA in a range that does not prevent the operation of the driving drivers 10 and 20.

그러므로, 본 고안은 양품 및 불량의 구동 드라이버들(10,20)이 동작하지 않을 경우 구동 드라이버들(10,20)의 출력 단자가 고임피던스 상태(H)일지라도 전류 유지부(30)를 통해서 버스 라인(Bus)에 인가되는 데이터 신호를 일정하게 유지한다.Therefore, the present invention provides a bus through the current holding unit 30 even if the output terminals of the driving drivers 10 and 20 are in the high impedance state (H) when the good and defective driving drivers 10 and 20 do not operate. The data signal applied to the line Bus is kept constant.

한편, 본 실시예에서 상기 전류 유지부는 씨모스 인버터쌍으로 구현하였지만 입력 전류량을 일정하게 유지하도록 하는 다른 실시예의 회로 구현이 가능하다.Meanwhile, in the present embodiment, the current holding unit is implemented as a CMOS inverter pair, but a circuit of another embodiment may be implemented to keep the input current constant.

상기한 바와 같이 본 고안은 종래 기술에 대비하여 10㎱보다 더 빠른 100㎒로 동작하는 메모리 모듈의 데이터 불량 테스트시 구동 드라이버들이 동작하지 않을 경우 버스 라인의 데이터 상태를 이전 상태로 유지할 수 있기 때문에 데이터 불량을 효과적으로 감지할 수 있다.As described above, the present invention can maintain the data state of the bus line to the previous state when the driving drivers are not operated during the data failure test of the memory module operating at 100 MHz, which is faster than 10 Hz, compared to the conventional technology. Defects can be detected effectively.

그러므로, 본 고안은 데이터 속도가 10㎱보다 더 빠른 100㎒ 이상으로 동작하는 메모리 모듈, 특히 250㎒의 메모리 모듈까지 사용될 수 있기 때문에 고속 메모리 모듈의 특성을 크게 향상시킬 수 있는 효과가 있다.Therefore, the present invention can significantly improve the characteristics of the high-speed memory module because the memory module operating at a data rate of 100 MHz or more, in particular, 250 MHz, which is faster than 10 GHz, can be used.

Claims

A defective drive driver and a good drive driver for data output;

A resistor connected to an output terminal of the defective drive driver;

A bus line connected between said resistor and a good drive driver output terminal; And

And a current holding unit connected in parallel to a line to which the resistor and the bus line are connected and maintaining the amount of current applied to the bus line when the driving drivers are not operated.