KR200277049Y1 - Gain Control Circuit of High Frequency Amplifier - Google Patents
Gain Control Circuit of High Frequency Amplifier Download PDFInfo
- Publication number
- KR200277049Y1 KR200277049Y1 KR2019970018933U KR19970018933U KR200277049Y1 KR 200277049 Y1 KR200277049 Y1 KR 200277049Y1 KR 2019970018933 U KR2019970018933 U KR 2019970018933U KR 19970018933 U KR19970018933 U KR 19970018933U KR 200277049 Y1 KR200277049 Y1 KR 200277049Y1
- Authority
- KR
- South Korea
- Prior art keywords
- high frequency
- bypass capacitor
- control circuit
- emitter
- gain control
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 230000008878 coupling Effects 0.000 claims description 11
- 238000010168 coupling process Methods 0.000 claims description 11
- 238000005859 coupling reaction Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 230000003472 neutralizing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
본 고안은 무선 주파수를 입력하여 광대역에 걸쳐 주파수 특성을 안정화시키는 고주파 증폭기의 이득 제어 회로에 관한 것으로, 트랜지스터 증폭기의 주파수 이득을 제어하기 위하여 이미터단에 구성되는 콘덴서와 저항의 구성으로 되는 되는 이미터 바이어스 회로에 중간 주파수대역에서부터 고주파수 대역까지의 주파수 이득을 제어하는 바이패스 콘덴서를 병렬로 복수단 연결하여 이루어지기 때문에, 광대역 증폭기의 저주파 대역으로부터 고주파 대역까지 전대역에 걸쳐 평탄하고 안정된 주파수 특성을 얻게 되는 효과가 있다.The present invention relates to a gain control circuit of a high frequency amplifier that inputs a radio frequency to stabilize frequency characteristics over a wide band. An emitter comprising a capacitor and a resistor configured at an emitter stage to control a frequency gain of a transistor amplifier. Since a bypass capacitor for controlling the frequency gain from the intermediate frequency band to the high frequency band is connected in parallel to the bias circuit, a flat and stable frequency characteristic is obtained over the entire band from the low frequency band to the high frequency band of the broadband amplifier. It works.
Description
본 고안은 광대역 증폭기의 전대역에 걸쳐 평탄한 증폭 특성을 얻기 위한 고주파 증폭기의 이득 제어 회로에 관한 것이다.The present invention relates to a gain control circuit of a high frequency amplifier to obtain a flat amplification characteristic over the entire band of the broadband amplifier.
일반적으로 고주파 증폭기의 이득 제어 회로는, 고주파 무선 신호를 수신하여 공통 이미터형으로 되는 트랜지스터 증폭기를 통하여 출력단에 접속되는 임피던스 특성에 대응하도록 이미터 측에 연결되는 바이어스 저항 또는 바이패스 콘덴서의 조정을 통한 이득을 제어하여 일정한 주파수 특성을 갖는 소정의 출력을 내게 된다.In general, a gain control circuit of a high frequency amplifier receives a high frequency radio signal and adjusts a bias resistor or a bypass capacitor connected to the emitter side to correspond to an impedance characteristic connected to an output terminal through a transistor amplifier which becomes a common emitter type. The gain is controlled to give a predetermined output with constant frequency characteristics.
상기 기능을 수행하는 종래 기술에 의한 고주파 증폭기의 이득 제어 회로를 도 1을 참조하여 설명하면 다음과 같다.A gain control circuit of a conventional high frequency amplifier performing the above function will be described with reference to FIG. 1.
도 1은 종래 기술에 의한 고주파 증폭기의 이득 제어 회로를 나타내는 회로도이다.1 is a circuit diagram showing a gain control circuit of a conventional high frequency amplifier.
도 1에 도시된 바와 같이 고주파 신호가 입력단(Vi)을 통하여 커플링 콘덴서(Cc1)에 제공된다.A high-frequency signal as shown in Figure 1 is provided to the coupling capacitor (Cc 1) through the input terminal (V i).
상기 커플링 콘덴서(Cc1)는 트랜지스터(TR)의 베이스를 통하여 입력 신호로 제공되는 동시에 베이스 바이어스 저항(RB1),(RB2)와 접속된다.The coupling capacitor (Cc 1) is connected to the base bias resistor (R B1), (R B2 ) at the same time provided as an input signal through the base of the transistor (TR).
이때, 상기 하나의 베이스 바이어스 저항(RB1)은 전압 공급원(Vcc)과 코일(L)에 동시에 접속되어 상기 트랜지스터의 컬렉터 측으로 연결되고, 다른 베이스 바이어스 저항(RB2)은 접지된다.At this time, the one base bias resistor R B1 is connected to the voltage source Vcc and the coil L at the same time and connected to the collector side of the transistor, and the other base bias resistor R B2 is grounded.
이때, 상기 트랜지스터의 컬렉터와 베이스 사이에는 궤환량을 결정하는 궤환 저항(Rf)과 궤환 콘덴서(Cf)가 직렬 연결된다.At this time, the feedback resistor R f and the feedback capacitor C f , which determine the feedback amount, are connected in series between the collector and the base of the transistor.
상기 트랜지스터의 이미터에는 제 1 바이어스 저항(RE1)과 제 1 바이패스 콘덴서(Ce1)가 병렬 연결되고, 상기 제 1 바이패스 콘덴서(Ce1)와 직렬 연결되는 제 2 바이어스 저항(RE2)으로 되는 이미터 바이어스 회로(10)가 구성된다.A first bias resistor R E1 and a first bypass capacitor Ce 1 are connected in parallel to the emitter of the transistor, and a second bias resistor R E2 connected in series with the first bypass capacitor Ce 1 . An emitter bias circuit 10 is constructed.
또한, 상기 트랜지스터의 이미터와 컬렉터 사이에는 중화용 콘덴서(CcE)가 연결되고 출력단(Vo)의 커플링 콘덴서(Cc2)를 통하여 출력된다.In addition, a neutralizing capacitor Cc E is connected between the emitter and the collector of the transistor and is output through the coupling capacitor Cc 2 of the output terminal Vo.
상기와 같은 구성으로 이루어진 종래 기술에 의한 고주파 증폭기의 이득 제어 회로를 도 1을 참조하여 상세히 설명하면 다음과 같다.The gain control circuit of the conventional high frequency amplifier having the above configuration will be described in detail with reference to FIG.
도 1에 도시된 바와 같이, 공통 이미터형 증폭기를 이용하여 이득을 제어하게되며 궤환 루프를 형성하여 베이스 단자를 통하여 입력되는 고주파 신호를 컬렉터 단자를 이용하여 출력시킨다.As shown in FIG. 1, the gain is controlled using a common emitter-type amplifier, and a feedback loop is formed to output a high frequency signal input through the base terminal using a collector terminal.
또한, 상기와 같은 종래의 트랜지스터는 전류 이득(β)과는 무관한 직류 바이어스 회로를 가지게 되며, 바이어스 전압은 입력측에 접속되는 베이스 바이어스 저항(RB1),(RB2)에 의한 전압 분배에 의해 결정된다.In addition, the conventional transistor as described above has a DC bias circuit independent of the current gain β, and the bias voltage is divided by voltage distribution by the base bias resistors R B1 and R B2 connected to the input side. Is determined.
이때, 얻어지는 바이어스 전압 VB는,At this time, the bias voltage VB obtained is
상기와 같이 트랜지스터에 제공되는 베이스 전압은 베이스 바이어스 저항(RB1),(RB2)과 공급 전압원(Vcc)에 의해 조절할 수 있고, 컬렉터 전류는 이미터 저항값을 변화시킴으로써 조절할 수 있다.As described above, the base voltage provided to the transistor may be adjusted by the base bias resistors R B1 and R B2 and the supply voltage source V cc , and the collector current may be adjusted by changing the emitter resistance value.
그러나, 종래의 기술에 의한 고주파 증폭기의 이득 제어 회로는 광대역 증폭을 실행하는 경우에는 주파수 대역이 넓기 때문에 전대역에 걸쳐 안정된 증폭 특성을 나타내는 증폭기를 설계하기에 곤란한 문제점이 있었다.However, the gain control circuit of the high frequency amplifier according to the prior art has a problem in that it is difficult to design an amplifier exhibiting stable amplification characteristics over the whole band because the frequency band is wide when performing wideband amplification.
특히, 중간 주파수 대역에서부터 고주파 대역의 이득이 안정되지 못하고 저주파 대역에 비해 이득 감소가 증대되는 커다란 문제점이 있었다.In particular, there is a big problem that the gain of the high frequency band from the middle frequency band is not stable and the gain reduction is increased compared to the low frequency band.
이에, 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 그 목적으로 하는 바는 광대역에 걸쳐 안정된 증폭 특성을 얻을 수 있는 고주파 증폭기의 이득 제어 회로를 제공함에 있다.Accordingly, the present invention has been made to solve the above problems, and an object thereof is to provide a gain control circuit of a high frequency amplifier capable of obtaining stable amplification characteristics over a wide bandwidth.
도 1은 종래 기술에 의한 고주파 증폭기의 이득 제어 회로를 나타내는 회로도1 is a circuit diagram showing a gain control circuit of a high frequency amplifier according to the prior art.
도 2는 본 고안에 의한 고주파 증폭기의 이득 제어 회로를 나타내는 회로도2 is a circuit diagram showing a gain control circuit of the high frequency amplifier according to the present invention.
도 3은 본 고안에 의한 고주파 증폭기의 이득 제어 회로의 추가 확장에 대한 일례를 나타내는 회로도3 is a circuit diagram showing an example of further expansion of a gain control circuit of a high frequency amplifier according to the present invention;
*도면의주요부분에대한부호의설명** Explanation of symbols on the main parts of the drawings *
10,12 : 이미터 바이어스 회로 RE1: 제 1 바이어스 저항10,12 emitter bias circuit R E1 : first bias resistor
RE2: 제 2 바이어스 저항 RE3: 제 3 바이어스 저항R E2 : second bias resistor R E3 : third bias resistor
RB1,RB2: 베이스 바이어스 저항 Rf: 궤환 저항R B1, R B2 : Base Bias Resistor R f : Feedback Resistor
Ce1: 제 1 바이패스 콘덴서 Ce2: 제 2 바이패스 콘덴서Ce 1 : First Bypass Capacitor Ce 2 : Second Bypass Capacitor
Ce3: 제 3 바이패스 콘덴서 Cf: 궤환 콘덴서Ce 3 : 3rd bypass capacitor C f : feedback capacitor
Cc1, Cc₂ : 커플링 콘덴서 CcE: 중화용 콘덴서Cc 1 , Cc₂: Coupling Capacitor Cc E : Neutralization Capacitor
TR : 트랜지스터 L : 코일TR: Transistor L: Coil
Vcc : 전원 공급원Vcc: Power Source
상기 목적을 이루기 위한 본 고안에 의한 고주파 증폭기의 이득 제어 회로는, 적어도 고주파 신호를 수신하는 커플링 콘덴서와, 상기 커플링 콘덴서를 통하여 입력 신호를 인가 받아 증폭하는 트랜지스터와, 상기 트랜지스터의 출력을 제어하기 위하여 이미터 단에 병렬 연결되는 제 1 바이어스 저항과 제 1 바이패스 콘덴서 및 상기 제 1 바이패스 콘덴서에 직렬 연결되는 제 2 바이어스 저항으로 되는 이미터 바이어스 회로를 포함하여 이루어지는 고주파 증폭기의 이득 제어 회로에 있어서, 상기 이미터 바이어스 회로는, 고주파 대역의 주파수 이득을 제어하기 위하여 상기 제 1 바이패스 콘덴서와 제 2 바이어스 저항 사이에 제 2 바이패스 콘덴서를 연결하여 이루어진다.A gain control circuit of a high frequency amplifier according to the present invention for achieving the above object includes at least a coupling capacitor for receiving a high frequency signal, a transistor for receiving and amplifying an input signal through the coupling capacitor, and controlling the output of the transistor. A gain control circuit comprising an emitter bias circuit comprising a first bias resistor connected in parallel to an emitter stage and a first bypass capacitor and a second bias resistor connected in series with the first bypass capacitor The emitter bias circuit includes a second bypass capacitor connected between the first bypass capacitor and the second bias resistor to control the frequency gain of the high frequency band.
따라서, 본 고안에 따른 고주파 증폭기의 이득 제어 회로는 AC 신호에 대해 작용되는 바이패스 콘덴서를 병렬연결 하여 이루어지기 때문에, 중간 주파수 대역에서부터 고주파수 대역까지 이득 감쇄 특성을 제어하여 전대역에 걸친 안정된 주파수 특성을 얻을 수 있게 된다.Therefore, since the gain control circuit of the high frequency amplifier according to the present invention is formed by connecting a bypass capacitor acting on an AC signal in parallel, the gain attenuation characteristics are controlled from the intermediate frequency band to the high frequency band to provide stable frequency characteristics over the entire band. You can get it.
이하, 본 고안에 따른 고주파 증폭기의 이득 제어 회로의 바람직한 실시예를 도 2 및 도 3을 참조하여 설명한다.Hereinafter, a preferred embodiment of the gain control circuit of the high frequency amplifier according to the present invention will be described with reference to FIGS. 2 and 3.
도 2는 본 고안에 의한 고주파 증폭기의 이득 제어 회로를 나타내는 회로도이고, 도 3은 본 고안에 의한 고주파 증폭기의 이득 제어 회로의 추가 확장에 대한 일례를 나타내는 회로도이다.Fig. 2 is a circuit diagram showing a gain control circuit of the high frequency amplifier according to the present invention, and Fig. 3 is a circuit diagram showing an example of further expansion of the gain control circuit of the high frequency amplifier according to the present invention.
도 2에 도시된 바와 같이, 고주파 신호가 입력단(Vi)을 통하여 커플링 콘덴서(Cc1)에 제공된다.2, the high-frequency signal is provided to the coupling capacitor (Cc 1) through the input terminal (V i).
상기 커플링 콘덴서(Cc1)는 트랜지스터의 베이스를 통하여 입력 신호로 제공되는 동시에 베이스 바이어스 저항(RB1),(RB2)에 접속된다.The coupling capacitor Cc 1 is provided as an input signal through the base of the transistor and is connected to the base bias resistors R B1 and R B2 .
이때, 상기 베이스 바이어스 저항(RB1)은 전압 공급원(Vcc)과 코일(L)에 동시에 접속되어 상기 트랜지스터의 컬렉터 측으로 연결된다.At this time, the base bias resistor R B1 is simultaneously connected to the voltage supply source Vcc and the coil L and connected to the collector side of the transistor.
이때, 상기 트랜지스터의 컬렉터와 베이스 사이에는 궤환량을 결정하는 궤환 저항(Rf)과 궤환 콘덴서(Cf)가 직렬 연결된다.At this time, the feedback resistor R f and the feedback capacitor C f , which determine the feedback amount, are connected in series between the collector and the base of the transistor.
상기 트랜지스터의 이미터에는 제 1 바이어스 저항(RE1)과, 제 1 바이패스 콘덴서(Ce1)와 직렬 연결되는 제 2 바이어스 저항(RE2)이 병렬 연결되어 이미터 바이어스 회로(도 1 참조 : 10)가 구성된다.A first bias resistor R E1 and a second bias resistor R E2 connected in series with the first bypass capacitor Ce 1 are connected to the emitter of the transistor in parallel to emitter bias circuit (see FIG. 1). 10) is configured.
또한, 상기 트랜지스터의 이미터와 컬렉터 사이에는 중화용 콘덴서(CcE)가 연결되어 출력단(Vo)의 커플링 콘덴서(Cc₂)를 통하여 출력된다.In addition, a neutralizing capacitor Cc E is connected between the emitter and the collector of the transistor and is output through the coupling capacitor Cc2 of the output terminal Vo.
이때, 상기 트랜지스터의 이미터단에는 상기 제 1 바이패스 콘덴서(Ce1)와 직렬 연결되는 제 2 바이어스 저항(RE2) 사이에 제 2 바이패스 콘덴서(CE2)를 연결하여 접지시겨 이루어지는 이미터 바이어스 회로(12)가 구성된다.In this case, an emitter formed by connecting a second bypass capacitor C E2 to the emitter terminal of the transistor between a second bias resistor R E2 connected in series with the first bypass capacitor Ce 1 . The bias circuit 12 is configured.
또한, 도 3에 도시된 바와 같이, 안정된 주파수 대역을 확장하기 위하여 상기 제 2 바이패스 콘덴서(CE2)에 직렬로 제 3 바이어스 저항(R3)을 연결하고, 상기 제 2 바이패스 콘덴서(CE2)와 직렬 연결되는 제 3 바이어스 저항(R3) 사이에 제 3 바이패스 콘덴서(Ce3)를 연결할 수 있게 된다.In addition, as shown in FIG. 3, in order to extend a stable frequency band, a third bias resistor R 3 is connected in series to the second bypass capacitor C E2 , and the second bypass capacitor C A third bypass capacitor Ce 3 can be connected between the third bias resistor R 3 connected in series with E2 ).
즉, 상기와 같은 구성을 갖는 바이패스 콘덴서와 바이어스 저항은 원하는 주파수 대역에 따라서 계단형으로 연속하여 구현할 수 있다.That is, the bypass capacitor and the bias resistor having the configuration as described above can be continuously implemented in a step shape according to the desired frequency band.
상기 구성으로 이루어진 본 고안에 의한 고주파 증폭기의 이득 제어 회로를 예시된 도 2 및 도 3을 참조하여 설명하면 다음과 같다.The gain control circuit of the high frequency amplifier according to the present invention having the above configuration will now be described with reference to FIGS. 2 and 3.
도 2 또는 도 3에 도시된 바와 같이, 종래의 하나로 구성되는 바이패스 콘덴서에 추가로 바이패스 콘덴서를 계단형으로 연결하여 이루어진다.As shown in FIG. 2 or FIG. 3, the bypass capacitor is connected in a stepped manner in addition to the bypass capacitor configured as a conventional one.
이 때, 상기 이미터 바이어스 회로(12)에 대하여 DC적으로 해석하는 경우 즉, 수신되는 주파수가 저주파 조건인 때는 이미터단에 연결되는 제 1 바이어스 저항(RE1)과 제 2 바이어스 저항(RE2)에 따라 바이어스 값이 조정되지만, AC적으로 해석하는 경우 즉, 고주파 조건일 때는 상기 제1 바이어스 저항(RE1)과 제 2 바이어스 저항(RE2)의 역할은 무시되고 상기 제 1 바이패스 콘덴서(CE1)와 제 2 (CE2)에 의해 신호가 제어된다.At this time, when the DC bias analysis of the emitter bias circuit 12, that is, when the received frequency is a low frequency condition, the first bias resistor R E1 and the second bias resistor R E2 connected to the emitter stage. The bias value is adjusted according to), but in case of an AC analysis, that is, in a high frequency condition, the role of the first bias resistor R E1 and the second bias resistor R E2 is ignored and the first bypass capacitor is ignored. The signal is controlled by (C E1 ) and the second (C E2 ).
즉, 본 고안에 의한 상기 이미터 바이어스 회로(12)에 의한 제 1 바이패스 콘덴서(CE1) 또는 제 2 바이패스 콘덴서(CE2)의 용량값을 조절함으로써 주파수 특성을 제어할 수 있다.That is, the frequency characteristic can be controlled by adjusting the capacitance value of the first bypass capacitor C E1 or the second bypass capacitor C E2 by the emitter bias circuit 12 according to the present invention.
상기와 같이 본 고안에 의한 고주파 증폭기의 이득 제어 회로에 의하면, 고주파에서 작동될 수 있는 바이패스 콘덴서를 계단형으로 추가 확장하여 용량값을 조절함으로써 중간 주파수 대역에서부터 고주파수 대역까지의 이득 감소를 제어하여 전주파수 대역에 걸쳐 안정된 이득 특성을 구현하게 되는 유용한 효과가 있다.According to the gain control circuit of the high frequency amplifier according to the present invention as described above, by controlling the capacitance value by further expansion of the bypass capacitor that can be operated at a high frequency step by step to control the gain reduction from the intermediate frequency band to the high frequency band There is a useful effect of achieving stable gain characteristics over the entire frequency band.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970018933U KR200277049Y1 (en) | 1997-07-18 | 1997-07-18 | Gain Control Circuit of High Frequency Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970018933U KR200277049Y1 (en) | 1997-07-18 | 1997-07-18 | Gain Control Circuit of High Frequency Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990005585U KR19990005585U (en) | 1999-02-18 |
| KR200277049Y1 true KR200277049Y1 (en) | 2002-07-18 |
Family
ID=53898324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970018933U KR200277049Y1 (en) | 1997-07-18 | 1997-07-18 | Gain Control Circuit of High Frequency Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200277049Y1 (en) |
-
1997
- 1997-07-18 KR KR2019970018933U patent/KR200277049Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990005585U (en) | 1999-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6342815B1 (en) | Manufacturable HBT power distributed amplifier for wideband telecommunications | |
| US6967528B2 (en) | Variable gain amplifier | |
| US5668468A (en) | Common mode stabilizing circuit and method | |
| KR100427878B1 (en) | Amplifier circuit | |
| JPS6393230A (en) | Optical preamplifier | |
| JPH06224647A (en) | Amplifier circuit | |
| US6556084B2 (en) | Linearized class C amplifier with dynamic biasing | |
| US4870372A (en) | AGC delay on an integrated circuit | |
| JP2002124842A (en) | Variable gain amplifier | |
| JP2003060456A (en) | Variable gain amplifier circuit | |
| US4496908A (en) | Negative feedback amplifier having GaAs FET's | |
| JP3574546B2 (en) | High frequency variable gain amplifier | |
| KR900008761B1 (en) | Cascaded internal impedance dependent amplifier with accelerate variable gain control | |
| KR200277049Y1 (en) | Gain Control Circuit of High Frequency Amplifier | |
| JPH0314818Y2 (en) | ||
| JPH05175761A (en) | Controllable amplifier circuit | |
| JPH0575357A (en) | Low noise amplifier | |
| US6954123B2 (en) | Tuning circuit | |
| US5338989A (en) | Microwave integrated circuit | |
| KR960013041B1 (en) | Wide band amp. circuit | |
| JP3147597B2 (en) | Monolithic integrated circuit | |
| JPH02151109A (en) | Semiconductor amplifier circuit | |
| JPS62100010A (en) | Logarithmic amplifier | |
| KR100282713B1 (en) | Variable Gain Amplification Circuit for Automatic Gain Control of Mobile Communication Terminal | |
| JPH0472403B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20080506 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |