KR200259448Y1

KR200259448Y1 - A bottom lead package of the semiconductor

Info

Publication number: KR200259448Y1
Application number: KR2019990008130U
Authority: KR
Inventors: 이이범
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1999-05-13
Filing date: 1999-05-13
Publication date: 2002-01-05
Also published as: KR20000020748U

Abstract

본 고안은 반도체 버틈 리드 패키지에 관한 것으로서, 종래의 버틈 리드 패키지는 리드의 저면과 피시비 랜드가 평면상으로 형성되어 피시비에 실장시 용융납이 불완전하게 접합되어 피시비와의 접속불량이 발생되는 문제점이 있었다. 본 고안의 버틈 리드 패키지는 리드의 하부에 접속홈을 형성하여 피시비에 실장시 용융납이 접속홈 속으로 충분히 충진되면서 리드의 저면과 피시비 랜드가 완벽하게 접합되어 피시비와의 실장력을 향상시키고, 전기적 접속상태를 안정화하여 패키지 성능을 향상시킬 수 있다.The present invention relates to a semiconductor gap lead package. In the conventional gap lead package, a bottom surface of a lead and a PCB land are formed in a plane shape, and molten lead is incompletely bonded when the PCB is mounted on the PCB, resulting in poor connection with the PCB. there was. The break lead package of the present invention forms a connection groove in the lower part of the lead, and when the solder is mounted in the PCB, the molten lead is sufficiently filled into the connection groove, and the bottom of the lead and the PCB land are completely bonded to improve the mounting force with the PCB. The package performance can be improved by stabilizing the electrical connection.

Description

Semiconductor Bump Lead Package {A BOTTOM LEAD PACKAGE OF THE SEMICONDUCTOR}

본 고안은 반도체 버틈 리드 패키지(Bottom Lead Package)에 관한 것으로서, 보다 상세하게는 피시비(Printed Circuit Board)와의 실장시 접속상태를 향상시키는 반도체 버틈 리드 패키지에 관한 것이다.The present invention relates to a semiconductor gap lead package, and more particularly, to a semiconductor gap lead package that improves a connection state when mounted with a printed circuit board.

최근에는 전자 제품들이 컴팩트화됨에 따라 그 전자 제품들에 장착되는 패키지들을 경박단소화 하려는 연구와 노력이 끊임없이 경주되고 있는 바, 이와 같은 노력의 일환으로 반도체의 리드(Lead)가 몰딩부의 하면에 노출되도록 설치되는 버틈 리드 패키지가 개발되어 있다.In recent years, as electronic products become more compact, research and efforts to reduce the size of packages mounted on the electronic products are constantly being conducted. As a result of this effort, semiconductor leads are exposed to the lower surface of the molding part. A gap lead package has been developed which is installed as much as possible.

도 1은 종래 버틈 리드 패키지의 구성을 보인 종단면도이며, 도 2는 저면사시도로서, 종래 버틈 리드 패키지(10)는 양측에 나열되어 설치된 리드(1)의 상면에 절연성 양면테이프(2)로 반도체 칩(3)과 다이본딩(Die Bonding)되어 있고, 그 칩(3)의 상면에 형성된 칩패드(3a)들과 상기 리드(1)들이 전기적으로 연결되도록 금속와이어(4)로 와이어본딩(Wire Bonding)되어 있으며, 상기 리드(1), 절연성 양면테이프(2), 칩(3) 및 금속와이어(4)를 감싸면서, 리드 노출부(1a)들의 하면이 외부로 노출되도록 에폭시(Epoxy)로 몰딩(Molding)된 몸체(5)가 형성되어 있다.1 is a longitudinal cross-sectional view showing the structure of a conventional gap lead package, and FIG. 2 is a bottom perspective view, in which a conventional gap lead package 10 is formed of an insulating double-sided tape 2 on a top surface of a lead 1 arranged on both sides thereof. Die bonding with the chip 3 and wire bonding with a metal wire 4 so that the leads 1 and the chip pads 3a formed on the upper surface of the chip 3 are electrically connected. Bonded to the lid 1, the insulating double-sided tape 2, the chip 3, and the metal wire 4, while the lower surface of the lead exposed portions (1a) is exposed to the outside with epoxy A molded body 5 is formed.

상기와 같이 구성된 종래의 버틈 리드 패키지(10)는 피시비(30)에 실장시키는 리플로우 솔더링(Reflow Soldering) 공정에서 랜드(30a)부의 납(31)이 용융되어 리드 노출부(1a)와 피시비의 랜드(30a)를 접합시켜, 피시비(30)와 전기적으로 접속되는 바, 도 3에서는 종래 버틈 리드 패키지(10)가 피시비(30)에 실장되는 상태를 부분절결하여 종단면도로서 도시하였다.In the conventional gap lead package 10 configured as described above, the lead 31 of the land 30a portion is melted in the reflow soldering process of mounting the PCB 30 in the lead exposure portion 1a and the PCB. The lands 30a are bonded to each other and electrically connected to the PCB 30. In FIG. 3, the state in which the conventional lid lead package 10 is mounted on the PCB 30 is partially cut away and is illustrated as a longitudinal cross-sectional view.

상기 리플로우 솔더링 공정중 행하여지는 솔더링은 납접의 일종으로서, 접합할 모재(母材)보다 융점이 낮은 비철합금 용가재(熔加材)인 납을 접합부에 용융시키고, 모재는 용융되지 않는 상태에서 모세현상으로 모재 사이를 침투하여 용융납의 응고시 발생되는 분자간 인력을 이용하여 동종금속 및 이종금속을 용이하게 접합시키는 용접법으로서, 다른 용접법에 비하여 매우 낮은 온도에서 접합되므로 모재의 변질이나 납접부의 변형이 적고, 자동화에 의하여 대량생산이 용이한 장점을 갖고 있다.Soldering performed during the reflow soldering process is a kind of lead welding, in which lead, which is a nonferrous alloy filler metal having a lower melting point than the base metal to be joined, is melted in the joint, and the base metal is not melted. It is a welding method that makes it possible to join homogeneous metals and dissimilar metals easily by using the intermolecular attraction generated during solidification of molten lead by penetrating between the base metals due to the phenomenon. It has the advantage of easy mass production by automation.

도 3은 종래 버틈 리드 패키지(10)의 실장상태를 보인 부분절결 종단면도로서, 리플로우 솔더링 공정에서 상기 납(31)은 고온하에서 용융되어 버틈 리드 패키지(10)의 리드 노출부(1a)와 피시비(30)의 랜드(30a)사이에 유격을 유지하면서 접합된다.3 is a partially cut-away longitudinal cross-sectional view showing a mounting state of a conventional lead lid package 10. In the reflow soldering process, the lead 31 is melted at a high temperature so that the lead exposed portion 1a of the lead lead package 10 and the lead exposed portion 1a are not shown. The lands 30a of the PCB 30 are bonded while maintaining a clearance.

그러나, 종래 버틈 리드 패키지(10)는 리드 노출부(1a)의 저면과 피시비의 랜드(30a) 상면이 모두 평평한 평면 구조로 형성되어 있으므로, 그 평면 사이에 용융납(31)이 불충분하게 충진되어 납접부는 적정한 결합강도를 유지하지 못하였으며, 또한 상기 용융납(31)은 적정한 냉각속도로 응고되어야 납접부에 요구되는 결합강도를 유지할 수 있으나, 종래의 버틈 리드 패키지(10)는 리드 노출부(1a)가 몸체(5)의 외부에 노출되어 있으므로 용융납(31)이 급냉되는 경우에는, 모재와의 접합이 불완전하게 되어, 피시비(30)와의 실장력이 저하되고, 전기적 접속불량이 발생되는 문제점이 있었다.However, since the bottom lid of the lead exposed portion 1a and the upper surface of the land of the PCB 30a are both formed in a flat planar structure, the molten lead 31 is insufficiently filled between the planes. The solder joint did not maintain the proper bond strength, and the molten lead 31 must be solidified at an appropriate cooling rate to maintain the bond strength required for the solder joint. However, the conventional lead lid package 10 may have a lead exposed portion ( Since 1a) is exposed to the outside of the body 5, when the molten lead 31 is quenched, the bonding with the base material becomes incomplete, and the mounting force with the PCB 30 is reduced, resulting in poor electrical connection. There was a problem.

본 고안은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 고안의 목적은 버틈 리드 패키지를 피시비에 실장시 리플로우 솔더링 공정에서 용융납을 접속홈에 충진하여 리드의 저면과 피시비 랜드를 완벽하게 접합시켜 피시비와의 실장력을 향상시키고, 전기적 접속상태를 안정화하여 패키지 성능을 향상시킬 수 있는 반도체 버틈 리드 패키지를 제공하는 데 있다.The present invention was devised to solve the problems of the prior art as described above, and an object of the present invention is to fill a molten lead in a connection groove in a reflow soldering process when mounting a lid lead package to a PCB, and the bottom of the lead and the PCB land. Is to provide a semiconductor gap lead package that can improve the package performance by improving the mountability with the PCB, by fully bonding to the PCB.

도 1은 종래 버틈 리드 패키지의 구성을 보인 종단면도,1 is a longitudinal cross-sectional view showing a configuration of a conventional gap lead package;

도 2는 종래 버틈 리드 패키지의 저면사시도,Figure 2 is a bottom perspective view of a conventional gap lead package,

도 3은 종래 버틈 리드 패키지의 실장상태를 보인 부분절결 종단면도,3 is a partially cut-away longitudinal sectional view showing a mounting state of a conventional gap lead package;

도 4는 본 고안에 따른 버틈 리드 패키지의 구성을 보인 종단면도,Figure 4 is a longitudinal cross-sectional view showing the configuration of the gap lead package according to the present invention,

도 5는 본 고안에 따른 버틈 리드 패키지의 저면사시도,5 is a bottom perspective view of the lid lead package according to the present invention,

도 6은 본 고안에 따른 버틈 리드 패키지의 실장상태를 보인 부분절결 종단면도,6 is a partially cut-away longitudinal sectional view showing a mounting state of the gap lead package according to the present invention;

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1, 11 ; 리드 1a,11a; 리드 노출부1, 11; Leads 1a, 11a; Lead exposed

2, 12 ; 절연성 양면테이프 3, 13 ; 칩2, 12; Insulating double-coated tapes 3 and 13; chip

3a,13a; 칩패드 4, 14 ; 금속와이어3a, 13a; Chip pads 4 and 14; Metal wire

5, 15 ; 몸체 6, 16 ; 접속홈5, 15; Body 6, 16; Home

10,20 ; 버틈 리드 패키지 30 ; 피시비10,20; Gap lead package 30; PCB

30a ; 랜드 31 ; 납30a; Land 31; lead

상기 목적을 달성하기 위하여, 본 고안의 반도체 버틈 리드 패키지는 반도체 칩과, 그 칩의 하면 양측에 나열설치되는 리드들과, 그 리드들과 상기 칩의 상면에 형성되어 있는 칩 패드들을 각각 전기적으로 연결하는 금속와이어들과, 상기 칩, 리드, 금속와이어들을 감싸도록 에폭시로 몰딩된 몸체로 구성된 반도체 버틈 리드 패키지에 있어서, 상기 몸체의 하면에는 상기 리드의 저면에 이르는 깊이의 접속홈이 형성된 것을 특징으로 한다.In order to achieve the above object, the semiconductor gap lead package of the present invention electrically connects a semiconductor chip, leads arranged on both sides of the lower surface of the chip, and chip pads formed on the leads and the upper surface of the chip, respectively. A semiconductor gap lead package including a metal wire to be connected and an epoxy molded body to surround the chip, the lead, and the metal wire, wherein the bottom surface of the body has a connection groove having a depth reaching the bottom of the lead. It is done.

이하, 본 고안의 바람직한 실시례를 첨부도면에 의거하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described based on the accompanying drawings.

도 4는 본 고안에 따른 버틈 리드 패키지의 구성을 보인 종단면도이며, 도 5는 저면도로서, 상기 버틈 리드 패키지(20)는 반도체 칩(13)의 하면에 절연성 양면테이프(12)로 다이본딩된 리드(11)들이 양측으로 나열되어 설치되고, 그 리드(11)들의 상면과 칩(13)의 칩패드(13a)들은 금속와이어(14)로 각각 연결된다. 또한 상기 리드(11), 칩(13), 칩패드(13a) 및 금속와이어(14)를 감싸면서 상기 리드(11)들의 저면이 접속홈(16)을 통하여 외부로 노출되도록 에폭시로 몰딩된 몸체(15)가 형성된다.4 is a longitudinal cross-sectional view showing the configuration of the gap lead package according to the present invention, Figure 5 is a bottom view, the gap lead package 20 is die-bonded with an insulating double-sided tape 12 on the lower surface of the semiconductor chip 13 The leads 11 are arranged side by side, and the upper surfaces of the leads 11 and the chip pads 13a of the chip 13 are connected to the metal wires 14, respectively. In addition, the body molded with epoxy so that the bottom surface of the leads 11 are exposed to the outside through the connecting groove 16 while surrounding the leads 11, the chip 13, the chip pad 13a and the metal wire 14. (15) is formed.

상기 접속홈(16)은 원형단면으로 각각의 리드 노출부(1a)의 하부에 위치되며, 그 단면형상은 몰딩공정상 원형이 유리하나 타형상으로 형성되는 것도 바람직하다. 또한 상기 접속홈(16)은 몸체(15)의 저면에서 리드(11)의 저면에 이르는 깊이로 형성된다.The connecting groove 16 is located in the lower portion of each lead exposed portion (1a) in a circular cross section, the cross-sectional shape is advantageous in the molding process, but is preferably formed in the other shape. In addition, the connecting groove 16 is formed to have a depth from the bottom of the body 15 to the bottom of the lid 11.

상기의 구성을 갖는 본 실시례에 따른 버틈 리드 패키지의 작용을 살펴보면 다음과 같다.Looking at the operation of the gap lead package according to the present embodiment having the above configuration as follows.

도 6은 본 고안에 따른 버틈 리드 패키지의 실장상태를 보인 부분절결 종단면도로서, 상기 버틈 리드 패키지(20)를 피시비(30)에 실장시키는 리플로우 솔더링 공정에서 본 실시례의 버틈 리드 패키지(20)는 피시비 랜드(30a)부의 용융납(31)이 접속홈(16)으로 유입되어 납접부에 용융납(31)이 충분히 충진되는 구조를 갖고 있으므로, 상기 리드 노출부(11a)와 피시비의 랜드(30a)를 결합시키는 납접부는 적정한 결합강도를 유지하게 된다.6 is a partially cut-away longitudinal sectional view showing a mounting state of the gap lead package according to the present invention. In the reflow soldering process of mounting the gap lead package 20 to the PCB 30, the gap lead package 20 of the present embodiment is shown. ) Has a structure in which the molten lead 31 of the PCB land 30a portion is introduced into the connecting groove 16 and the molten lead 31 is sufficiently filled in the solder joint, so that the lead exposed portion 11a and the land of the PCB are filled. The solder joint joining 30a maintains the proper bond strength.

또한, 상기 리플로우 솔더링 공정에서 접속홈(16) 속의 리드 노출부(11a)는 몸체(15)의 내부에 위치되므로 비교적 온도변화가 적게되고, 용융납(31)이 리드 노출부(11a)의 저면에 접촉하여도 급냉되지 않으므로 납접부의 결합강도를 적정하게 유지할 수 있으며, 상기 납접부는 리드 노출부(11a)의 저면 뿐만 아니라 몸체(15)의 일부분인 바닥부와 접속홈(16) 내부까지 확대되므로 피시비(30)와의 실장력이 향상된다.In addition, in the reflow soldering process, the lead exposed portion 11a in the connection groove 16 is located inside the body 15 so that the temperature change is relatively low, and the molten lead 31 is formed in the lead exposed portion 11a. Since it is not quenched even when it is in contact with the bottom surface, it is possible to appropriately maintain the bonding strength of the solder joint, and the solder joint is extended not only to the bottom of the lead exposed portion 11a but also to the bottom of the body 15 and the inside of the connection groove 16. Therefore, the mounting force with the PCB 30 is improved.

이상에서 설명한 바와 같이, 본 고안에 의한 반도체 버틈 리드 패키지는 리드의 하부에 접속홈을 형성하여 피시비에 실장시 용융납이 접속홈 속으로 충분히 충진되면서 리드의 저면과 피시비 랜드가 완벽하게 접합되어 피시비와의 실장력을 향상시키고, 전기적 접속상태를 안정화하여 패키지 성능을 향상시키는 효과가 있다.As described above, the semiconductor gap lead package according to the present invention forms a connection groove in the lower part of the lead, and when molten lead is sufficiently filled into the connection groove when the PCB is mounted, the bottom surface of the lead and the PCB land are completely bonded to the PCB. The mounting force of the and improves the package performance by stabilizing the electrical connection state.

Claims

Metal wires electrically connecting the semiconductor chip, the leads arranged on both sides of the lower surface of the chip, the leads and the chip pads formed on the upper surface of the chip, and the chips, leads, and metal wires. A semiconductor gap lead package comprising a body molded of epoxy to wrap, wherein a bottom surface of the body is provided with a connection groove having a depth reaching the bottom of the lead.