KR200253284Y1 - 동기식 디지털계위(sdh)의 비트 리킹을 위한 포인터 조정 간격 예측회로 - Google Patents

Abstract

본 고안은 광대역 전송시스템의 동기식 디지털 계위(SDH; Synchronous Digital Hierarchy)에서의 지터(jitter) 특성의 개선에 관한 것으로, 특히 비트 리킹(bit leaking)을 위한 포인터 조정 주기를 예측하는 회로에 관한 것이다. 본 고안은 과거에 발생된 포인터 조정 간격간의 프레임 개수에 일정한 가중치를 두어 가장 최근의 과거값으로부터 지수 함수적으로 감소시키면서 다음 포인터 발생 시점을 예측한다. 본 고안은 하나의 카운터와 몇 개의 연산기를 사용하여 최근 과거의 값들이 예측값에 일정한 가중치를 가지고 영향을 미치게 되므로 예측값의 급격한 변화를 방지할 수 있으며, 지터특성을 현저히 감소시키는 효과가 있다.

Description

동기식 디지털 계위(ＳＤＨ)의 비트 리킹을 위한 포인터 조정 간격 예측회로(Circuit for predicting pointer justification interval for bit leaking in the Synchronous Digital Hierarchy(SDH))

본 고안은 광대역 전송시스템의 동기식 디지털 계위(SDH; Synchronous Digital Hierarchy)에서의 지터(jitter) 특성의 개선에 관한 것으로, 특히 비트 리킹(bit leaking)을 위한 포인터 조정 주기를 예측하는 회로에 관한 것이다.

동기식 전송망이 갖는 대표적인 특징 중의 하나인 포인터 기법에 의한 동기화 방식은, 프레임 색출 과정의 반복 없이 동기화를 꾀할 수 있게 해주며, 작은 탄성 저장기(elastic store)를 가지고도 유사 동기적 환경에 대처할 수 있게 해주므로 광역 동기화를 가능하게 해준다. 그러나, SDH의 경우 125μ크기의 프레임과 결부되어 있기 때문에 낮은 주파수와 높은 진폭의 지터를 발생시키게 된다. 포인터 기법의 사용으로 인한 포인터 조정 지터를 감쇠시키는 방법으로는 역동기화용(desynchronizer) 위상동기루프(Phase-Locked Loop; PLL)를 협대역으로 설계하는 직접 감쇠 방법과, 바이트 단위의 처리 간격을 비트 단위 또는 그 이하로 잘게 나누어 처리하는 비트 리킹(bit leaking) 제어 방법 등이 있다. 여기서, 지터라 함은 기준클럭을 현재 클럭의 빠르기로 나눈값으로, 그 값이 1이면 기준클럭과 현재 클럭의 빠르기가 동일함을 의미한다.

SDH의 전송 시스템에서는 클럭의 성능저하나 클럭 소스의 상실로 인한 전송신호의 손실을 막기 위해 '포인트 조정(Pointer Justification)'의 동기기법을 이용하여 신호간의 클럭 차이(offset)를 보상한다. 그러나, 이러한 포인트 조정 동기 방법은 역다중화된 종속신호에서 큰 지터(jitter)의 원인이 된다.

만약 각 노드의 클럭 동기가 맞지 않으면, 포인터 조정 알고리즘에 의해 클럭의 차이가 보상되지만, 이것은 바이트 단위의 스터핑(stuffing) 기법으로 수신측 종속신호에 8유닛간격(Unit Interval; UI)크기의 포인터 조정 지터로 나타나게 된다. 이러한 8UI 포인터 지터는 너무 커서 처리가 곤란하므로, 일정시간을 걸쳐 1UI씩 리킹시켜서 종속신호의 수신단에서 PLL의 LPF(Low Pass Filter)특성을 이용하여 1UI 이하의 지터로 줄인다. 이것을 "비트리킹" 기법이라 한다. 본 고안은 포인터 조정에 의해 생긴 8UI의 지터를 1UI씩 리킹시키는 일정한 시간을 계산하는 회로에 관한 것이다.

예를 들어 설명하자면, 포인터가 발생했다는 것은 AU-3 한 프레임에 데이터가 8비트가 더 들어 있다거나 덜 들어있다는 것을 의미하며, 이것을 포인터가 발생한 해당 프레임 내에서 모두 처리하게 되면, 상당히 큰 지터를 발생시키기 때문에 유효 데이터를 잃어버리기 쉽다. 따라서, 가능한 해결책은 데이터를 탄성버퍼에 잡아두면서 비트 리킹 기법을 사용하여 한 비트씩 여러개의 프레임에 걸쳐서 다음 포인터가 발생할 때까지 8비트를 모두 보내면 된다. 이렇게 천천히 내보내기 위해서(스므딩 출력을 위해서) 비트 리킹이 필요한 것이다.

미국 특허 제 5,052,025 호의 "Synchronous digital signal to asynchronous digital signal desynchronizer" 에 개시된 바와 같이, 종래의 포인터 조정 기법은 과거의 포인터 조정이 발생하는 간격을 산술평균에 의해 계산하였다.

도 1을 참조하여, 종래의 회로(10)의 구성을 설명하면, N개의 카운터(10-1~10-N)는 포인터 조정이 발생됨을 알리는 포인터 조정시그널(PTR_JST)에 따라 로딩하고, 프레임 펄스(FRAM_P)에 따라 카운팅을 개시한다.

처음 포인터위치맞춤조정(Pointer Justification; 이하 '위치맞춤'이라함)이 발생하면 제1카운터(10-1)는 "0"의 값을 로드하고, 다음에 위치맞춤이 일어날 때까지 프레임 펄스(FRAM_P)를 카운팅 한다. 위치맞춤이 발생하면 제1카운터(10-1)의 카운팅 값을 제2카운터(10-2)의 로드 입력단으로 출력하고, 제1카운터(10-1)는 다시 "0"의 값을 로드한다. 제2카운터(10-2)는 위치맞춤이 일어날 때 제1카운터(10-1)의 출력을 로드하여 다음 위치맞춤이 발생할 때까지 프레임 펄스(FRAM_P)를카운팅 하다가 다음 위치맞춤이 발생하면, 그때까지의 카운팅값을 제3카운터(10-3)의 로드입력으로 제공하고, 자신은 다시 제1카운터(10-1)의 값을 로딩한다. 이와 같은 동작을 제N카운터(10-N)까지 반복 수행하면, 최종 N번째 카운터(10-N)에는 제1 내지 제N 카운터(10-1~10-N)까지의 총 합계가 구해진다. 이 총 합계를 제산기(12)에 의해 N값으로 나누면 평균값을 구할 수 있고, 그 값은 래치(14)에 일시적으로 저장되었다가 다음 회로(예컨대, 리크 프레임 결정 회로)로 제공된다. 평균값은 예컨대 N=4일 경우, OUT=(c1+c2+c3+c4)/4. 이렇게 구해진 상기 평균값은 위치맞춤이 N번 발생할 때까지의 평균 프레임 개수가 된다. 이 평균값을 이용하여 비트 리킹 시점을 결정하게 된다.

그러나, 종래의 기술은 N을 늘리면 그 만큼의 카운터를 구비해야 함으로 하드웨어 구현이 간단하지 않고, 아울러 N을 가변적으로 사용하기 위해서는 많은 회로의 수정이 요구된다. 또한, 한번 위치맞춤이 발생하여 얻은 값은 N 번이 지나면 효과가 완전히 사라진다. 매순간의 위치맞춤의 간격이 불규칙적으로 일어나기 때문에, 과거 몇 개의 산술 평균에 의해 얻어진 평균 프레임의 개수는 포인터 조정 주기를 예측하는 데 있어 정확하다고 볼 수 없으며, 이것은 갑작스런 포인터의 발생시 오동작을 유발시킬 수 있다.

이에, 본 고안의 목적은 과거에 발생된 포인터 조정 간격간의 프레임 개수의 영향을 일정한 가중치를 두어 다음 포인터 발생시점을 예측함으로써, 예측값의 급격한 변화를 방지하고, 지터 효과를 줄일 수 있는 동기식 디지털 계위(SDH)의 비트 리킹을 위한 포인터 조정 간격 예측회로를 제공하는 것이다.

도 1은 종래의 회로도.

도 2는 본 고안의 회로도.

<도면 주요 부분에 대한 부호의 설명>

210: 카운터 220: 가산기 및 래치부

230, 250: 제산기 240: 승산기

상기 목적을 달성하기 위한 본 고안은, 수 개의 과거에 발생된 포인터 조정 간격을 이용하여 다음에 발생할 포인터 발생 시점을 예측하는 데 있어서, 포인터 간격동안 들어오는 프레임 개수를 카운팅하는 카운터; 과거 포인터 간격의 프레임 개수에 가중치를 부여하기 위한 수단; 및 상기 수단의 출력을 N값으로 나눗셈 연산하여 상기 예측값을 계산하는 제 1 제산기를 이용하여, 과거에 발생된 포인터 조정 간격간의 프레임 개수에 일정한 가중치를 두어 시간에 따라 과거값의 영향이 점진적으로 감소되도록 하여 다음 포인터 발생 시점을 계산하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 설명한다.

우선, 본 고안의 핵심 원리는 최근 얼마동안 발생한 포인터 조정 간격을 이용하여 다음에 발생할 포인터의 시점을 예측하는 데 있어서, 종래와 같이 산술 평균에 의해 단순히 과거 몇 개의 프레임 개수에 의존하는 것이 아니라, 다음 포인터 시점에 대해 가장 최근에 발생한 과거값(과거 프레임 개수)이 가장 영향력을 많이 끼치게 하고, 그 다음 순차적으로 영향력을 조금씩 끼치게 하여 다음 포인터 시점의 예측값이 급격한 변화를 겪지 않도록 방지하는 것이다. 여기서, 예측값의 가중치는 지수 함수적으로 감소시키는 것이 바람직하다.

예를 들어, 만일 최근 과거값에 의존하여 예측값을 계산하는데 있어 1/4 만큼의 영향을 미치게 설계한 회로에서는 가장 최근의 과거값(t-1)이 예측값(t)을 계산하는 데는 1/4, 그 전의 과거값(t-2)은 1/4×3/4, 그 전의 과거값(t-3)은 1/4×3/4×3/4 … 만큼의 영향을 미치게 된다. 이런식을 하면, 먼 과거의 값들까지 미래 예측값에 일정한 가중치를 갖고서 영향을 미치게 되므로, 예측값의 급격한 변화를 방지 할 수 있다. 이것은 갑작스런 포인터에 의한 지터량을 줄일 수 있는 효과를 기대하게 한다.

도 2를 참조하면, 본 회로(200)는 포인터 간격동안 들어오는 프레임 개수를 카운팅하는 카운터(210)와, 과거 포인터 간격의 프레임 개수에 가중치를 부여하기 위한 수단(가산 및 래치(220), 승산기(240) 및 제산기(250)) 및 상기 수단의 출력의 평균값을 구하기 위한 제산기(230)로 구성된다.

상기 가산 및 래치(220)는 현재 포인터 간격 동안의 프레임 개수와 가중치 연산된 과거 프레임 개수를 가산하여 일시 유지하고 있다가 PRT_JST 신호에 따라 위치맞춤이 발생하면 그 가산값을 출력한다.

상기 승산기(240) 및 제산기(250)는 상기 가산 및 래치(240)의 출력값에 가중치를 두어 즉, (과거값*(N-1))/N을 계산한다. 상기 N-1을 곱하는 승산기(240)는 간단히 쉬프터와 가산기로 구현할 수 있고, 상기 제산기(250,240) 역시 쉬프트를 이용하여 구현할 수 있다.

카운터(210)에서는 PTR_JST신호에 의해 매 위치맞춤이 발생할 때마다 초기화되고, 포인터 간격동안 FRAM_P 신호를 카운팅하여 얻은 프레임 개수를 가산 및 래치(220)에 출력한다. 가산 및 래치(220)는 과거 자신의 값(B)에 (N-1)/N을 계산해 준 값과 카운터(210)의 새로운 입력값(A)을 더하여 그 값을 다음 PTR_JST신호가 발생할 때까지 유지한다. 가산 및 래치(220)의 출력을 제산기(230)에 의해 N으로 나누고, 그 값을 이용하여 다음 포인터 발생 시점을 예측할 수 있다. 즉 제산기(230)의 최종 출력값(OUT)은 수학식 1과 같다.

OUT=(A+(B(N-1)/N))/N

여기서, A는 위치맞춤이 발생하는 간격(프레임 수)인 새로운 입력값이고, B는 가산기 및 래치(220)가 가지고 있던 과거값이다.

가장 최근의 프레임 간격으로부터 먼 과거의 프레임 간격동안 들어온 프레임 개수가 C1,C2,C3,C4,...와 같을 때, 다음 포인터 조정이 일어나는 간격의 영향이 다음 수학식 2와 같이 출력에 영향을 미친다.

S=C1/N+C2(N-1)/N²+C3(N-1)²/N³+C4(N-1)³/N⁴+…

상기 수학식 2에서와 같이, 예측되는 포인터의 발생 시점은 종래의 산술평균값이 아닌, 가장 최근값이 큰 가중치를 갖고 다음 최근값이 보다 작은 가중치를 갖는 등, 지수함수적으로 그 영향력이 감소되면서 예측값의 급격한 변화를 방지한다.

만일, 동일한 프래임 개수 C1,C1,C1,...이 들어오면 수학식 2에서 S=C1 값으로 수렴하므로, 평균값을 구할 수 있다.

이상에서 살펴본 바와 같이, 종래의 회로는 N개의 카운터를 사용함으로 변경이나 구성이 용이하지 않고, 산술평균에 의해 포인터 간격 예측값은 급격한 변화에 대처 능력이 없으나, 본 고안은 하나의 카운터와 몇 개의 연산기를 사용하여 최근 과거의 값들이 예측값에 일정한 가중치를 가지고 영향을 미치게 되므로 예측값의 급격한 변화를 방지할 수 있으며, 지터특성을 현저히 감소시키는 효과가 있다.

Claims (3)

1. 수 개의 과거에 발생된 포인터 조정 간격을 이용하여 다음에 발생할 포인터 발생 시점을 예측하는 데 있어서,

   포인터 간격동안 들어오는 프레임 개수를 카운팅하는 카운터;

   과거 포인터 간격의 프레임 개수에 가중치를 부여하기 위한 수단; 및

   상기 수단의 출력값을 N값으로 나눗셈 연산하여 상기 예측값을 계산하는 제1제산기를 포함하여 이루어진 것을 특징으로 하는 동기식 디지털 계위(SDH)의 비트리킹을 위한 포인터 조정 간격 예측회로.
2. 제 1 항에 있어서, 상기 일정한 가중치는 가장 최근의 과거값으로부터 지수 함수적으로 감소시키면서 예측값을 계산하는 것을 특징으로 하는 동기식 디지털 계위(SDH)의 비트 리킹을 위한 포인터 조정 간격 예측회로.
3. 제 항에 있어서, 상기 가중치를 부여하는 수단은,

   현재 포인터 간격 동안의 프레임 개수와 가중치 연산된 과거 프레임 개수를 가산하여 일시 유지하고 있다가 포인터가 발생하면 그 가산값을 출력하는 가산 및 래치부와,

   상기 가산 및 래치부의 출력값에 (N-1)을 곱셈 연산하는 승산기, 및

   상기 승산기의 출력값을 N값으로 나눗셈 연산하는 제2제산기를 포함하는 것을 특징으로 하는 동기식 디지털 계위(SDH)의 비트 리킹을 위한 포인터 조정 간격 예측회로.