KR200234113Y1 - Cooling-unit for semiconductive wafer - Google Patents

Cooling-unit for semiconductive wafer Download PDF

Info

Publication number
KR200234113Y1
KR200234113Y1 KR2019990012259U KR19990012259U KR200234113Y1 KR 200234113 Y1 KR200234113 Y1 KR 200234113Y1 KR 2019990012259 U KR2019990012259 U KR 2019990012259U KR 19990012259 U KR19990012259 U KR 19990012259U KR 200234113 Y1 KR200234113 Y1 KR 200234113Y1
Authority
KR
South Korea
Prior art keywords
cooling
semiconductor wafer
wafer
lower plate
cooling unit
Prior art date
Application number
KR2019990012259U
Other languages
Korean (ko)
Other versions
KR19990037190U (en
Inventor
이영원
Original Assignee
이영원
주식회사 좋은기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이영원, 주식회사 좋은기술 filed Critical 이영원
Priority to KR2019990012259U priority Critical patent/KR200234113Y1/en
Publication of KR19990037190U publication Critical patent/KR19990037190U/en
Application granted granted Critical
Publication of KR200234113Y1 publication Critical patent/KR200234113Y1/en

Links

Abstract

본 고안은 반도체 웨이퍼의 냉각유니트에 관한 것으로 챔버(10) 내에 설치되어 고온으로 가열된 반도체 웨이퍼(W)를 전체적으로 균일하게 냉각시키기 위한 반도체 웨이퍼의 냉각유니트를 구성함에 있어서, 상기 챔버(10) 내에 설치되며 열전소자(25)의 양측에 열을 흡수하는 냉접점부(26)와 열을 방출하는 온접점부(27)를 가지는 다수의 써머모듈(24)과, 상기 냉접점부(26)가 저면에 부착되고 상기 웨이퍼(W)가 상면에 놓여지는 상판(22)과, 상기 온접점부(27)가 상면에 부착되는 하판(23,43,63,83)으로 구성되며 상기 써머모듈(24)이 상기 상하판의 가장자리와 중심부에 부착되어 있는 쿨플레이트(20); 및 상기 하판(23,43,63,83)의 내부에 관로상으로 내설되어 냉각수 또는 냉각가스가 흐르며 상기 온접점부(27)들의 중심부위를 경유하는 유동로(23a,43a,63a,83a);를 구비하여 냉각조건을 보다 정확하면서도 간편하게 컨트롤할 수 있고, 웨이퍼 전체의 냉각온도가 균일하게 유지되도록 하는 반도체 웨이퍼의 냉각유니트를 제공한다.The present invention relates to a cooling unit of a semiconductor wafer, which is provided in the chamber 10 and constitutes a cooling unit of the semiconductor wafer for uniformly cooling the semiconductor wafer W heated at a high temperature. And a plurality of thermal modules 24 having cold junctions 26 for absorbing heat and hot junctions 27 for dissipating heat on both sides of the thermoelectric element 25, and the cold junctions 26 The upper panel 22 is attached to the bottom surface and the wafer W is placed on the upper surface, and the lower plate 23, 43, 63, 83 to which the on-contact portion 27 is attached to the upper surface and the thermo module 24 Cool plate 20 is attached to the edge and the center of the upper and lower plates; And flow paths 23a, 43a, 63a, and 83a, which are internally installed in the lower plate 23, 43, 63, and 83 in a pipeline to pass cooling water or cooling gas and pass through the centers of the hot-contact points 27. It provides; provides a cooling unit of the semiconductor wafer to control the cooling conditions more accurately and simply, and to maintain a uniform cooling temperature of the entire wafer.

Description

반도체 웨이퍼의 냉각유니트{Cooling-unit for semiconductive wafer}Cooling unit for semiconductor wafers {Cooling-unit for semiconductive wafer}

본 고안은 사용자가 원하는 반도체 웨이퍼의 냉각조건을 보다 정확하면서도 간편하게 컨트롤할 수 있고, 웨이퍼 전체의 냉각온도가 균일하게 유지되도록 써머모듈을 이용한 반도체 웨이퍼의 냉각유니트에 관한 것이다.The present invention relates to a cooling unit of a semiconductor wafer using a thermal module so that the cooling conditions of a semiconductor wafer desired by a user can be more accurately and simply controlled, and the cooling temperature of the entire wafer is maintained uniformly.

현대 반도체 처리 시스템은 제공된 반도체 웨이퍼를 처리하기 위하여 일련의 단계를 거친다. 통상적으로, 각 처리 단계는 각각의 처리 챔버내에서 달성되고 로보트 전달 메카니즘은 시스템 내에서 각각의 단계로부터 단계로 웨이퍼를 전달한다. 각각의 처리 단계는 시스템 내의 다른 단계와 다른 특정한 환경을 요구한다. 상기와 같이, 예를 들어 400℃를 초과하는 매우 높은 온도에서 동작하는 한 단계 내의 처리가 완료된 후, 웨이퍼는 다음 단계로 전달되기 전에 냉각되어야 한다. 몇몇의 예에서, 뜨거운 웨이퍼를 주위 환경의 어떤 형태에 배치하는 것은 웨이퍼를 쓸모없게 만드는 목표되지 않은 반응을 유발한다. 게다가, 반도체 처리 시스템의 최종 단계에서 처리 후, 웨이퍼는 플라스틱으로 된 전달카세트 내에 배치되기 전에 냉각되어야 한다.Modern semiconductor processing systems go through a series of steps to process provided semiconductor wafers. Typically, each processing step is accomplished in a respective processing chamber and a robot delivery mechanism delivers the wafer from each step to the step in the system. Each processing step requires a specific environment that is different from other steps in the system. As above, after the processing in one step is completed, for example operating at very high temperatures in excess of 400 ° C., the wafer must be cooled before being transferred to the next step. In some instances, placing a hot wafer in some form of the surrounding environment causes an undesired reaction that renders the wafer useless. In addition, after processing in the final stage of the semiconductor processing system, the wafer must be cooled before being placed in a plastic delivery cassette.

이와 같이, 웨이퍼를 냉각처리할 경우에는 웨이퍼를 일정온도까지 얼마나 빨리 그리고 미세한 오차에 의해 웨이퍼 전체를 고르게 냉각시킬 수 있느냐가 반도체 소자의 수율에 직접적인 영향을 미치므로 온도조절이 정밀하고, 온도 보상시간이 빠른 웨이퍼의 냉각수단이 요구되는 실정에 있다.As such, when the wafer is cooled, how quickly the wafer is cooled to a certain temperature and evenly cooled by the microscopic error directly affects the yield of the semiconductor device, so that temperature control is precise and temperature compensation time. There is a need for a cooling means for this fast wafer.

본 고안은 상기와 같은 문제점을 개선하고자 안출된 것으로서, 반도체 웨이퍼 전체의 온도가 고르게 냉각되도록 써머모듈을 이용하는 반도체 웨이퍼의 냉각유니트를 제공하는 점에 그 목적이 있다.An object of the present invention is to provide a cooling unit for a semiconductor wafer using a thermal module so that the temperature of the entire semiconductor wafer is evenly cooled.

도 1은 본 고안에 따른 반도체 웨이퍼의 냉각유니트를 나타내 보인 개략적 단면도이고,1 is a schematic cross-sectional view showing a cooling unit of a semiconductor wafer according to the present invention,

도 2는 8인치용 웨이퍼에 적용되는 도 1의 쿨플레이트의 일부를 나타낸 것으로 하판에 내설되는 유동로를 도시한 도면이고,FIG. 2 is a view showing a part of the cool plate of FIG. 1 applied to an 8-inch wafer, and showing a flow path built into a lower plate.

도 3은 도 2의 다른 실시예를 나타내 보인 도면이고,3 is a view showing another embodiment of FIG.

도 4는 12인치용 웨이퍼에 적용되는 도 1의 쿨플레이트의 일부를 나타낸 것으로 하판에 내설되는 유동로를 도시한 도면이고,FIG. 4 is a view showing a part of the cool plate of FIG. 1 applied to a 12-inch wafer, and showing a flow path built into a lower plate.

도 5는 도 4의 다른 실시예를 나타내 보인 도면이고,5 is a view showing another embodiment of FIG.

그리고 도 6은 도 1의 써머모듈의 온도 컨트롤을 수행하도록 나타내 보인 계통도이다.6 is a schematic diagram illustrating performing temperature control of the thermal module of FIG. 1.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10... 챔버 11... 베이스10 ... chamber 11 ... base

20... 쿨플레이트 21... 고정핀20 ... Cool Plate 21 ... Push Pin

22... 상판 23,43,63,83... 하판22 ... Top 23,43,63,83 ... Bottom

23a,43a,63a,83a... 유동로 23b,43b,63b,83b... 공급구23a, 43a, 63a, 83a ... Flow Furnace 23b, 43b, 63b, 83b ... Supply Port

23c,43c,63c,83c... 배출구 24... 써머모듈(thermo-module)23c, 43c, 63c, 83c ... outlet 24 ... thermo-module

25... 열전소자 26... 냉점점부25 ... thermoelectric element 26 ... cold spot

27... 온점점부 28... 써머스테트(thermo-stat)27 ... hot spot 28 ... thermo-stat

31... 연결라인 32... 증폭부31 ... connection line 32 ... amplifier

33... 제어부33.Control

상기와 같은 목적을 달성하기 위하여 본 고안에 따른 반도체 웨이퍼의 냉각유니트는 챔버 내에 설치되어 고온으로 가열된 반도체 웨이퍼를 전체적으로 균일하게 냉각시키기 위한 반도체 웨이퍼의 냉각유니트를 구성함에 있어서, 상기 챔버 내에 설치되며 열전소자의 양측에 열을 흡수하는 냉접점부와 열을 방출하는 온접점부를 가지는 다수의 써머모듈과, 상기 냉접점부가 저면에 부착되고 상기 웨이퍼가 상면에 놓여지는 상판과, 상기 온접점부가 상면에 부착되는 하판으로 구성되며 상기 써머모듈이 상기 상하판의 가장자리와 중심부에 부착되어 있는 쿨플레이트; 및 상기 하판의 내부에 관로상으로 내설되어 냉각수 또는 냉각가스가 흐르며, 상기 온접점부들의 중심부위를 경유하는 유동로;를 구비하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, the cooling unit of the semiconductor wafer according to the present invention is installed in the chamber, and constitutes the cooling unit of the semiconductor wafer for uniformly cooling the semiconductor wafer heated to a high temperature. A plurality of thermal modules having a cold junction portion for absorbing heat and a hot junction portion for dissipating heat on both sides of the thermoelectric element, an upper plate on which the cold junction portion is attached to a bottom surface, and the wafer is placed on an upper surface, and the on contact portion is an upper surface A cool plate configured to be attached to the lower plate and to which the summer module is attached to an edge and a center of the upper and lower plates; And a flow path internally installed in the lower plate in a pipeline to flow the cooling water or the cooling gas and passing through the center of the hot-contact points.

본 고안에 따르면, 상기 유동로는 공급구와 배출구가 상기 하판의 둘레에 각각 대향되게 마련되도록 'S'자 형상을 가지고 있으며, 상기 유동로는 공급구와 배출구가 상기 하판의 둘레 일측에 상호 인접되게 마련되도록 'Y'자 형상을 가지고 있는 것이 바람직하다.According to the present invention, the flow passage has a 'S' shape so that the supply port and the discharge port is provided opposite to the periphery of the lower plate, respectively, the flow path is provided so that the supply port and the discharge port is adjacent to each other on the peripheral side of the lower plate It is desirable to have a 'Y' shape as much as possible.

본 고안에 따르면, 상기 유동로는 공급구와 배출구가 상기 하판의 둘레에 각각 대향되게 마련되도록 가장자리부를 지나 가장자리부 안쪽에서 'S'자 형상을 이루도록 하며, 상기 유동로는 공급구와 배출구가 상기 하판의 둘레 일측에 상호 인접되게 마련되도록 가장자리부를 지나 가장자리부 안쪽에서 'U'자 형상을 이루도록 하는 것이 바람직하다.According to the present invention, the flow path is formed so as to form an 'S' shape inside the edge portion past the edge portion so that the supply port and the discharge port is opposed to the periphery of the lower plate, respectively, and the flow passage and the discharge port of the lower plate It is preferable to form a 'U' shape inside the edge portion past the edge portion so as to be adjacent to each other on one side of the circumference.

따라서, 본 고안에 따른 반도체 웨이퍼의 냉각유니트는 냉접점부와 온접점부를 가진 전자냉각식 써머모듈을 웨이퍼 상에 균일하게 배치시키고 냉접점부로부터 고온의 웨이퍼를 급속히 냉각함과 동시에 온접점부를 냉각플레이트로 방열시킴으로써, 온도보상시간이 빠르고, 웨이퍼 전체의 냉각온도를 고르게 유지시켜 결과적으로는 반도체 소자의 수율을 향상시키는 점에 그 특징이 있다.Therefore, the cooling unit of the semiconductor wafer according to the present invention uniformly arranges the electronic cooling thermo module having the cold junction portion and the hot contact portion on the wafer, and rapidly cools the hot wafer from the cold junction portion and simultaneously cools the on-contact portion. By heat dissipation with a plate, the temperature compensation time is fast, the cooling temperature of the whole wafer is maintained uniformly, and as a result, the yield of a semiconductor element is improved.

이러한 특징을 가진 반도체 웨이퍼의 냉각유니트를 첨부된 도면을 참조하여 그 구성 및 작용을 상세하게 설명하기로 한다.With reference to the accompanying drawings, the cooling unit of the semiconductor wafer having such a feature will be described in detail the configuration and operation.

도 1에 도시된 바와 같이, 본 고안에 따른 반도체 웨이퍼의 냉각유니트는 챔버(10)와, 상기 챔버(10) 내에 설치되어 상면에 반도체 웨이퍼(W)가 안착되며 상기 웨이퍼(W)를 일정온도로 냉각시키기 위한 쿨플레이트(cool plate)(20)를 구비한다.As shown in FIG. 1, the cooling unit of the semiconductor wafer according to the present invention is installed in the chamber 10 and the chamber 10, and the semiconductor wafer W is seated on the upper surface of the semiconductor wafer. A cool plate 20 for cooling the furnace is provided.

상기 쿨플레이트(20)는 챔버(10) 내의 베이스(11) 상에 설치되며, 8인치 또는 12인치용 웨이퍼(W)의 냉각에 모두 적용가능한 것으로 상면에 반도체 웨이퍼(W)가 지지되어 놓여질 수 있도록 고정핀(21)이 마련된 상판(22)과, 상기 베이스(11)에 지지되는 하판(23,43,63,83)을 구비한다. 여기서, 상기 상하판의 재질로는 알루미늄(Al)이 바람직하다.The cool plate 20 is installed on the base 11 in the chamber 10 and is applicable to cooling of the 8-inch or 12-inch wafer W. The semiconductor wafer W may be supported and placed on the upper surface. The upper plate 22 is provided with a fixing pin 21, and the lower plate (23, 43, 63, 83) supported by the base (11). Here, aluminum (Al) is preferable as the material of the upper and lower plates.

상기 상판(22)과 하판(23,43,63,83)의 사이에는 다수개의 전자냉각식 써머모듈(thermo- module)(24)이 설치되는데, 상기 써머모듈(24)은 전류를 인가함에 따라 열을 흡수하거나 방출하는 반도체 열전소자(25)를 구비하며, 상기 열전소자(25)의 양측에는 열을 흡수하는 냉접점부(26)와 열을 방출하는 온접점부(27)를 가진다. 여기서, 상기 냉접점부(26)와 온접점부(27)의 재질로는 세라믹(ceramic)이 바람직하다.A plurality of electronic cooling thermo modules 24 are installed between the upper plate 22 and the lower plates 23, 43, 63, 83, and the thermo module 24 is applied with a current. A semiconductor thermoelectric element 25 absorbs or emits heat, and both sides of the thermoelectric element 25 have a cold contact portion 26 that absorbs heat and an on-contact portion 27 that emits heat. In this case, the material of the cold junction 26 and the hot junction 27 is preferably ceramic.

상기 냉접점부(26)는 웨이퍼(W)가 놓여지는 상판(22)의 저면에 접촉되도록 부착되고, 상기 온접점부(27)는 하판(23,43,63,83)의 상면에 부착된다. 그리고, 상기 써머모듈(24)은 냉접점부(26) 및 온접점부(27)가 상기 상하판의 가장자리와 상중심부에 분산되도록 배치된다.The cold contact portion 26 is attached to contact the bottom surface of the upper plate 22 on which the wafer W is placed, and the on-contact portion 27 is attached to the upper surface of the lower plates 23, 43, 63, 83. . In addition, the thermo module 24 is disposed such that the cold contact portion 26 and the hot contact portion 27 are distributed to the edge and the upper center of the upper and lower plates.

상기 하판의 내부에는, 도 2 내지 도 5에 도시된 바와 같이, 냉각수 또는 냉각가스가 흐르는 스테인레스 관으로 이루어진 유동로(23a,43a,63a,83a)가 있다. 상기 유동로(23a,43a,63a,83a)는 냉각수 또는 냉각가스가 공급 배출되는 공급구와 배출구가 상호 연통되어 있으며, 그 몸체는 상기 온접점부(27)들의 접촉중심부위를 경유한다. 여기서, 상기 하판은 스테인레스 관로에 알루미늄의 주물을 부어 제조될 수 있다.2 to 5, there are flow paths 23a, 43a, 63a, and 83a made of stainless steel pipes through which cooling water or cooling gas flows, as shown in FIGS. The flow paths 23a, 43a, 63a, and 83a communicate with supply and discharge ports through which cooling water or cooling gas is supplied and discharged, and the body passes through contact center portions of the hot-contact points 27. Here, the lower plate may be manufactured by pouring a cast of aluminum in a stainless pipe.

이를 보다 상세히 설명하면, 8인치용 웨이퍼(W)에 적용되는 유동로(23a)의형상은 도 2에 도시된 바와 같이, 상기 공급구(23b)와 배출구(23c)가 하판(23)의 둘레에 각각 대향되게 마련되도록 하판(23) 가장자리부의 온접점부(27)들을 경유하여 중심부쪽의 온접점부(27)로 향하는 대략 'S'자 형상을 가지고 있으며, 다른 실시예로서 도 3에 도시된 바와 같이, 상기 유동로(43a)는 상기 공급구(43b)와 배출구(43c)가 상기 하판(43)의 둘레 일측에 상호 인접되게 마련되도록 하판(43) 가장자리부의 온접점부(27)들을 경유하여 중심부쪽의 온접점부(27)로 향하는 대략 'Y'자 형상을 가지고 있다.In more detail, the shape of the flow path 23a applied to the 8-inch wafer W is as shown in FIG. 2, wherein the supply port 23b and the discharge port 23c are formed around the lower plate 23. It has a substantially 'S' shape toward the on-contact portion 27 of the center side via the on-contact portion 27 of the lower plate 23 edge portion so as to face each other, as shown in Figure 3 as another embodiment As described above, the flow path 43a includes the hot-contact points 27 at the edges of the lower plate 43 such that the supply port 43b and the discharge port 43c are adjacent to each other on the circumferential side of the lower plate 43. It has a substantially 'Y' shape directed to the on-contact point portion 27 on the central side via.

한편, 12인치용 웨이퍼에 적용되는 유동로(63a)의 형상은 도 4에 도시된 바와 같이, 상기 공급구(63b)와 배출구(63c)가 상기 하판(63)의 둘레에 각각 대향되게 마련되도록 하판(63) 가장자리부의 온접점부(27)들과 가장자리부 안쪽의 가장자리 온접점부(27)들을 경유하여 중심부쪽의 온접점부(27)를 거치는 형상을 이루도록 마련되며, 가장자리부 안쪽에서 대략 'S'자 형상을 이룬다. 다른 실시예로서 도 5에 도시된 바와 같이, 상기 유동로(83a)는 상기 공급구(83b)와 배출구(83c)가 상기 하판(83)의 둘레 일측에 상호 인접되게 마련되도록 하판(83) 가장자리부의 온접점부(27)들과 가장자리부 안쪽의 가장자리 온접점부(27)들을 경유하여 중심부쪽의 온접점부(27)를 거치는 형상을 이루도록 마련되며, 가장자리부 안쪽에서 대략 'U'자의 형상을 이룬다.On the other hand, the shape of the flow path (63a) applied to the 12-inch wafer is so that the supply port (63b) and the discharge port (63c) is provided to face each of the circumference of the lower plate 63, as shown in FIG. The bottom plate 63 is formed to pass through the on-contact portion 27 of the center portion and the on-contact portion 27 of the inner edge portion and the on-contact portion 27 of the inner edge portion. 'S' shape. As another embodiment, as shown in FIG. 5, the flow path 83a has an edge of the lower plate 83 such that the supply port 83b and the discharge port 83c are provided adjacent to each other on the circumferential side of the lower plate 83. It is provided to form a shape passing through the hot contact portion 27 of the negative portion and the hot contact portion 27 of the inner side of the edge portion, the inner contact portion 27 of the central side, and approximately 'U' shape inside the edge portion To achieve.

이와 함께, 상기 써머모듈(24)은 도 6에 도시된 바와 같이, 하판(23,43,63,83)의 온도를 감지하는 써머스테트(thermo-stat)(28)가 상기 하판에 접속되어 있고, 상기 써머스테트(28)는 써머스테트(28)의 감지신호에 의해 상기 써머모듈(24)에 선택적으로 파워를 인가하는 제어부(33)가 연결되어 있다. 상기 제어부(33)는 연결라인(31)에 의해 써머스테트(28)과 접속연결되어 있고, 상기 제어부(33)에는 써머모듈(24)의 파워를 컨트롤할 수 있도록 사용자가 원하는 하판(23,43,63,83)의 온도가 설정되어 있다. 즉, 상기 써머스테트(28)에 의해 현재의 하판(23,43,63,83) 온도가 감지되고, 이 감지신호는 써머스테트(28)와 제어부(33)를 연결하는 연결라인(31)의 도중에 개재된 증폭부(32)에 의해 증폭되어 제어부(33)로 전달되며, 제어부(33)는 감지신호의 온도와 미리 설정되어 있는 하판(23,43,63,83)의 온도를 비교하여 비교치 만큼의 신호로 써머모듈(24)의 파워를 컨트롤함으로써 써머모듈(24)이 선택적으로 구동되어 웨이퍼(W)의 온도를 컨트롤하도록 구성되어 있다.In addition, as shown in FIG. 6, the thermal module 24 has a thermo-stat 28 connected to the lower plate to sense the temperature of the lower plates 23, 43, 63, and 83. The thermostat 28 is connected to a control unit 33 for selectively applying power to the thermostat module 24 by a detection signal of the thermostat 28. The control unit 33 is connected to the thermostat 28 by a connection line 31, and the control unit 33 has lower plates 23 and 43 desired by the user so as to control the power of the thermal module 24. (63,83) is set. That is, the temperature of the lower plates 23, 43, 63, and 83 is sensed by the thermostat 28, and the detection signal of the connection line 31 connecting the thermostat 28 and the controller 33 is sensed. Amplified by the intervening amplification unit 32 is transmitted to the control unit 33, the control unit 33 compares the temperature of the detection signal and the temperature of the lower plate (23, 43, 63, 83) preset The thermo module 24 is selectively driven by controlling the power of the thermo module 24 by the signal of the value, and is configured to control the temperature of the wafer W. FIG.

따라서, 본 고안에 따른 반도체 웨이퍼의 냉각유니트는 높은 온도에서 동작하는 한 단계 내의 처리가 완료된 후, 다음 단계로 전달되기 전의 반도체 웨이퍼를 소정온도로 냉각시키기 위해 사용된다. 예를 들어, 식각이나 이온주입이 될 부위와 보호될 부위를 선택적으로 구분하기 위해 마스크나 레티클의 패턴을 웨이퍼 위에 만드는 사진공정의 경우, 포토레지스트가 도포된 웨이퍼를 고온처리 완료 후, 일정온도로 냉각시켜야 한다.Therefore, the cooling unit of the semiconductor wafer according to the present invention is used to cool the semiconductor wafer to a predetermined temperature after the processing in one step of operating at a high temperature is completed and before being transferred to the next step. For example, in the photolithography process in which a pattern of a mask or a reticle is formed on the wafer to selectively distinguish between a portion to be etched or ion implanted and a portion to be protected, a wafer at which the photoresist is applied is heated to a constant temperature after completion of high temperature treatment. Must be cooled.

이를 위해서는 우선, 도 1에 도시된 바와 같이, 고온으로 베이크된 웨이퍼(W) 예컨데, 8인치용 또는 12인치용 웨이퍼(W)를 본 고안을 특징지우는 냉각유니트의 챔버(10)내에 탑재시킨다. 즉, 쿨플레이트(20)의 상판(22) 상에 마련된 고정핀(21)에 지지되도록 안착시킨다.To this end, as shown in FIG. 1, a wafer W baked at a high temperature, for example, an 8-inch or 12-inch wafer W is mounted in the chamber 10 of the cooling unit which characterizes the present invention. That is, it is seated so as to be supported by the fixing pin 21 provided on the upper plate 22 of the cool plate 20.

8인치용 웨이퍼(W)를 냉각시킬 경우, 써머모듈(24)에 소정의 전류를 인가하게 되면 열전소자(25)는 냉접점부(26)를 통해 웨이퍼(W)의 고온열을 흡열한다. 즉, 써머모듈(24)이 상판(22)의 가장자리부와 중심부에 다수개로서 부착되어 있기 때문에 냉접점부(26)는 빠른시간 내에 웨이퍼(W)의 전면에 분포된 열을 흡열하여 전체적으로 고르게 냉각시키게 된다. 이 후, 냉접점부(26)를 통해 흡열된 웨이퍼(W)의 고온열은 열전소자(25)에 의해 온접점부(27)로 발열하게 된다.When the 8-inch wafer W is cooled, when a predetermined current is applied to the thermal module 24, the thermoelectric element 25 absorbs high temperature heat of the wafer W through the cold contact portion 26. That is, since a plurality of thermal modules 24 are attached to the edge portion and the center portion of the upper plate 22, the cold junction portion 26 absorbs heat distributed over the entire surface of the wafer W in a short time and evenly. Cooled. Thereafter, the high temperature heat of the wafer W absorbed through the cold contact portion 26 generates heat to the on-contact portion 27 by the thermoelectric element 25.

온접점부(27)로 발열된 열은 온접점부(27)가 접촉되어 부착되는 하판(23)에 의해 방열되는데, 도 2에 도시된 바와 같이, 상기 하판(23)의 내부에는 써머모듈(24)의 배치에 대응되는 유동로(23a)가 온접점부(27)의 중앙부를 지나도록 대략 'S'자 형상으로 내설되어 있기 때문에 공급구(23b)로 냉각수 또는 냉각가스를 유입시키면, 상기 냉각수 또는 냉각가스는 유동로(23a)를 통해 흐르면서 온접점부(27)를 냉각시키게 된다. 이 후, 온접점부(27)의 방열을 완료한 냉각수 또는 냉각가스는 배출구(23c)를 통해 외부로 배출된다. 따라서, 웨이퍼(W)의 고온열은 최종적으로 냉각수 또는 냉각가스로 흡열되어 외부로 방열된다.Heat generated by the on-contact portion 27 is radiated by the lower plate 23 to which the on-contact portion 27 is contacted and attached. As shown in FIG. Since the flow path 23a corresponding to the arrangement of 24 is formed in a substantially 'S' shape so as to pass through the center portion of the on-contact portion 27, when the coolant or the cooling gas flows into the supply port 23b, Cooling water or cooling gas flows through the flow path 23a to cool the hot contact portion 27. Thereafter, the cooling water or the cooling gas that has completed the heat dissipation of the on-contact portion 27 is discharged to the outside through the discharge port 23c. Therefore, the high temperature heat of the wafer W is finally absorbed by cooling water or cooling gas and radiated to the outside.

그러나, 상술한 바와 같은 하판(23)은 그 내부의 유동로(23a)가 상기 공급구(23b)와 배출구(23c)가 하판(23)의 둘레에 각각 대향되도록 'S'자 형상을 가지고 있기 때문에 챔버(10) 내에 쿨플레이트(20)를 설치할 경우, 양쪽으로 벌어진 공급구(23b) 및 배출구(23c)를 처리해야 하는 설치상의 불편함이 다소 우려된다. 이를 보완하기 위하여 도 3에 도시된 바와 같이, 하판(43)의 내부에 공급구(43b)와 배출구(43c)가 하판(43)의 둘레 일측에 상호 인접되게 'Y'자 형상을 가지도록 유동로(43a)를 내설시키면, 공급구(43b)와 배출구(43c)가 하판(43)의 한쪽으로 서로 인접되게 위치되어 있기 때문에 전술한 바와 같은 불편함을 해소할 수 있게 된다.However, the lower plate 23 as described above has an 'S' shape so that the flow passage 23a therein faces the supply port 23b and the outlet port 23c, respectively, around the lower plate 23. Therefore, when the cool plate 20 is installed in the chamber 10, there is some concern about the inconvenience of installation that requires processing of the supply port 23b and the discharge port 23c that are formed on both sides. In order to compensate for this, as shown in FIG. 3, the supply port 43b and the discharge port 43c flow inside the lower plate 43 to have a 'Y' shape so as to be adjacent to each other on the circumferential side of the lower plate 43. When the furnace 43a is internally installed, since the supply port 43b and the discharge port 43c are positioned adjacent to each other on one side of the lower plate 43, the inconvenience as described above can be eliminated.

한편, 12인치용 웨이퍼(W)를 냉각시킬 경우에는 써머모듈(24)의 냉접점부(26)와 온접점부가 상하판의 가장자리부와, 가장자리부 안쪽의 가장자리부 그리고 중앙부에 접촉되도록 부착되고, 이와 대응되게, 하판(63) 내부의 유동로(63a)도 도 4에 도시된 바와 같이, 공급구(63b)와 배출구(63c)가 상기 하판(63)의 둘레에서 각각 대응되게 마련되도록 가장자리부를 경유하여 가장자리부 안쪽의 가장자리와 중심부를 거치는 형상을 이루고 있기 때문에 상기 유동로(63a)를 통해 냉각수 또는 냉각가스가 흐르면서 12인치용 웨이퍼(W)를 빠른시간 내에 전체적으로 균일하게 냉각시킬 수 있게 된다.On the other hand, in the case of cooling the 12-inch wafer W, the cold contact portion 26 and the hot contact portion of the thermo module 24 are attached to contact the edges of the upper and lower plates, the edges inside the edges, and the center portion. Correspondingly, the flow path 63a inside the lower plate 63 is also edged so that the supply port 63b and the discharge port 63c are provided correspondingly around the lower plate 63, respectively, as shown in FIG. Since it forms a shape passing through the inner edge and the center portion of the edge portion, the cooling water or the cooling gas flows through the flow path 63a, thereby allowing the entire 12-inch wafer W to be uniformly cooled in a short time. .

그러나, 이와 같은 경우에도 유동로(63a)가 상기 공급구(63b)와 배출구(63c)가 하판(63)의 둘레에 각각 대향되게 마련되는 형상을 가지고 있기 때문에 챔버(10) 내에 쿨플레이트(20)를 설치할 경우, 양쪽으로 벌어진 공급구(63b) 및 배출구(63c)를 처리해야 하는 설치상의 불편함이 다소 우려된다. 이를 보완하기 위하여 도 5에 도시된 바와 같이, 하판(83)의 내부에 공급구(83b)와 배출구(83c)가 하판(83)의 둘레 일측에 상호 인접되게 마련되도록 가장자리부를 지나 가장자리부 안쪽의 가장자리에서 중심부로 거치는 형상을 이루도록 유동로(83a)를 내설시키면, 공급구(83b)와 배출구(83c)가 하판(83)의 한쪽으로 서로 인접되게 위치되기 때문에 전술한 바와 같은 불편함을 해소할 수 있게 된다.However, even in such a case, since the flow path 63a has a shape in which the supply port 63b and the discharge port 63c are respectively provided around the lower plate 63, the cool plate 20 is provided in the chamber 10. ), There is some concern about the inconvenience of installation that requires the supply port (63b) and the discharge port (63c) formed on both sides. To compensate for this, as shown in FIG. 5, the supply port 83b and the discharge port 83c are provided in the lower plate 83 so as to be adjacent to each other on the circumferential side of the lower plate 83. When the flow path 83a is formed to have a shape that passes from the edge to the center, the inconvenience as described above is eliminated because the supply port 83b and the discharge port 83c are positioned adjacent to each other on one side of the lower plate 83. It becomes possible.

이와 함께, 본 고안의 냉각유니트는 도 6에 도시된 바와 같이,써머스테트(28)에 의해 하판(23,43,63,83)의 실제 온도가 리딩되어 제어부(33)에 인식되고, 제어부(33)에 사용자가 콘트롤하려는 온도 즉, 기설정온도와 비교하여 비교치 만큼의 신호로 제어부(33)에서 써머모듈(24)로 파워가 인가됨으로서 써머모듈(24)이 구동되어 냉각작용을 수행하게 된다. 즉, 제어부(33)에서 하판(23,43,63,83))의 현재 온도에 따라 써머모듈(24)의 파워를 컨트롤함으로써 사용자가 원하는 하판(23,43,63,83)의 온도를 컨트롤하는 것이다. 따라서, 온도 컨트롤이 용이하게 이루어지고, 보다 정확히 온도 컨트롤이 가능하게 되는 것이다.In addition, as shown in FIG. 6, the cooling unit of the present invention reads the actual temperature of the lower plates 23, 43, 63, and 83 by the thermostat 28, and is recognized by the controller 33. 33) power is supplied from the control unit 33 to the thermo module 24 by a signal as compared with the temperature to be controlled by the user, that is, the preset temperature, so that the thermo module 24 is driven to perform a cooling operation. do. That is, the control unit 33 controls the temperature of the lower plate 23, 43, 63, 83 desired by the user by controlling the power of the summer module 24 in accordance with the current temperature of the lower plate (23, 43, 63, 83). It is. Therefore, temperature control is made easy and temperature control becomes possible more accurately.

지금까지 설명한 바와 같은 반도체 웨이퍼의 냉각유니트를 일 예로서 식각이나 이온주입이 될 부위와 보호될 부위를 선택적으로 정의하기 위해 마스크나 레티클의 패턴을 웨이퍼 위에 만드는 사진공정에 적용하여 포토레지스트가 도포된 웨이퍼의 베이크 완료 후, 쿨플레이트(20)의 냉각온도 균일성에 의해 전체적인 웨이퍼가 대략 220℃에서 22.5로 45초 내에 ±0.1℃ 이내의 오차를 유지하도록 빠른시간 안에 균일하게 냉각되어 후속공정인 식각공정에서 포토레지스트의 선택비(selectivity)를 향상시킬 수 있게 되고, 웨이퍼 위에 식각된 양의 균일도를 한층 향상시킬 수 있게 된다.As an example, the cooling unit of the semiconductor wafer as described above is applied to the photolithography process by applying a mask or reticle pattern on the wafer to selectively define a portion to be etched or ion implanted and a portion to be protected. After the baking of the wafer is completed, the entire wafer is uniformly cooled in a fast time so as to maintain an error within ± 0.1 ° C within 45 seconds from approximately 220 ° C to 22.5 by the cooling temperature uniformity of the cool plate 20. In this case, the selectivity of the photoresist may be improved, and the uniformity of the amount etched on the wafer may be further improved.

이상에서의 설명에서와 같이, 본 고안에 따른 반도체 웨이퍼의 냉각유니트는 냉접점부와 온접점부를 가진 써머모듈을 웨이퍼 상에 균일하게 배치시키고 냉접점부로부터 고온의 웨이퍼를 급속히 냉각함과 동시에 온접점부를 냉각플레이트로 방열시킴으로써, 온도보상시간이 빠르고, 웨이퍼 전체의 냉각온도를 고르게 유지시켜결과적으로는 반도체 소자의 수율을 향상시키는 점에 그 장점이 있다.As described above, the cooling unit of the semiconductor wafer according to the present invention uniformly arranges the thermal module having the cold junction portion and the hot junction portion on the wafer, and rapidly cools the high temperature wafer from the cold junction portion. By dissipating the contact portion with a cooling plate, the temperature compensation time is fast, the cooling temperature of the entire wafer is evenly maintained, and as a result, the yield of the semiconductor element is improved.

Claims (5)

챔버(10) 내에 설치되어 고온으로 가열된 반도체 웨이퍼(W)를 전체적으로 균일하게 냉각시키기 위한 반도체 웨이퍼의 냉각유니트를 구성함에 있어서,In constructing a cooling unit of a semiconductor wafer for uniformly cooling the semiconductor wafer W, which is installed in the chamber 10 and heated to a high temperature, 상기 챔버(10) 내에 설치되며 열전소자(25)의 양측에 열을 흡수하는 냉접점부(26)와 열을 방출하는 온접점부(27)를 가지는 다수의 써머모듈(24)과, 상기 냉접점부(26)가 저면에 부착되고 상기 웨이퍼(W)가 상면에 놓여지는 상판(22)과, 상기 온접점부(27)가 상면에 부착되는 하판(23,43,63,83)으로 구성되며 상기 써머모듈(24)이 상기 상하판의 가장자리와 중심부에 부착되어 있는 쿨플레이트(20); 및A plurality of thermal modules 24 installed in the chamber 10 and having a cold contact portion 26 absorbing heat on both sides of the thermoelectric element 25 and a hot contact portion 27 dissipating heat; The upper plate 22 having the contact portion 26 attached to the bottom surface and the wafer W is placed on the upper surface, and the lower plate 23, 43, 63, 83 having the on-contact portion 27 attached to the upper surface. A cool plate 20 having the summer module 24 attached to edges and center portions of the upper and lower plates; And 상기 하판(23,43,63,83)의 내부에 관로상으로 내설되어 냉각수 또는 냉각가스가 흐르며, 상기 온접점부(27)들의 중심부위를 경유하는 유동로(23a,43a,63a,83a);를 구비하여 이루어지는 것을 특징으로 하는 반도체 웨이퍼의 냉각유니트.Cooling water or cooling gas flows in a pipe passage inside the lower plates 23, 43, 63, and 83, and flow paths 23a, 43a, 63a, and 83a pass through the centers of the hot-contact points 27. Cooling unit of a semiconductor wafer comprising a; 제1항에 있어서,The method of claim 1, 상기 유동로(23a)는 공급구(23b)와 배출구(23c)가 상기 하판(23)의 둘레에 각각 대향되게 마련되도록 'S'자 형상을 가지고 있는 것을 특징으로 하는 반도체 웨이퍼의 냉각유니트.The flow path (23a) is a cooling unit of the semiconductor wafer, characterized in that the supply port (23b) and the discharge port (23c) has a 'S' shape so as to be provided facing each other around the lower plate (23). 제1항에 있어서,The method of claim 1, 상기 유동로(43a)는 공급구(43b)와 배출구(43c)가 상기 하판(43)의 둘레 일측에 상호 인접되게 마련되도록 'Y'자 형상을 가지고 있는 것을 특징으로 하는 반도체 웨이퍼의 냉각유니트.The flow path (43a) is a cooling unit of the semiconductor wafer, characterized in that the supply port (43b) and the discharge port (43c) has a 'Y' shape so as to be provided adjacent to each other on the peripheral side of the lower plate (43). 제1항에 있어서,The method of claim 1, 상기 유동로(63a)는 공급구(63b)와 배출구(63c)가 상기 하판(63)의 둘레에 각각 대향되게 마련되도록 가장자리부를 지나 가장자리부 안쪽에서 'S'자 형상을 이루도록 하는 것을 특징으로 하는 반도체 웨이퍼의 냉각유니트.The flow path (63a) is characterized in that the supply port (63b) and the discharge port (63c) is formed so as to form an 'S' shape inside the edge portion past the edge portion so as to face each of the periphery of the lower plate (63). Cooling unit of semiconductor wafer. 제1항에 있어서,The method of claim 1, 상기 유동로(83a)는 공급구(83b)와 배출구(83c)가 상기 하판(83)의 둘레 일측에 상호 인접되게 마련되도록 가장자리부를 지나 가장자리부 안쪽에서 'U'자 형상을 이루도록 하는 것을 특징으로 하는 반도체 웨이퍼의 냉각유니트.The flow path (83a) is characterized in that the supply port (83b) and the discharge port (83c) is formed so as to be adjacent to each other on one side around the lower plate 83 to form a 'U' shape in the inner edge portion through the edge portion. Cooling unit of semiconductor wafer
KR2019990012259U 1999-06-30 1999-06-30 Cooling-unit for semiconductive wafer KR200234113Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019990012259U KR200234113Y1 (en) 1999-06-30 1999-06-30 Cooling-unit for semiconductive wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019990012259U KR200234113Y1 (en) 1999-06-30 1999-06-30 Cooling-unit for semiconductive wafer

Publications (2)

Publication Number Publication Date
KR19990037190U KR19990037190U (en) 1999-10-05
KR200234113Y1 true KR200234113Y1 (en) 2001-09-29

Family

ID=54757685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019990012259U KR200234113Y1 (en) 1999-06-30 1999-06-30 Cooling-unit for semiconductive wafer

Country Status (1)

Country Link
KR (1) KR200234113Y1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392938B1 (en) * 2000-12-06 2003-07-28 주식회사 메카로닉스 Wafer cooling device using thermoelement
KR20160017391A (en) * 2014-08-05 2016-02-16 피에스케이 주식회사 Cooling unit, apparatus and method for treating substrate including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102147181B1 (en) * 2018-05-30 2020-08-25 주식회사 에프에스티 Temperature controlling device and Processing apparatus of semiconductor including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392938B1 (en) * 2000-12-06 2003-07-28 주식회사 메카로닉스 Wafer cooling device using thermoelement
KR20160017391A (en) * 2014-08-05 2016-02-16 피에스케이 주식회사 Cooling unit, apparatus and method for treating substrate including the same
KR101653335B1 (en) 2014-08-05 2016-09-02 피에스케이 주식회사 Cooling unit, apparatus and method for treating substrate including the same

Also Published As

Publication number Publication date
KR19990037190U (en) 1999-10-05

Similar Documents

Publication Publication Date Title
US5927077A (en) Processing system hot plate construction substrate
US6353209B1 (en) Temperature processing module
JP4153781B2 (en) Heat treatment apparatus and substrate processing apparatus
US6080969A (en) Apparatus for and method of thermally processing substrate
US5113929A (en) Temperature control system for semiconductor wafer or substrate
US6461438B1 (en) Heat treatment unit, cooling unit and cooling treatment method
KR20010098812A (en) Actively-cooled distribution plate for reducing reactive gas temperature in a plasma processing system
KR200234113Y1 (en) Cooling-unit for semiconductive wafer
US6666949B1 (en) Uniform temperature workpiece holder
US7384595B2 (en) Heat-treating apparatus and heat-treating method
JP2006324335A (en) Heat treatment apparatus
JP3649127B2 (en) Heat treatment equipment
US6399926B2 (en) Heat-treating apparatus capable of high temperature uniformity
JP2006261497A (en) Device manufacturing apparatus
JP3648150B2 (en) Cooling processing apparatus and cooling processing method
JP3847473B2 (en) Substrate heat treatment apparatus and substrate heat treatment method
JP4079596B2 (en) Heat treatment device
JP4393332B2 (en) Heat treatment equipment
JP2005150696A (en) Heat treatment apparatus and method therefor
JP2002141287A (en) Plasma processing system
US20060174981A1 (en) Heat treatment apparatus
JPH04228569A (en) Mechanism for controlling substrate temperature
JP3200400B2 (en) Temperature control device, substrate processing device and coating and developing processing device
JPH1116818A (en) Baking device
JP2002100562A (en) Heat treatment system of substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 14

EXPY Expiration of term