KR200215116Y1

KR200215116Y1 - LCD / Alfort port

Info

Publication number: KR200215116Y1
Application number: KR2019980027279U
Authority: KR
Inventors: 박정주
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1998-12-29
Filing date: 1998-12-29
Publication date: 2001-03-02
Also published as: KR20000014005U

Abstract

본 고안은 엘씨디/알포트 겸용 포트에 관한 것으로, 종래에는 엘씨디와 알포트가 각기 다른 전원을 사용하기 때문에 각기 두 개의 드라이버 트랜지스터를 가지고 있으므로 칩의 사이즈가 커지는 문제점이 있었다. 따라서, 본 고안은 각종 신호를 입력받아 엘씨디를 제어하는 엘씨디제어부와; 각종 신호를 입력받아 알포트를 제어하는 알포트제어부와; 각종 신호를 입력받아 상기 엘씨디제어부 또는 알포트제어부를 선택하는 선택부와; 상기 각부를 총괄 제어하기 위한 각종 신호를 출력하는 씨피유를 구비한 엘씨디/알포트 겸용 포트에 있어서, 상기 선택부에 의해 엘씨디전원전압과 엘씨디접지전압 및 전원전압과 접지전압을 선택하여 엘씨디 또는 알포트를 구동하는 엘씨디 및 알포트구동부를 더 포함하여 구성함으로써 두 개의 드라이버 트랜지스터의 수를 하나로 줄임으로써 생산원가를 줄일 수 있음과 아울러 칩의 사이즈를 소형화시킬 수 있는 효과가 있다.The present invention relates to a combined port of the CD / AL port, conventionally, because each of the CD and the AL port uses a different power source has two driver transistors, there is a problem that the size of the chip increases. Accordingly, the present invention and the LCD control unit for controlling the LCD receives a variety of signals; An alport controller which receives various signals and controls an alport; A selection unit which receives various signals and selects the LCD controller or the AL-port controller; In the CD / Alport combined port having a CPI to output various signals for the overall control of the respective parts, by selecting the LCD power supply voltage and the LC ground voltage, the power supply voltage and the ground voltage by the selection unit By further comprising an LCD and an Alport driver to drive the number of two driver transistors to reduce the cost of production by reducing the number of two as one, there is an effect that can reduce the size of the chip.

Description

LCD / Alfort port

본 고안은 엘씨디/알포트 겸용 포트에 관한 것으로, 특히 엘씨디 엠씨유의 엘씨디/알포트 겸용 포트에 엘씨디용 드라이버와 알포트용 드라이버를 하나로 통합하여 칩의 사이즈를 줄여 생산원가를 줄일수 있는 엘씨디/알포트 겸용 포트에 관한 것이다.The present invention relates to a combined port of the CD / Alport. In particular, it is possible to integrate the CD driver and the Alport driver into one of the CD / LC port of the PC to reduce the cost of production by reducing the size of the chip. It is about a port combined port.

도1은 종래 엘씨디(LCD)/알포트(RPORT) 겸용 포트에 대한 구성을 보인 회로도로서, 이에 도시된 바와같이 각종 신호(ADDRESS,READ,WRITE,DB)를 입력받아 엘씨디를 제어하는 엘씨디제어부(11)와; 각종 신호(ADDRESS,READ,WRITE,DB)를 입력받아 알포트를 제어하는 알포트제어부(13)와; 각종 신호(ADDRESS,READ,WRITE,DB)를 입력받아 상기 엘씨디제어부(11) 또는 알포트제어부(13)를 선택하는 선택부(12)와; 상기 각부를 총괄 제어하기 위한 각종 신호(ADDRESS,READ,WRITE,DB)를 출력하는 씨피유(10)와; 상기 엘씨디제어부(11)의 제어에 의해 패드(16)를 통해 엘씨디를 구동하는 엘씨디구동부(14)와; 상기 알포트제어부(13)의 제어에 의해 패드(16)를 통해 알포트를 구동하는 알포트구동부(15)로 구성된다.1 is a circuit diagram showing a configuration of a conventional LCD / RPORT port, the LCD control unit for controlling the LCD by receiving a variety of signals (ADDRESS, READ, WRITE, DB) as shown therein ( 11); An alport controller 13 which receives various signals ADDRESS, READ, WRITE and DB to control the alport; A selection unit 12 which receives various signals ADDRESS, READ, WRITE, and DB to select the LCD controller 11 or the ALport controller 13; CPI (10) for outputting various signals (ADDRESS, READ, WRITE, DB) for the overall control of each unit; An LCD driver (14) for driving the LCD through the pad (16) under the control of the LCD controller (11); An alport driver 15 for driving the alport through the pad 16 under the control of the alport controller 13 is provided.

상기 엘씨디구동부(14)는 클럭신호(CLK)를 입력받아 이를 반전하는 인버터(INV1)와, 상기 인버터(INV1)의 출력신호와 데이터(Data)를 입력받아 낸드연산하는 낸드게이트(NA1)와, 상기 클럭신호(CLK)와 데이터(Data)를 입력받아 노아연산하는 노아게이트(NOR1)와, 상기 낸드게이트(NA1)의 출력신호에 의해 도통되어 엘씨디전원전압(LCDVDD)을 패드(16)를 통해 출력하는 피모스트랜지스터(PM1)와, 상기 노아게이트(NOR1)의 출력신호에 의해 도통되어 엘씨디접지전압(LCDVSS)을 패드(16)를 통해 출력하는 엔모스트랜지스터(NM1)로 구성되고, 상기 알포트구동부(15)는 상기 엘씨디구동부(14)와 동일하게 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.The LCD driver 14 receives the clock signal CLK from the inverter INV1 for inverting the received signal, the NAND gate NA1 for NAND operation of the output signal and data of the inverter INV1, and The clock signal CLK and the data Data are connected to each other by the NOA gate NOR1 and the output signal of the NAND gate NA1. The LCD power voltage LCDVDD is connected to the pad 16 through the pad 16. And an MOS transistor (NM1) for conducting by an output signal of the output PMOS transistor (PM1) and the output signal of the NOA gate (NOR1) and outputting an LCD ground voltage (LCDVSS) through the pad (16). The port driver 15 is configured in the same manner as the LCD driver 14, and the operation of the conventional apparatus configured as described above will be described.

먼저, 선택부(12)는 씨피유(10)로부터 각종 신호(ADDRESS,READ,WRITE,DB)를 입력받아 엘씨디제어부(11) 또는 알포트제어부(13)를 선택하는데, 만약 엘씨디제어부(11)를 선택하였다면 그 엘씨디제어부(11)는 씨피유(10)의 각종 제어신호를 입력받아 그에 따른 신호를 엘씨디구동부(14)에 인가한다.First, the selector 12 receives various signals ADDRESS, READ, WRITE, and DB from the CPI 10 and selects the LCD controller 11 or the ALport controller 13. If selected, the LCD controller 11 receives various control signals of the CPI 10 and applies the signals according to the CD driver 14.

이때,알포트는 일반적인 입출력포트를 의미한다.In this case, the AL port means a general input / output port.

이에 따라, 엘씨디구동부(14)는 상기 엘씨디제어부(11)로부터 소정 클럭신호(CLK)와 데이터(Data)를 입력받아 그에 따라 엘씨디전원전압(LCDVDD) 또는 엘씨디접지전압(LCDVSS)을 패드(16)를 통해 해당되는 엘씨디에 인가하는데, 이를 예를 들어 상세히 설명한다.Accordingly, the LCD driver 14 receives a predetermined clock signal CLK and data from the LCD controller 11 and accordingly inputs the LCD power voltage LCDVDD or LCD ground voltage LCDVSS to the pad 16. Applied to the corresponding through the CD, for example it will be described in detail.

만약, 해당되는 엘씨디를 구동하기 위한 클럭신호(CLK:저전위일때 액티브)가 저전위로 입력되고, 데이터(Data)는 고전위가 입력되면, 인버터(INV1)는 상기 클럭신호(CLK)를 반전하여 고전위를 출력하여 낸드게이트(NA1)의 일측 입력단에 인가되고, 그 낸드게이트(NA1)의 타측입력단에는 고전위인 데이터(Data)가 인가되어 낸드연산하여 저전위를 피모스트랜지스터(PM1)에 인가하며, 이에 의해 상기 피모스트랜지스터(PM1)는 턴온되어 엘씨디전원전압(LCDVDD)을 통과시키는데, 노아게이트(NOR1)는 상기 고전위인 데이터(Data)와 저전위인 클럭신호(CLK)를 입력받아 이를 노아링하여 저전위를 엔모스트랜지스터(NM1)에 인가하여 그 엔모스트랜지스터(NM1)를 턴오프시킨다.If a clock signal (CLK: active at low potential) for driving a corresponding LCD is input at a low potential, and data is input at a high potential, the inverter INV1 inverts the clock signal CLK. The high potential is output and applied to one input terminal of the NAND gate NA1, and the data input having high potential is applied to the other input terminal of the NAND gate NA1 to perform NAND operation to apply a low potential to the PMOS transistor PM1. As a result, the PMOS transistor PM1 is turned on and passes through an LCD power supply voltage LCDVDD. The NOA gate NOR1 receives the high potential data Data and the low potential clock signal CLK and noahs it. The low potential is applied to the NMOS transistor NM1 to turn off the NMOS transistor NM1.

이에 따라, 상기 피모스트랜지스터(PM1)를 통해 엘씨디전원전압(LCDVDD)이 패드(16)를 통해 해당되는 엘씨디에 인가된다.Accordingly, the LCD power supply voltage LCDVDD is applied to the corresponding LCD through the pad 16 through the PMOS transistor PM1.

상기와 마찬가지로, 알포트제어부(13)도 선택부(12)에 의해 선택되어 동일하게 동작한다.In the same manner as above, the ALport control unit 13 is also selected by the selecting unit 12 and operates in the same manner.

이때, 도2는 엘씨디전원전압(LCDVDD) 및 엘씨디접지전압(LCDVSS)을 생성하는 회로도인데, 전원전압(VCC)과 접지전압(VSS) 사이에 다섯 개의 저항(R1~R5)이 병렬로 연결되어 각 접속점에서 공통 엘씨디전원전압(SLCDVDD) 및 공통 엘씨디접지전압(SLCDVSS)과 세그먼트엘씨디전원전압(LCDVDD) 및 세그먼트엘씨디접지전압(LCDVSS)을 각기 출력하는데, 이러한 엘씨디구동부(14)의 파형도는 도3과 같다.In this case, FIG. 2 is a circuit diagram for generating an LCD power supply voltage (LCDVDD) and an LCD ground voltage (LCDVSS). Five resistors R1 to R5 are connected in parallel between the power supply voltage VCC and the ground voltage VSS. At each connection point, the common LCD power supply voltage (SLCDVDD) and common LCD grounding voltage (SLCDVSS), segment LCD power supply voltage (LCDVDD) and segment LCD grounding voltage (LCDVSS) are respectively outputted. Same as 3.

그러나, 상기와 같이 동작하는 종래 장치는 엘씨디와 알포트가 각기 다른 전원을 사용하기 때문에 각기 두 개의 드라이버 트랜지스터를 가지고 있으므로 칩의 사이즈가 커지는 문제점이 있었다.However, the conventional device operating as described above has a problem in that the size of the chip is increased because the two CDs have two driver transistors because the CD and the Alport use different power sources.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 고안은 엘씨디 엠씨유의 엘씨디/알포트 겸용 포트에 엘씨디용 드라이버와 알포트용 드라이버를 하나로 통합하여 칩의 사이즈를 줄여 생산원가를 줄일수 있는 엘씨디/알포트 겸용 포트를 제공함에 그 목적이 있다.Therefore, the present invention devised in view of the above-mentioned problems is to integrate the CD driver and the Alport driver into one of the CD / LC port of the MC-MC to reduce the size of the chip to reduce the production cost of the CD / R The purpose is to provide a port-compatible port.

도1은 종래 엘씨디/알포트 겸용 포트에 관한 구성을 보인 회로도.1 is a circuit diagram showing a configuration related to a conventional CD / port combined port.

도2는 도1에 있어서, 엘씨디전원전압 및 접지전압을 생성하는 회로도.FIG. 2 is a circuit diagram of generating an LCD power supply voltage and a ground voltage in FIG. 1; FIG.

도3은 도2에 있어서, 각 신호의 타이밍도.3 is a timing diagram of each signal in FIG. 2;

도4는 본 발명 엘씨디/알포트 겸용 포트에 관한 구성을 보인 블록도.Figure 4 is a block diagram showing a configuration related to the present invention CD / Alport port.

*****도면의 주요부분에 대한 부호의 설명********** Description of the symbols for the main parts of the drawings *****

10:씨피유 11:엘씨디제어부10: PCU 11: LCD controller

12:선택부 13:알포트제어부12: Selection unit 13: Alport control unit

16:패드 100:엘씨디 및 알포트구동부16: Pad 100: LCD and Alport drive

상기와 같은 목적을 달성하기 위한 본 고안은 각종 신호를 입력받아 엘씨디를 제어하는 엘씨디제어부와; 각종 신호를 입력받아 알포트를 제어하는 알포트제어부와; 각종 신호를 입력받아 상기 엘씨디제어부 또는 알포트제어부를 선택하는 선택부와; 상기 각부를 총괄 제어하기 위한 각종 신호를 출력하는 씨피유를 구비한 엘씨디/알포트 겸용 포트에 있어서, 상기 선택부에 의해 엘씨디전원전압과 엘씨디접지전압 및 전원전압과 접지전압을 선택하여 엘씨디 또는 알포트를 구동하는 엘씨디 및 알포트구동부를 더 포함하여 구성한 것을 특징으로 한다.The present invention for achieving the above object is an LCD control unit for controlling the LCD receiving various signals; An alport controller which receives various signals and controls an alport; A selection unit which receives various signals and selects the LCD controller or the AL-port controller; In the CD / Alport combined port having a CPI to output various signals for the overall control of the respective parts, by selecting the LCD power supply voltage and the LC ground voltage, the power supply voltage and the ground voltage by the selection unit Characterized in that the configuration further comprises a drive for driving the CD and AL port.

이하, 본 고안에 의한 엘씨디/알포트 겸용 포트에 관한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the operation and effects related to the LCD / port combined port according to the present invention will be described in detail.

도4는 본 고안 엘씨디/알포트 겸용 포트에 대한 구성을 보인 블록도로서, 이에 도시한 바와같이 각종 신호(ADDRESS,READ,WRITE,DB)를 입력받아 엘씨디를 제어하는 엘씨디제어부(11)와; 각종 신호(ADDRESS,READ,WRITE,DB)를 입력받아 알포트를 제어하는 알포트제어부(13)와; 각종 신호(ADDRESS,READ,WRITE,DB)를 입력받아 상기 엘씨디제어부(11) 또는 알포트제어부(13)를 선택하는 선택부(12)와; 상기 각부를 총괄 제어하기 위한 각종 신호(ADDRESS,READ,WRITE,DB)를 출력하는 씨피유(10)와; 상기 선택부(12)에 의해 엘씨디전원전압(LCDVDD)과 엘씨디접지전압(LCDVSS) 및 전원전압(VDD)과 접지전압(VSS)을 선택하여 엘씨디 또는 알포트를 구동하는 엘씨디 및 알포트구동부로 구성한다.Figure 4 is a block diagram showing the configuration of the inventive port / LCD port combined with the LCD control unit 11 for controlling the LCD by receiving a variety of signals (ADDRESS, READ, WRITE, DB) as shown therein; An alport controller 13 which receives various signals ADDRESS, READ, WRITE and DB to control the alport; A selection unit 12 which receives various signals ADDRESS, READ, WRITE, and DB to select the LCD controller 11 or the ALport controller 13; CPI (10) for outputting various signals (ADDRESS, READ, WRITE, DB) for the overall control of each unit; The selector 12 selects an LCD power supply voltage (LCDVDD), an LCD ground voltage (LCDVSS), a power supply voltage (VDD) and a ground voltage (VSS). do.

상기 엘씨디 및 알포트구동부(100)는 엘씨디 제어부(11) 또는 알포트제어부(13)의 클럭신호(CLK)를 반전하는 인버터(INV10)와, 상기 엘씨디제어부(11)의 클럭신호(CLK)와 데이터(Data) 또는 알포트제어부(13)의 클럭신호(CLK)와 데이터(Data)를 입력받아 이를 노아링하는 노아게이트(NOR10)와; 상기 인버터(INV10)의 반전신호와 상기 엘씨디제어부(11) 또는 알포트제어부(13)의 데이터(Data)를 입력받아 이를 낸드연산하는 낸드게이트(NA10)와; 선택부(12)의 선택신호에 의해 각기 엘씨디전원전압(LCDVDD)과 전원전압(VDD)을 구동하는 제1,제2 피모스트랜지스터(PM10),(PM11)와; 상기 선택부(12)의 선택신호에 의해 각기 엘씨디접지전압(LCDVSS)과 접지전압(VSS)을 구동하는 제1,제2 엔모스트랜지스터(NM11),(NM12)와; 상기 낸드게이트(NA10)의 출력신호에 의해 도통되어 상기 엘씨디전원전압(LCDVDD) 또는 전원전압(VDD)을 패드(16)를 통해 출력하는 제3 피모스트랜지스터(PM12)와; 상기 노아게이트(NOR10)의 출력신호에 의해 도통되어 엘씨디접지전압(LCDVSS) 또는 접지전압(VSS)을 패드(16)를 통해 출력하는 제3 엔모스트랜지스터(NM10)로 구성하며, 이와같이 구성한 본 고안의 동작을 설명한다.The LCD and ALport driver 100 may include an inverter INV10 for inverting the clock signal CLK of the LCD controller 11 or the ALport controller 13, a clock signal CLK of the LCD controller 11, and the like. A NOA gate NOR10 for receiving the clock signal CLK and the data Data of the data or the AL port control unit 13 and noiring the received data; A NAND gate (NA10) for receiving an inverted signal of the inverter (INV10) and the data (Data) of the LCD control unit (11) or the AL port control unit (13) and NAND operation thereof; First and second PMOS transistors PM10 and PM11 respectively driving the LCD power supply voltage LCDVDD and the power supply voltage VDD according to the selection signal of the selection unit 12; First and second NMOS transistors NM11 and NM12 which respectively drive the LCD ground voltage LCDVSS and the ground voltage VSS according to the selection signal of the selection unit 12; A third PMOS transistor (PM12) which is connected by the output signal of the NAND gate (NA10) and outputs the LCD power supply voltage (LCDVDD) or the power supply voltage (VDD) through the pad 16; The present invention is constituted by a third NMOS transistor NM10 that is conducted by an output signal of the NOA gate NOR10 and outputs an LCD ground voltage LCDVSS or a ground voltage VSS through a pad 16. The operation of the will be described.

먼저, 씨피유(10)가 엘씨디제어부(11)와 알포트제어부(13) 및 선택부(12)를 제어하는 것은 종래와 동일하다. 다만, 본 고안은 종래와 달리 엘씨디 및 알포트를 구동하는 것을 공통 트랜지스터를 이용하여 구동한다.First, the CPI 10 controls the LCD controller 11, the ALport controller 13, and the selector 12 as in the prior art. However, according to the present invention, a common transistor is driven to drive the CD and the AL port unlike the conventional art.

즉, 상기 선택부(12)가 엘씨디제어부(11)의 소정 엘씨디를 구동하도록 선택하면, 상기 엘씨디제어부(11)는 해당되는 클럭신호(CLK)와 데이터신호를 엘씨디 및 알포트구동부(100)에 인가한다.That is, when the selector 12 selects to drive a predetermined LCD of the LCD controller 11, the LCD controller 11 transmits a corresponding clock signal CLK and a data signal to the LCD and ALport driver 100. Is authorized.

그러면, 상기 엘씨디 및 알포트구동부(100)는 상기 엘씨디제어부(11)의 클럭신호(CLK) 및 데이터(Data)를 입력받아 이를 선택부(12)의 선택신호에 의해 해당되는 엘씨디를 구동하는 피모스트랜지스터(PM10),(PM12) 및 엔모스트랜지스터(NM11) ,(NM10)를 턴온시켜 그에 따른 엘씨디전원전압(LCDVDD) 및 엘씨디접지전압(LCDVSS)을 패드(16)로 인가하는데, 이를 예를 들어 상세히 설명한다.Then, the LCD and Rport driver 100 receives the clock signal CLK and data of the LCD controller 11 and drives the corresponding LCD by the selection signal of the selector 12. The MOS transistors PM10, PM12, NMOS11, and NM10 are turned on to apply the corresponding LC power supply voltage LCDVDD and the LCD ground voltage LCDVSS to the pad 16, for example. It demonstrates in detail.

만약, 선택부(12)가 엘씨디제어부(11)를 선택하여 엘씨디전원전압(LCDVDD)을 엘씨디에 인가한다고 가정하면, 상기 엘씨디제어부(11)는 인가하려고 하는 엘씨디에 해당되는 클럭신호(CLK)를 저전위로, 데이터(Data)는 고전위로 엘씨디 및 알포트구동부(100)에 인가하고, 또한 선택부(12)는 저전위인 선택신호를 피모스트랜지스터(PM10)의 게이트에 인가한다.If it is assumed that the selector 12 selects the LCD controller 11 and applies the LCD power supply voltage LCDVDD to the LCD, the LCD controller 11 applies a clock signal CLK corresponding to the LCD to be applied. At low potential, data is applied to the CD and AL port driver 100 at high potential, and the selector 12 applies a low potential selection signal to the gate of the PMOS transistor PM10.

이에따라, 상기 엘씨디 및 알포트구동부(100)의 인버터(INV10)는 상기 엘씨디제어부(11)의 저전위인 클럭신호(CLK)를 입력받아 이를 반전하여 낸드게이트(NA10)의 일측단자에 인가하고, 그 낸드게이트(NA10)의 타측단자에는 상기 엘씨디제어부(11)의 고전위인 데이터(Data)를 입력받아 낸드연산하여 저전위를 피모스트랜지스터(PM12)의 게이트에 인가하며, 이에 따라 상기 피모스트랜지스터(PM12)는 턴온된다.Accordingly, the inverter INV10 of the LCD and ALport driving unit 100 receives the clock signal CLK, which is the low potential of the LCD control unit 11, inverts it, and applies it to one terminal of the NAND gate NA10. The other terminal of the NAND gate NA10 receives the data (Data), which is the high potential of the LCD control unit 11, and performs a NAND operation to apply a low potential to the gate of the PMOS transistor PM12. PM12) is turned on.

이때, 상기 엘씨디 및 알포트구동부(100)의 노아게이트(NOR10)는 상기 엘씨디제어부(11)의 저전위인 클럭신호(CLK)와 고전위인 데이터(Data)를 입력받아 이를 노아연산하여 저전위를 엔모스트랜지스터(NM10)의 게이트에 인가하며,이에 따라 상기 엔모스트랜지스터(NM10)는 턴오프된다.At this time, the NOA gate NOR10 of the LCD and ALport driver 100 receives the clock signal CLK, which is the low potential of the LCD control unit 11, and the data, which is the high potential, to nd the low potential. The gate of the MOS transistor NM10 is applied, and accordingly, the NMOS transistor NM10 is turned off.

따라서, 상기 선택부(12)에 의해 저전위인 선택신호가 인가된 피모스트랜지스터(PM10)는 턴온되어 상기 엘씨디전원전압(LCDVDD)을 피모스트랜지스터(PM12) 및 패드(16)를 통해 해당되는 엘씨디에 인가함으로써 엘씨디를 구동한다.Accordingly, the PMOS transistor PM10 to which the low potential selection signal is applied by the selector 12 is turned on so that the corresponding LCD power supply voltage LCDVDD is turned on through the PMOS transistor PM12 and the pad 16. Drives the CD by applying it to.

상기와 마찬가지로, 선택부(12)가 알포트제어부(13)를 선택하여 전원전압(VDD)이나 접지전압(VSS)을 패드(16)를 통해 알포트로 인가하는 경우에도 동일하게 동작한다.Similarly, when the selector 12 selects the Alport control unit 13 and applies the power supply voltage VDD or ground voltage VSS to the alport through the pad 16, the same operation is performed.

즉, 선택부(12)는 구동용으로 이용되는 피모스트랜지스터(PM10),(PM11)와 엔모스트랜지스터(NM11),(NM12)를 제어하여 엘씨디전원전압(LCDVDD)과 전원전압(VDD) 및 엘씨디접지전압(LCDVSS) 및 접지전압(VSS)을 제어함으로써 엘씨디 출력인 경우에는 엘씨디전원전압(LCDVDD)이나 엘씨디접지전압(LCDVSS)을 해당되는 엘씨디에 인가하고, 알포트출력일 때는 전원전압(VDD)이나 접지전압(VSS)을 파워로 공급한다.That is, the selector 12 controls the PMOS transistors PM10, PM11, NMOS11, and NM12 used for driving to control the LCD power supply voltage LCDVDD, the power supply voltage VDD, and the like. By controlling the LCD ground voltage (LCDVSS) and the ground voltage (VSS), the LCD output voltage (LCDVDD) or the LCD ground voltage (LCDVSS) is applied to the corresponding LCD in case of the LCD output. ) Or ground voltage (VSS).

이상에서 상세히 설명한 바와 같이 본 고안은 두 개의 드라이버 트랜지스터의 수를 하나로 줄임으로써 생산원가를 줄일 수 있음과 아울러 칩의 사이즈를 소형화시킬 수 있는 효과가 있다.As described in detail above, the present invention can reduce the production cost by reducing the number of two driver transistors to one and can reduce the size of the chip.

Claims

LCD control unit 11 for receiving the various signals to control the LCD; An alport controller 13 which receives various signals and controls an alport; A selection unit 12 which receives various signals and selects the LCD control unit 11 or the AL port control unit 13; In the CD / Alport combined port having a CPI 10 for outputting various signals for overall control of the respective parts, the selection unit 12 of the LCD power supply voltage (CDDVDD) and LCD ground voltage (LCDVSS) Combined with the CD / Alport, characterized in that it further comprises an LCD and the ALport driver 100 for driving the LCD or ALport by selecting one or by selecting one of the power supply voltage (VDD) and the ground voltage (VSS) port.

The method of claim 1, wherein the LCD and Rport driver 100 is an inverter (INV10) for inverting the clock signal (CLK) of the LCD control unit 11 or Rport control unit 13, and the clock of the LCD control unit 11 A noar gate NOR10 which receives the signal CLK and the data Data or the clock signal CLK and the data Data of the AL port controller 13 and noirs it; A NAND gate (NA10) for receiving an inverted signal of the inverter (INV10) and the data (Data) of the LCD control unit (11) or the AL port control unit (13) and NAND operation thereof; First and second PMOS transistors PM10 and PM11 respectively driving the LCD power supply voltage LCDVDD and the power supply voltage VDD according to the selection signal of the selection unit 12; First and second NMOS transistors NM11 and NM12 which respectively drive the LCD ground voltage LCDVSS and the ground voltage VSS according to the selection signal of the selection unit 12; A third PMOS transistor (PM12) which is connected by the output signal of the NAND gate (NA10) and outputs the LCD power supply voltage (LCDVDD) or the power supply voltage (VDD) through the pad 16; It is configured by the third NMOS transistor NM10, which is conducted by the output signal of the NOA gate NOR10 and outputs the LCD ground voltage LCDVSS or the ground voltage VSS through the pad 16. Alport combined port.