KR200208206Y1

KR200208206Y1 - Semiconductor memory device

Info

Publication number: KR200208206Y1
Application number: KR2019980028290U
Authority: KR
Inventors: 박정렬
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1998-12-31
Filing date: 1998-12-31
Publication date: 2001-01-15
Also published as: KR20000014913U

Abstract

본 고안은 불법 복사 방지 장치를 포함하여 구성하므로 소프트웨어의 불법 복제를 방지하기 위한 반도체 메모리 장치에 관한 것이다.The present invention includes an illegal copy protection device, and therefore relates to a semiconductor memory device for preventing illegal copying of software.

본 고안의 반도체 메모리 장치는 메모리 셀 부, 상기 메모리 셀 부의 비트 수와 동일하게 배치되어 보호하고자 하는 데이터를 저장하는 보호 어드레스 셀 부와, 상기 보호 어드레스 셀 부의 어드레스와 동일한 어드레스의 리드 시 작동을 중단시키는 메모리 셀 보호 부를 포함하여 구성됨을 특징으로 한다.The semiconductor memory device of the present invention stops an operation when reading a memory cell unit, a protection address cell unit arranged to be equal to the number of bits of the memory cell unit and storing data to be protected, and an address identical to the address of the protection address cell unit. And a memory cell protection unit.

Description

Semiconductor memory device

본 고안은 반도체 메모리 장치에 관한 것으로, 특히 불법 복제로부터 롬(ROM : Read Only Memory)을 보호하는 반도체 메모리 장치에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a semiconductor memory device that protects a ROM from illegal copying.

불법 복제가 성행하고 있어 귀중한 자원인 소프트웨어(Software)를 보호하기 위한 여러 장치들이 고안되고 있는 추세이다.As piracy is prevalent, devices are being designed to protect software, a valuable resource.

그러나 종래의 ROM은 불법 복제로부터 보호하기 위한 장치를 내장하지 않고 있다.However, conventional ROM does not have a built-in device for protecting against illegal copying.

종래의 반도체 메모리 장치는 불법 복제로부터 보호하기 위한 장치가 없으므로, 소프트웨어를 간단히 복제하여 사용, 양산이 가능하다는 문제점이 있었다.Since a conventional semiconductor memory device does not have a device for protecting against illegal copying, there is a problem in that software can be easily copied and used for mass production.

본 고안은 상기의 문제점을 해결하기 위해 안출한 것으로 불법 복사 방지 장치를 포함하여 구성하므로 소프트웨어의 불법 복제를 방지하는 반도체 메모리 장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and includes an illegal copy protection device, and therefore has an object to provide a semiconductor memory device that prevents illegal copying of software.

도 1은 본 고안의 실시 예에 따른 반도체 메모리 장치를 나타낸 블록도1 is a block diagram illustrating a semiconductor memory device according to an embodiment of the present invention.

도 2는 본 고안의 실시 예에 따른 반도체 메모리 장치를 나타낸 회로도2 is a circuit diagram illustrating a semiconductor memory device according to an embodiment of the present invention.

도 3은 본 고안의 실시 예에 따른 반도체 메모리 장치의 보호번지의 지정을 나타낸 블록도3 is a block diagram showing designation of a protection address of a semiconductor memory device according to an embodiment of the present invention;

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

31: 메모리 셀 부 32: 보호 어드레스 셀 부31: memory cell part 32: protection address cell part

33: 메모리 셀 보호 부 41: 비교 부33: memory cell protection part 41: comparison part

42: 보호 선택 부 43: XOR 게이트42: protection selector 43: XOR gate

44: OR 게이트 45: NOR 게이트44: OR gate 45: NOR gate

46: SCR 47: 퓨즈46: SCR 47: Fuse

51: 아날로그 스위치 부51: analog switch section

상기와 같은 본 고안에 따른 반도체 메모리 장치의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.A preferred embodiment of the semiconductor memory device according to the present invention as described above will be described in detail with reference to the accompanying drawings.

도 1은 본 고안의 실시 예에 따른 반도체 메모리 장치를 나타낸 블록도이고, 도 2는 본 고안의 실시 예에 따른 반도체 메모리 장치를 나타낸 회로도이며, 도 3은 본 고안의 실시 예에 따른 반도체 메모리 장치의 보호번지의 지정을 나타낸 블록도이다.1 is a block diagram illustrating a semiconductor memory device according to an embodiment of the present invention, FIG. 2 is a circuit diagram illustrating a semiconductor memory device according to an embodiment of the present invention, and FIG. 3 is a semiconductor memory device according to an embodiment of the present invention. The block diagram showing the designation of the protection address.

본 고안의 실시 예에 따른 반도체 메모리 장치는 도 1에서와 같이, 메모리 셀(Cell) 부(31), 상기 메모리 셀 부(31)의 비트(Bit) 수와 동일하게 배치되어 보호하고자 하는 어드레스(Address)를 저장하는 보호 어드레스 셀 부(32), 상기 보호 어드레스 셀 부(32)의 어드레스와 동일한 어드레스의 리드(Read) 시 리드 동작을 중단시키는 메모리 셀 보호 부(33)로 구성되고, 외부전압(VCC), 프로그램(Program) 전압(Vpp), /OE, /WE와, /CS 그리고 다수개의 어드레스와 데이터를 입력받는다.In the semiconductor memory device according to the embodiment of the present invention, as shown in FIG. 1, an address to be protected by being arranged in the same manner as the number of bits of the memory cell unit 31 and the memory cell unit 31 ( A protection address cell unit 32 for storing an address) and a memory cell protection unit 33 for stopping a read operation when a read of the same address as the address of the protection address cell unit 32 is read, and an external voltage (VCC), program voltage (Vpp), / OE, / WE, / CS and a plurality of addresses and data are received.

이때, 상기 메모리 셀 보호 부(33)는 도 2에서와 같이, 상기 보호 어드레스 셀 부(32)의 데이터와 리드 동작 중에 사용되는 어드레스의 데이터를 비교하는 비교 부(41)와 상기 비교 부(41)의 결과에 따라 리드 동작을 중단시키는 보호 선택 부(42)로 구성된다.In this case, as shown in FIG. 2, the memory cell protection unit 33 compares data of the protection address cell unit 32 with data of an address used during a read operation and the comparison unit 41. The protection selector 42 stops the read operation according to the result.

여기서, 상기 비교 부(41)는 상기 보호 어드레스 셀 부(32)의 데이터들과 리드 동작 중에 사용되는 어드레스의 데이터들을 각각 입력받는 XOR 게이트(43)와 상기 각 XOR 게이트(43)의 출력을 입력받는 OR 게이트(44)로 구성된다.Here, the comparison unit 41 inputs an XOR gate 43 and an output of each XOR gate 43 that receive data of the protection address cell unit 32 and data of an address used during a read operation, respectively. The receiving OR gate 44 is configured.

그리고, 상기 보호 선택 부(42)는 상기 OR 게이트(44)의 출력과 /OE, /CS를 입력받는 NOR 게이트(45), 상기 NOR 게이트(45)의 출력을 입력받으며 접지 된 SCR(Silicon Controlled Rectifier)(46)과, 상기 SCR(46)에 연결된 퓨즈(Fuse)(47)로 구성된다.In addition, the protection selector 42 receives the output of the OR gate 44 and the NOR gate 45 that receives / OE and / CS and the output of the NOR gate 45 and is grounded SCR (Silicon Controlled). Rectifier (46) and a fuse (47) connected to the SCR (46).

또한, 상기 메모리 셀 부(31)가 마스크(Mask) ROM일 경우에는 변경이 불가능하므로 보호번지를 정하여 상기 보호 어드레스 셀 부(32)에 저장시킨다.In the case where the memory cell unit 31 is a mask ROM, it is impossible to change the memory cell unit 31 so that a protection address is determined and stored in the protection address cell unit 32.

그리고 상기 메모리 셀 부(31)가 이레이저블(Erasable) ROM일 경우에는 미리 보호번지를 정하여 상기 보호 어드레스 셀 부(32)에 저장시키지 못하므로 프로그램(Program) 쓰기 시에 보호번지를 지정하여 상기 보호 어드레스 셀 부(32)에 저장시킨다.In the case where the memory cell unit 31 is an erasable ROM, since the protection address is not set in advance and stored in the protection address cell unit 32, the protection address is designated when the program is written. The protection address cell section 32 is stored.

이때, 보호번지의 지정 회로는 도 3에서와 같이, 외부전압에 다이오드를 통하여 연결되고 프로그램 전압에 연결된 메모리 셀 부(31), 상기 메모리 셀 부(31)와 두 개의 다이오드를 거쳐 연결되고 외부전압에 연결되어 상기 메모리 셀 부(31)의 비트 수와 동일하게 배치되어 보호하고자 하는 데이터를 저장하는 보호 어드레스 셀 부(32), 외부전압에 저항을 통하여 연결되어 입력되는 어드레스가 상기 메모리 셀 부(31) 또는 보호 어드레스 셀 부(32)에 저장되도록 스위칭(Switching)하는 아날로그(Analog) 스위치 부(51)로 구성된다.In this case, as shown in FIG. 3, the designation circuit of the protection address is connected to an external voltage through a diode and connected to a program voltage through a memory cell unit 31 and the memory cell unit 31 via two diodes. A protection address cell unit 32 connected to the memory cell unit 31 to store data to be protected by being arranged in the same number as the number of bits of the memory cell unit 31; 31 or an analog switch unit 51 for switching to be stored in the protection address cell unit 32.

여기서, 상기 아날로그 스위치 부(51)는 정(+)전압의 외부전압이 입력될 경우에는 입력되는 어드레스가 상기 메모리 셀 부(31)에 저장되도록 스위칭하고 그 반대로 부(-)전압의 외부전압이 입력될 경우에는 입력되는 어드레스가 상기 보호 어드레스 셀 부(32)에 저장되도록 스위칭 한다.Here, when the external voltage of the positive voltage is input, the analog switch unit 51 switches so that the input address is stored in the memory cell unit 31, and vice versa. When input, the input address is switched to be stored in the protection address cell section 32.

상기와 같이 구성된 본 고안의 실시 예에 따른 반도체 메모리 장치의 동작을 설명하면 다음과 같다.Referring to the operation of the semiconductor memory device according to an embodiment of the present invention configured as described above are as follows.

정상 작동상태일 경우 본 장치는 작동하지 않으며, /OE와 /CS가 로우(Low)일 때 어드레스로 지정한 셀의 데이터를 데이터 라인에 출력한다.In normal operation, the device does not operate. When / OE and / CS are low, the device outputs the data of the addressed cell to the data line.

먼저 프로그램 실행 시, 상기 메모리 셀 보호 부(33)에 지정된 어드레스를 알고 있기 때문에 상기 메모리 셀 보호 부(33)에 지정된 어드레스 이전의 어드레스에 점프 명령을 코딩하여 상기 보호 어드레스 셀 부(32)에서 지정한 보호번지를 강제로 건너뛰도록 하므로 상기 메모리 셀 보호 부(33)가 작동하지 않도록 한다.First, when the program is executed, the address specified in the memory cell protection unit 33 is known, so that a jump instruction is coded to an address before the address specified in the memory cell protection unit 33 and specified in the protection address cell unit 32. Since the protection address is forcibly skipped, the memory cell protection unit 33 does not operate.

그 결과, 상기 XOR 게이트(43)가 하이(High) 값을 출력하여 상기 SCR(46)에는 신호가 인가되지 않는다.As a result, the XOR gate 43 outputs a high value so that no signal is applied to the SCR 46.

그리고, 복사 시에는 상기 XOR 게이트(43)들이 순차적으로 증가하는 상기 메모리 셀 부(31)의 데이터와 상기 보호 어드레스 셀 부(32)의 데이터를 입력받는다.When copying, the data of the memory cell unit 31 and the data of the protection address cell unit 32, in which the XOR gates 43 sequentially increase, are input.

이때, 상기 메모리 셀 부(31)의 어드레스와 상기 보호 어드레스 셀 부(32)의 어드레스가 서로 같을 경우 즉 불법 복사일 경우, 상기 XOR 게이트(43)가 각 비트에서 모두 로우 값을 출력시키고, 상기 OR 게이트(44)는 로우 값을 출력시킨다.In this case, when the address of the memory cell unit 31 and the address of the protection address cell unit 32 are identical to each other, that is, illegal copying, the XOR gate 43 outputs a low value in each bit, and OR gate 44 outputs a low value.

그리고, 상기 NOR 게이트(45)가 읽기 상태이므로 /OE와 /CS의 로우 값과 상기 OR 게이트(44)의 로우 값을 입력받아 하이 값을 출력하므로 상기 SCR(46)이 동작하여 전원과 접지를 단락 시킨다.Since the NOR gate 45 is in a read state, the low value of / OE and / CS and the low value of the OR gate 44 are input to output a high value, so that the SCR 46 operates to supply power and ground. Short circuit.

이어, 전원과 접지의 단락으로 상기 퓨즈(47)가 끊어지거나 ROM의 복사장치에 손상을 준다.Subsequently, the fuse 47 is blown due to a short circuit between the power supply and the ground, or the copying device of the ROM is damaged.

그리고, 상기 메모리 셀 부(31)의 데이터와 상기 보호 어드레스 셀 부(32)의 데이터가 서로 다른 경우에는 그 반대로 상기 XOR 게이트(43)가 각 비트에서 모두 하이 값을 출력시키고, 상기 OR 게이트(44)는 하이 값을 출력시킨다.When the data of the memory cell unit 31 and the data of the protection address cell unit 32 are different from each other, the XOR gate 43 outputs a high value for each bit and vice versa. 44 outputs a high value.

그리고, 상기 NOR 게이트(45)가 읽기 상태이므로 /OE와 /CS의 로우 값과 상기 OR 게이트(44)의 하이 값을 입력받아 로우 값을 출력하므로 상기 SCR(46)이 동작하지 않아 계속해서 복사 동작을 진행한다.In addition, since the NOR gate 45 is in a read state, since the low value of / OE and / CS and the high value of the OR gate 44 are input, the low value is output, and the SCR 46 does not operate so that the copy is continued. Proceed with the operation.

본 고안의 반도체 메모리 장치는 여러 종류의 ROM에 특정 어드레스를 읽는 동안 전원의 퓨즈를 끊게 하는 원리의 불법 복사 방지 장치를 포함하여 구성하므로, 소프트웨어의 불법 복제를 방지하는 효과가 있다.The semiconductor memory device of the present invention is configured to include an illegal copy protection device of a principle that blows a fuse of a power supply while reading a specific address into various types of ROM, thereby preventing illegal copying of software.

Claims

A memory cell unit;

A protection address cell unit arranged to equal the number of bits of the memory cell unit and storing data to be protected;

And a memory cell protection unit for stopping an operation when a read address of the same address as the address of the protection address cell unit is stopped.

The method of claim 1,

And the memory cell protection unit includes a comparison unit for comparing data of the protection address cell unit with data of an address used during a read operation, and a protection selection unit for stopping a read operation according to a result of the comparison unit.

The method of claim 2,

And the comparing unit comprises an XOR gate receiving data of the protection address cell unit and data of an address used during a read operation, and an OR gate receiving an output of each XOR gate, respectively.

The method of claim 2 or 3,

And the protection selector comprises a NOR gate receiving the output of the OR gate, an SCR grounded by receiving the output of the NOR gate, and a fuse connected to the SCR.