KR20020088882A - Capacitor making methods of ferroelectric random access memory - Google Patents
Capacitor making methods of ferroelectric random access memory Download PDFInfo
- Publication number
- KR20020088882A KR20020088882A KR1020010027924A KR20010027924A KR20020088882A KR 20020088882 A KR20020088882 A KR 20020088882A KR 1020010027924 A KR1020010027924 A KR 1020010027924A KR 20010027924 A KR20010027924 A KR 20010027924A KR 20020088882 A KR20020088882 A KR 20020088882A
- Authority
- KR
- South Korea
- Prior art keywords
- platinum
- capacitor
- hydrogen
- film
- lower electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 FeRAM(Ferroelectric Random Access Memory)의 커패시터 제조방법에 관한 것으로 특히 전극으로 사용되는 백금을 고온 증착하여 커패시터의 상부전극에서 수소의 침투에 의한 커패시터 특성 열화를 제거하고, 동시에 하부전극의 산화막과의 접착력도 향상시키는 커패시터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of a ferroelectric random access memory (FeRAM), in particular, by depositing platinum used as an electrode at a high temperature to remove the deterioration of capacitor characteristics due to the penetration of hydrogen from the upper electrode of the capacitor, and at the same time with the oxide film of the lower electrode It relates to a capacitor manufacturing method for improving the adhesion of the.
FeRAM은 강유전체(Ferroelectric Material)의 분극반전과 히스테리시스 (Hysterisis) 특성을 이용한 비휘발성(Nonvolatible) 기억소자의 일종으로서 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 DRAM과 같은 고속, 대용량, 저전력을 가질 수 있는 이상적인 메모리이다. FeRAM 소자의 유전물질로는 SrBi2Ta2O9(이하 SBT), (SrxBi2-y(TaiNbj)2O9-Z)(이하 SBTN), Pb(ZrxTi1-X)O3(이하 PZT), SrTiO3(이하 ST), Bi4-xLaxTi3O12(이하 BLT)박막이 주로 사용된다. 상기 강유전체는 결정이기 때문에 그 박막 성장에는 하부의 재료가 중요하게 된다. 일반적으로 강유전체의 전극 재료로서 많이 사용되는 것은 백금(Pt)인데, 이는 백금이 강유전체 재료와 격자정수의 부정합이 적고, 반응성이 낮고 고온 내성이 우수하며, 자기배향성이 강하기 때문이다.FeRAM is a nonvolatile memory device that uses polarization reversal and hysteresis characteristics of ferroelectric materials. It is an ideal memory to have low power. Dielectric materials of FeRAM devices include SrBi 2 Ta 2 O 9 (hereinafter SBT), (Sr x Bi 2-y (Ta i Nb j ) 2 O 9-Z ) (hereinafter SBTN), and Pb (Zr x Ti 1-X ) O 3 (hereinafter PZT), SrTiO 3 (hereinafter ST), and Bi 4-x La x Ti 3 O 12 (hereinafter BLT) thin films are mainly used. Since the ferroelectric is a crystal, the underlying material becomes important for thin film growth. Generally, platinum (Pt) is widely used as an electrode material of ferroelectrics because platinum has little mismatch between ferroelectric material and lattice constant, low reactivity, excellent high temperature resistance, and strong self-orientation.
반면에 FeRAM의 커패시터 형성에 있어서 하부전극으로 백금을 사용하는 경우에는, 백금은 실리콘 산화막(SiO2)과 밀착성에 문제가 있기 때문에 백금 단층으로는 전극으로 사용하기가 곤란하다. 따라서 종래에는 접착력을 좋게하기 위하여 산화막 위에 Ti를 증착하고 산소분위기에서 열처리(Annealing)함으로써 TiO2를 형성하여 접착력을 개선하는 방법을 적용하고 있었다. 그러나 후속 강유전체를 결정화하기 위한 고온의 열처리 공정에 의해 TiO2내의 Ti가 백금으로 확산되어 접착막으로서의 TiO2막의 열화를 가져오게 되어 백금이 하부 산화막에서 떨어져 나가는 현상(Peeling)이 발생되는 문제점이 있었다.On the other hand, when platinum is used as the lower electrode in forming a capacitor of FeRAM, platinum is difficult to be used as an electrode as a platinum single layer because there is a problem in adhesion to the silicon oxide film (SiO 2 ). Therefore, conventionally, in order to improve adhesion, TiO 2 was formed by depositing Ti on an oxide film and annealing in an oxygen atmosphere to improve adhesion. However, due to the high temperature heat treatment process for crystallizing the subsequent ferroelectric, Ti in TiO 2 diffuses into platinum, resulting in deterioration of the TiO 2 film as an adhesive film, causing platinum to fall off from the lower oxide film. .
또한 상부전극으로 백금을 사용하는 경우에는 수소에 의한 열화의 문제점이 있다. 일반적으로 커패시터를 형성한 후 다음 공정인 IMD(Inter-Metal Dielectric;SiO2) 증착공정이나 보호막 증착공정(Passivation Layer Deposition;Si3N4)은 저온 공정이 요구되므로 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법을 이용한다. 그러나 PECVD는 다중체를 제외하고는 순수한 물질의 증착이 불가능하다는 단점이 있는데, 이는 기판의 낮은 온도 때문에 생성 기체의 방출이 효과적으로 이루어지지 않아서 이러한 원소들과 막이 결합된 상태가 되기 때문이다. 즉 IMD(Inter-Metal Dielectric) 증착공정이나 보호막 증착공정(Passivation Layer Deposition)에 쓰이는 가스인 SiH4/N2O 및 SiH4/NH3에 들어있는 수소와 막이 결합된 상태가 된다. 일반적으로 실리콘 산화막(SiO2)에는 5~10 원자 백분율의 수소를, 실리콘 질화막(Si3N4)에는 15~30 원자 백분율의 수소를 포함한다.In addition, when platinum is used as the upper electrode, there is a problem of deterioration due to hydrogen. Generally, after forming capacitor, Plasma Enhanced Chemical Vapor Deposition (PECVD) is required because IMD (Inter-Metal Dielectric (SiO 2 )) deposition process or passivation layer deposition (Si 3 N 4 ) process requires low temperature process. Use the method. PECVD, however, has the disadvantage that it is impossible to deposit pure materials except multimers, because the low temperature of the substrate prevents the release of the product gas, resulting in a combination of these elements and the film. That is, the hydrogen and the film contained in SiH 4 / N 2 O and SiH 4 / NH 3 , which are gases used in an inter-metal dielectric (IMD) deposition process or a passivation layer deposition process, are combined. In general, the silicon oxide film (SiO 2) contains hydrogen of 5 to 10 atomic percent, and the silicon nitride film (Si 3 N 4 ) contains hydrogen of 15 to 30 atomic percent.
이러한 막의 형성에 필요한 전구체(Precursor; SiH4,NH3등)에 들어있는 수소는 절연막 형성 또는 패시베니션막 형성에서 반응 후 빠져나가지 못하고, 막 내부에 잔류하는 수소 원자나 반응시 이차 생성물로 막 내부에 함유된 수소 원자는 쉽게 확산하여 커패시터의 강유전체막까지 도달한다. FeRAM 소자의 경우 커패시터 유전체 물질을 산소화합물로 이루어져 있어 수소 등에 의해 쉽게 환원되어 버린다. 이런 경우 커패시터 특성을 나타내는 산소 화합물 비율이 깨지게 되어 커패시터의 특성을 열화시키게 된다. 따라서 종래에는 커패시터 형성 후 보호막을 형성하기 전에 Al2O3등을 이용하여 수소의 확산을 방지하는 막을 형성하여 이를 방지하는 방식이 채용되고 있었으나, 이러한 수소 투과 방지막을 사용에도 불구하고 완벽한 열화의 제거는 불가능한 문제점이 있었다.Hydrogen contained in the precursor (Precursor; SiH 4 , NH 3, etc.) required for the formation of such a film does not escape after reaction in the formation of an insulating film or a passivation film, and remains in the film as a hydrogen atom remaining in the film or as a secondary product during the reaction. The hydrogen atoms contained in easily diffuse and reach the ferroelectric film of the capacitor. In the case of the FeRAM device, the capacitor dielectric material is made of an oxygen compound and is easily reduced by hydrogen or the like. In this case, the ratio of the oxygen compound representing the capacitor characteristics is broken, thereby degrading the characteristics of the capacitor. Therefore, conventionally, a method of forming a film that prevents diffusion of hydrogen using Al 2 O 3 or the like before forming a protective film after forming a capacitor has been adopted. However, even though such a hydrogen permeation prevention film is used, perfect deterioration is eliminated. There was an impossible problem.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 하부전극인 백금의 주상형 결정구조(Columnar Grain)의 그레인 크기(Grain Size)를 크게 함으로써 하부전극 접착막인 TiO2내의 Ti가 백금으로의 확산하는 것을 방지하는 커패시터 제조방법을 제공하는데 그 목적이 있다.The present invention has been made in order to solve the above problems, by increasing the grain size of the columnar crystal structure of platinum as the lower electrode (Ti) in TiO 2 as the lower electrode adhesive film to platinum It is an object of the present invention to provide a method for manufacturing a capacitor that prevents diffusion of metal.
또한 본 발명은 상부전극으로 사용되는 백금(Pt)의 그레인 크기(Grain Size)를 크게 함으로써 상부전극으로의 수소의 확산경로(Diffusion Path)를 길고 어렵게 하는 커패시터 제조방법을 제공하는데 그 목적이 있다In addition, an object of the present invention is to provide a method for producing a capacitor that makes the diffusion path of hydrogen to the upper electrode long and difficult by increasing the grain size of platinum (Pt) used as the upper electrode.
도 1 은 강유전체 커패시터의 구조와 수소 및 Ti의 확산 매커니즘 예시도.1 illustrates a structure of a ferroelectric capacitor and a diffusion mechanism of hydrogen and Ti.
도 2a 내지 2b는 저온증착 및 고온증착한 백금의 결정경계(Grain Boundary)의 크기를 상부에서 본 평면도.Figure 2a to 2b is a plan view from above of the size of the grain boundary (Grain Boundary) of platinum deposited at low temperature and high temperature.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
100 : 반도체 기판 105 : 산화막100 semiconductor substrate 105 oxide film
110 : 접착막 115 : 하부전극110: adhesive film 115: lower electrode
120 : 강유전체막 125 : 상부전극120 ferroelectric film 125 upper electrode
130 : 산화막 135 : 수소확산 방지막130: oxide film 135: hydrogen diffusion prevention film
140 : 보호막(Passivation Layer)140: passivation layer
145 : 백금(Pt)의 결정 단면 모식도145: Schematic diagram of the crystal cross section of platinum (Pt)
150 : TiO2에 있는 Ti가 하부전극으로 확산하는 경로150: path where Ti in TiO 2 diffuses to the lower electrode
155 : IMD나 보호막층의 수소가 상부전극으로 확산하는 경로155: Path where hydrogen of IMD or protective layer diffuses to upper electrode
상기 목적을 달성하기 위한 본 발명은, FeRAM의 커패시터를 제조방법에 있어서, 하부전극인 백금의 증착 온도는 550~600℃로 하는 제 1 단계, 강유전체 물질을 증착하는 제 2 단계, 상부전극인 백금의 증착 온도는 550~600℃로 하는 제 3 단계 를 포함하는 FeRAM의 커패시터 제조방법에 관한 것이다.In the present invention for achieving the above object, in the method of manufacturing a capacitor of FeRAM, the deposition temperature of platinum as the lower electrode is 550 ~ 600 ℃ the first step, the second step of depositing the ferroelectric material, platinum as the upper electrode The deposition temperature of the relates to a capacitor manufacturing method of FeRAM comprising a third step of 550 ~ 600 ℃.
본 발명은 강유전체 제조방법에 있어서, 상부전극에서 백금과 수소의 확산에 의한 커패시터의 특성열화와, 하부전극에서 백금의 산화막과의 접착력을 높이기 위하여 TiO2막의 Ti가 후속 열처리 공정에서 백금으로 확산되어 접착막으로서의 TiO2막의 열화를 가져오는 것이 모두 수소 및 Ti의 백금으로의 확산과 관계된다는 사실에 착안한 것이다. 즉, 수소 및 Ti의 백금으로의 확산경로(Diffusion Path)를 증가시키거나 확산 확률을 감소시킴으로써 문제점을 해결하도록 한 것이다.In the ferroelectric manufacturing method, Ti in TiO 2 film is diffused into platinum in a subsequent heat treatment process in order to increase the deterioration of the characteristics of the capacitor due to the diffusion of platinum and hydrogen in the upper electrode and the adhesion of the oxide film of platinum in the lower electrode. It is focused on the fact that all of the deterioration of the TiO 2 film as an adhesive film is related to the diffusion of hydrogen and Ti into platinum. That is, the problem is solved by increasing the diffusion path of hydrogen and Ti to platinum or reducing the diffusion probability.
일반적으로, 금속의 증착시 증착온도가 높아지면 결정의 크기가 커지게 되는데, 확산은 대부분 결정의 경계(Grain Boundary)에서 이루어지고 결정의 크기가 커지면 단위면적당의 확산경로(Diffusion Path)가 감소하는 성질을 이용하여 기존의백금의 증착온도인 약 500℃ 증착온도를 550~600℃로 높임으로써 백금의 그레인(Grain)의 크기를 증가시키고자 하였다.In general, as the deposition temperature increases during the deposition of metals, the size of the crystal becomes larger. Diffusion is mostly performed at the grain boundary, and as the size of the crystal increases, the diffusion path per unit area decreases. By using this property, the grain size of platinum was increased by increasing the deposition temperature of the existing platinum about 500 ° C to 550 ~ 600 ° C.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.The above objects, features and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 은 강유전체 커패시터의 구조와 수소 및 Ti의 확산 매커니즘 예시도이다. FeRAM의 커패시터는 하부전극(Pt, 115), 강유전체막(120), 상부전극(Pt, 125)으로 이루어져 있으며, 상기 하부전극(115)은 산화막(SiO2, 105)과의 접착력 개선을 의하여 접착막(TiO2, 110)이 증착되어 있다. 상기 강유전체막(120)으로는 SBT, SBTN, PZT, BLT 중에서 선택된 하나의 물질을 사용한다. 한편 상기 상부전극(120) 위로는 산화막(IMD, 130)과 보호막(Passivation Layer; Si3N4, 140)이 증착되어 있으며, 수소 확산을 방지하기 위하여 수소확산 방지막(Al2O3, 135)이 형성되어 있다. 도면부호 145는 백금(Pt)의 결정 단면 모식도이다. 수소 또는 Ti는 백금의 결정경계를 따라서 수직으로 확산되는데, 이는 백금은 배향성이 매우 강하기 때문에 결정립(grain)이 기둥형태의 주상 구조로되어 결정입계(grain boundary)가 상하 방향으로 일치되어 버리기 때문이다. 도면 부호 150은 TiO2에 있는 Ti가 하부전극으로 확산하는 것을 나타내며, 155는 IMD나 보호막층의 수소가 상부전극으로 확산하는 것을 보여주고 있다. 도 1에는 상,하부전극의 상호 배선(interconnection)이 생략되어 있으며, 설명하지 않은 도면부호 100은 반도체 기판을 나타낸다.1 illustrates the structure of a ferroelectric capacitor and a diffusion mechanism of hydrogen and Ti. The capacitor of the FeRAM consists of a lower electrode (Pt, 115), a ferroelectric film 120, and an upper electrode (Pt, 125), the lower electrode 115 is bonded by improving the adhesion with the oxide film (SiO 2 , 105) The films TiO 2 and 110 are deposited. As the ferroelectric film 120, one material selected from SBT, SBTN, PZT, and BLT is used. On the other hand, an oxide layer (IMD) 130 and a passivation layer (Si 3 N 4 , 140) are deposited on the upper electrode 120, and a hydrogen diffusion prevention layer (Al 2 O 3 , 135) to prevent hydrogen diffusion. Is formed. Reference numeral 145 is a schematic cross-sectional view of platinum Pt. Hydrogen or Ti diffuses vertically along the crystal boundary of platinum because platinum has a very strong orientation and grains become columnar columnar structures and grain boundaries coincide in the vertical direction. . Reference numeral 150 denotes that Ti in TiO 2 diffuses to the lower electrode, and 155 denotes that IMD or hydrogen in the protective layer is diffused to the upper electrode. In FIG. 1, interconnections of upper and lower electrodes are omitted, and reference numeral 100, which is not described, indicates a semiconductor substrate.
도 2a 내지 2b는 저온증착 및 고온증착한 백금의 결정경계(Grain Boundary)크기를 상부에서 본 모식도이다.Figures 2a to 2b is a schematic view of the grain boundary (Grain Boundary) size of platinum deposited at low temperature and high temperature from the top.
도 2a는 저온에서 증착한 백금의 결정경계(Grain Boundary)의 크기이며, 도 2b는 고온(550~600℃)에서 증착한 백금의 결정경계(Grain Boundary)의 크기이다. 도면에서 나타난 바와 같이 백금을 고온에서 증착하는 경우, 저온 증착에 비하여 그레인(Grain) 크기가 증가하여 확산경로가 감소하게 된다.Figure 2a is the size of the grain boundary (Grain Boundary) of platinum deposited at low temperature, Figure 2b is the size of the grain boundary (Grain Boundary) of platinum deposited at high temperature (550 ~ 600 ℃). As shown in the figure, when platinum is deposited at a high temperature, the grain size is increased compared to the low temperature deposition and the diffusion path is reduced.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
상기와 같이 이루어진 본 발명은, FeRAM의 커패시터를 제조하는 과정에서 백금의 증착온도를 고온으로 진행하여 그레인(Grain)의 크기를 크게 하여, 하부전극에서 문제가 되는 백금의 산화막과의 접착력 부족 문제를 해결할 수 있고, 상부전극에서 문제가 되는 수소의 투과에 의한 커패시터 특성의 열화를 방지하는 효과가 있다.The present invention made as described above, in the process of manufacturing a capacitor of FeRAM by increasing the deposition temperature of platinum to a high temperature (Grain), the problem of insufficient adhesion to the oxide film of platinum which is a problem in the lower electrode It is possible to solve the problem, and there is an effect of preventing deterioration of capacitor characteristics due to permeation of hydrogen, which is a problem in the upper electrode.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010027924A KR100683394B1 (en) | 2001-05-22 | 2001-05-22 | Capacitor making methods of ferroelectric random access memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010027924A KR100683394B1 (en) | 2001-05-22 | 2001-05-22 | Capacitor making methods of ferroelectric random access memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020088882A true KR20020088882A (en) | 2002-11-29 |
| KR100683394B1 KR100683394B1 (en) | 2007-02-15 |
Family
ID=27705840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010027924A KR100683394B1 (en) | 2001-05-22 | 2001-05-22 | Capacitor making methods of ferroelectric random access memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100683394B1 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363068B1 (en) * | 1995-12-26 | 2003-02-20 | 텔코디아 테크놀로지스, 인코포레이티드 | Electrode structure and method of making for ferroelectric capacitor integrated on silicon |
| KR100309818B1 (en) * | 1998-12-30 | 2002-01-17 | 박종섭 | Method of manufacturing a capacitor in a FeRAM |
| KR100545702B1 (en) * | 1999-06-28 | 2006-01-24 | 주식회사 하이닉스반도체 | Capacitor diffusion barrier film formation of ferroelectric memory device |
| KR100329781B1 (en) * | 1999-06-28 | 2002-03-25 | 박종섭 | Method for forming feram capable of preventing hydrogen diffusion |
| KR100333660B1 (en) * | 1999-06-30 | 2002-04-24 | 박종섭 | Method for forming ferroelectric capacitor |
-
2001
- 2001-05-22 KR KR1020010027924A patent/KR100683394B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100683394B1 (en) | 2007-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970477B2 (en) | Ferroelectric integrated circuit and manufacturing method thereof | |
| US6576053B1 (en) | Method of forming thin film using atomic layer deposition method | |
| KR100351056B1 (en) | Method of manufacturing semiconductor device including step of selectively forming metal oxide layer | |
| US6365927B1 (en) | Ferroelectric integrated circuit having hydrogen barrier layer | |
| US6570202B2 (en) | Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same | |
| JP4823260B2 (en) | Thin film formation method using atomic layer deposition | |
| JP4160638B2 (en) | Semiconductor device | |
| KR100329781B1 (en) | Method for forming feram capable of preventing hydrogen diffusion | |
| JP2001152339A (en) | Thin film deposition method using an atomic layer vapor deposition method | |
| KR100373079B1 (en) | Lead germanate ferroelectric structure with multi-layered electrode and deposition method for same | |
| KR20090017758A (en) | Method of forming a ferroelectric capacitor and method of manufacturing a semiconductor device using the same | |
| KR19990083291A (en) | Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation | |
| US6743643B2 (en) | Stacked memory cell having diffusion barriers | |
| US20040048455A1 (en) | Method of making layered superlattice material with improved microstructure | |
| US20040101977A1 (en) | Low thermal budget fabrication of ferroelectric memory using RTP | |
| WO2001066834A2 (en) | Chemical vapor deposition process for fabricating layered superlattice materials | |
| EP1003208A2 (en) | Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same | |
| US7217576B2 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
| EP0954019A2 (en) | Method for fabricating ferroelectric integrated circuits including a hydrogen heating step | |
| KR100683394B1 (en) | Capacitor making methods of ferroelectric random access memory | |
| JP2008028114A (en) | Dielectric capacitor | |
| KR100333645B1 (en) | Method for forming semiconductor memory device having zirconium oxide as hydrogen diffusion barrier | |
| KR100604663B1 (en) | FeRAM having double CLD and method for forming the same | |
| KR20010064099A (en) | A new method for forming alumina layer and fabricating method of semiconductor device using the same | |
| JP2006190716A (en) | Ferroelectric memory element and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |