KR20020085241A - 박막 트랜지스터 액정표시장치의 제조방법 - Google Patents
박막 트랜지스터 액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR20020085241A KR20020085241A KR1020010024645A KR20010024645A KR20020085241A KR 20020085241 A KR20020085241 A KR 20020085241A KR 1020010024645 A KR1020010024645 A KR 1020010024645A KR 20010024645 A KR20010024645 A KR 20010024645A KR 20020085241 A KR20020085241 A KR 20020085241A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- liquid crystal
- crystal display
- display device
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000005259 measurement Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 6
- 238000011109 contamination Methods 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 8
- 238000005406 washing Methods 0.000 abstract description 3
- 239000003344 environmental pollutant Substances 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 231100000719 pollutant Toxicity 0.000 abstract 1
- 238000012805 post-processing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 47
- 239000002356 single layer Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 3
- 238000010924 continuous production Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 게이트, 게이트 절연층, 반도체층, 오믹층, 소오스/드레인층, 패시베이션층 및 화소전극을 형성하는 단계를 포함하여 구성되는 박막트랜지스터 액정표시장치의 제조방법에 있어서, 오염측정물질과 상기 게이트 절연층, 반도체층, 또는 오믹층과의 접촉각을 측정하여 일정한 각을 기준으로 그 이하의 각이면 후속공정을 실시하고, 상기 일정한 각을 초과한 각이면 세정단계를 실시한 이후 재차 접촉각 측정을 하는 것으로, 반도체층과 절연층의 오염에 기인하므로 자연산화막이나 유기박막등의 오염 유무를 물과의 접촉각 측정으로 판단하여 후속공정을 계속 진행할지 아니면 추가로 세정할지를 판단할 수 있다. 따라서, 추가세정 또는 연속 공정간의 시간지연을 단축하여 오염물 최소로 박막트랜지스터의 특성에 기인하는 무라(mura)현상 개선할 수 있는 것이다.
Description
본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 게이트 절연층, 반도체층 및 오믹층의 다중 증착시 각각의 단일막과 물과의 접촉각 측정에 의한 오염정도를 판단하여 그에 따라 추가세정 또는 후속공정 진행여부를 판가름하는 박막트랜지스터 액정표시장치의 제조방법에 관한 것이다.
박막트랜지스터 액정표시장치는 스위칭 소자로서 박막트랜지스터를 사용하고 전극에 전압을 인가하여 형성되는 전계에 따라 액정이 배열되어 화상이 구현되는 디스플레이 장치이다. 이러한 박막트랜지스터 액정표시장치는 박형화,경량화,고정세화,고속응답화등의 특성에 의하여 음극선관(CRT)을 대체하여 수요가 급증하고 있는 실정이다.
이러한 박막트랜지스터 액정표시장치에 있어서도 화면상의 여러 불량특성이 있기도 하다. 대표적으로는 빛이 디스클리네이션 라인(Disclination Line)을 따라 새는 현상인 광누설, 액정내 이온 불순물이 잔류 직류전류에 의해 어느 한쪽의 폴리이미드막에 흡착되어 내부전계가 형성되어 발생되는 잔상, 한 화소의 신호가 상하좌우의 다른 화소에 영향을 끼쳐 발생하는 크로스토크, 킥백전압으로 인해 두 프레임간의 완전한 전압보상이 이루어지지 않아 발생하는 플리커현상등이 있다.
한편, 박막트랜지스터 액정표시장치의 패널이 대형화 되어감에 따라 박막트랜지스터 행렬패턴을 여러번으로 나누어서 형성하는데, 이에 따라 샷(shot)간의 휘도차이로 인하여 계선이 육안으로 인지되는 현상인 스티치(Stitch) 또는 무라(mura)현상이 발생한다.
이러한 무라(mura)현상 발생원인으로는 주로 샷간의 마스크 오정렬 정도, 배향불량, 박막트랜지스터의 특성불량등이 있다. 또한, 제조단가를 낮추기 위하여 적용되는 마스크수 저감공정으로 인한 연속박막증착에 따라 박막트랜지스터의 특성이 저하되는 원인도 있다.
종래, 이러한 박막트랜지스터의 특성불량을 개선하기 위하여 비정질 실리콘반도체층의 막조건 및 오믹층의 특성향상등의 증착조건 변경으로 특성향상을 시도해 오고 있었다.
그러나, 종래 박막트랜지스터의 특성향상 시도는 단일막과 단일막 사이의 계면간의 입자개선 작업으로 세정단계를 통하여 주로 불순물 입자수의 저감 노력은 행해져 왔으나, 각 막의 표면 오염에 대하여는 정확한 측정없이 후속공정이 진행되어 왔다. 이로 인한 누설전류로 말미암아 박막트랜지스터의 특성저하를 가져오는 문제점이 있었다.
또한, 단일막과 단일막간의 자연 산화막이나 유기오염박막등의 오염도 측정없이 공정관리를 해오고 있었기 때문에 박막트랜지스터의 반도체층 오염에 기인한 누설전류로 박막트랜지스터의 특성이 저하되는 문제점이 있었다.
이에 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법은 종래 기술의 문제점을 해결하고자 안출된 것으로, 본 발명의 목적은 게이트 절연층, 반도체층 및 오믹층의 다중 증착시 각각의 단일막과 물과의 접촉각 측정에 의한 오염정도를 판단하여 그에 따라 추가세정 또는 후속공정 진행여부를 판가름하는 박막트랜지스터 액정표시장치의 제조방법을 제공함에 있다. 또한, 본 발명의 다른 목적은 추가세정 또는 연속공정간의 시간지연을 단축하여 오염물을 최소화하여 박막트랜지스터의 특성에 기인하는 무라현상을 개선할 수 있는 박막트랜지스터 액정표시장치의 제조방법을 제공함에 있다.
도 1은 본 발명에 따른 물과의 접촉각 측정법을 나타내는 단며도.
도 2는 5마스크 공정에 의한 박막트랜지스터를 도시한 단면도.
도 3은 4마스크 공정에 의한 박막트랜지스터를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
20,30; 기판11,24,34; 게이트 절연층
13; 오염측정 물질22,32; 게이트
26,36; 반도체층28,38; 오믹층
40; 소오스/드레인층
상기 본 발명의 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법은, 게이트, 게이트 절연층, 반도체층, 오믹층, 소오스/드레인층, 패시베이션층 및 화소전극을 형성하는 단계를 포함하여 구성되는 박막트랜지스터 액정표시장치의 제조방법에 있어서, 오염측정 물질과 상기 게이트 절연층, 반도체층, 또는 오믹층과의 접촉각을 측정하여 일정한 각을 기준으로 그 이하의 각이면 후속공정을 실시하고, 상기 일정한 각을 초과한 각이면 세정단계를 실시한 이후 재차 접촉각 측정을 하는 것을 특징으로 한다.
도 1은 본 발명에 따른 오염측정 물질인 물(H2O; 13)과 기판(미도시)상에 형성된 박막, 예를 들면, 게이트 절연층(11)과의 접촉각( α) 측정법을 도시한 단면도이다.
본 발명은 게이트 절연층, 반도체층, 오믹층등을 다중 증착을 할때, 각각의 단일층과 물과의 접촉각을 측정하여 오염정도를 판단함으로써 계속하여 후속공정을 진행할지 아니면 추가적으로 세정을 실시하여야 할지를 판단하게 해준다. 이때, 그 판단기준으로는 접촉각으로서 측정각이 25도 이하이면 계속하여 후속공정을 진행하고 25도를 초과하는 경우에는 전술한 바와 같이 추가적으로 세정을 실시한 다음, 재차 접촉각을 측정하여 후속공정을 진행할지 아니면 다시한번 세정을 실시할지를 판단한다.
이하, 상기 접촉각 측정을 이용한 박막트랜지스터 액정표시장치의 제조방법을 설명한다.
도 2는 5마스크 공정에 의한 박막트랜지스터 액정표시장치의 제조방법을 도시한 단면도이고, 도 3은 4마스크 공정에 의한 박막트랜지스터 액정표시장치의 제조방법을 도시한 단면도이다. 다만, 상기 제조방법을 나타내는데 있어서, 각 공정별 단면도가 아닌 다수개의 구성층이 적층된 단면도만을 도시하였다.
박막트랜지스터는 기판상에 게이트, 게이트 절연층, 반도체층, 오믹층 및 소오스/드레인이 형성된 구조로 되어 있는 바, 이에 대한 제조방법을 단계별로 간략히 설명하면 다음과 같다.
5 마스크 공정에 의한 박막트랜지스터 액정표시장치의 제조방법은, 도 2를 참조하여, 제 1 마스크 공정으로 기판(20)상에 게이트(22)를 형성하는 단계와; 제 2 마스크 공정으로 게이트 절연층(24)과 반도체층(26)과 오믹층(28)을 형성하는 단계와; 제 3마스크 공정으로 소오스/드레인층(미도시)을 형성하는 단계와; 제 4 마스크 공정으로 패시베이션층(미도시)을 형성하는 단계와; 제 5 마스크 공정으로 화소전극(미도시)을 형성하는 단계로 구성된다.
이때, 상기 제 2마스크 공정에 있어서, 반도체층(26) 전후의 게이트 절연층(24)과 오믹층(28)의 표면오염정도를 물과 각 단일층과의 접촉각을 측정한다. 여기서, 접촉각이 25도 이하일 때만 연속하여 후속공정을 진행한다. 만일, 접촉각이 25도를 초과하면 추가적으로 세정을 실시한 후 재차 접촉각 측정을 하여 상기와 같은 과정을 반복한다.
한편, 4 마스크 공정에 의한 박막트랜지스터 액정표시장치의 제조방법은, 도 3을 참조하여, 제 1 마스크 공정으로 기판(30)상에 게이트(32)를 형성하는 단계와; 제 2 마스크 공정으로 게이트 절연층(34)과 반도체층(36)과 오믹층(38)과 소오스/드레인층(40)을 형성하는 단계와; 제 3 마스크 공정으로 패시베이션층(미도시)을 형성하는 단계와; 제 4 마스크 공정으로 화소전극(미도시)을 형성하는 단계로 구성되어 있다.
이 경우도 상기 5 마스크 공정과 마찬가지로 반도체층(36) 전후의 게이트 절연층(34), 오믹층(38)의 표면오염정도를 물과 각 단일층과의 접촉각을 측정한다. 이때도, 접촉각이 25도 이하일 때만 후속공정을 진행하고, 접촉각이 25도를 초과하면 재차 세정을 실시한 후 상기와 같은 과정을 반복한다.
한편, 상기 4 마스크 공정은 제 2 마스크 공정으로 소오스/드레인층(40)을 연속하여 증착하는데, 이때의 표면의 오염성을 물과의 접촉각 측정을 통하여 그 각이 25도 이하일 때만 후속공정을 진행한다.
본원에 개시한 실시예는 본 발명을 설명하기 위한 예이지 본 발명을 이에 한정하려는 의도는 아니다. 기타, 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따르는 박막트랜지스터 액정표시장치의 제조방법은 다음과 같은 효과가 있다.
누설전류와 같은 박막트랜지스터의 특성불량은 주로 반도체층과 절연층의 오염에 기인하므로 자연산화막이나 유기박막등의 오염 유무를 본 발명에 따른 물과의 접촉각 측정으로 판단하여 후속공정을 계속 진행할지 아니면 추가로 세정할지를 판단할 수 있다.
따라서, 추가세정 또는 연속 공정간의 시간지연을 단축하여 오염물을 최소화시켜 박막트랜지스터의 특성에 기인하는 무라(mura)현상을 개선할 수 있다.
Claims (3)
- 게이트, 게이트 절연층, 반도체층, 오믹층, 소오스/드레인층, 패시베이션층 및 화소전극을 형성하는 단계를 포함하여 구성되는 박막트랜지스터 액정표시장치의 제조방법에 있어서,오염측정 물질과 상기 게이트 절연층, 반도체층, 또는 오믹층과의 접촉각을 측정하여 일정한 각을 기준으로 그 이하의 각이면 후속공정을 실시하고, 상기 일정한 각을 초과한 각이면 세정단계를 실시한 이후 재차 접촉각 측정을 하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 오염측정 물질은 물(H2O)인 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 일정한 접촉각은 25도인 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010024645A KR20020085241A (ko) | 2001-05-07 | 2001-05-07 | 박막 트랜지스터 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010024645A KR20020085241A (ko) | 2001-05-07 | 2001-05-07 | 박막 트랜지스터 액정표시장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020085241A true KR20020085241A (ko) | 2002-11-16 |
Family
ID=27703893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010024645A KR20020085241A (ko) | 2001-05-07 | 2001-05-07 | 박막 트랜지스터 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020085241A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100700494B1 (ko) * | 2005-08-25 | 2007-03-28 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990061064A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체소자의 미세패턴 제조방법 |
| JPH11354801A (ja) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | 多結晶半導体の製造方法 |
| JP2001094107A (ja) * | 1999-09-20 | 2001-04-06 | Hitachi Ltd | 有機半導体装置及び液晶表示装置 |
| JP2001124686A (ja) * | 1999-10-27 | 2001-05-11 | Seiko Epson Corp | 液晶パネル基板の検査方法及び液晶パネルの製造方法 |
-
2001
- 2001-05-07 KR KR1020010024645A patent/KR20020085241A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990061064A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체소자의 미세패턴 제조방법 |
| JPH11354801A (ja) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | 多結晶半導体の製造方法 |
| JP2001094107A (ja) * | 1999-09-20 | 2001-04-06 | Hitachi Ltd | 有機半導体装置及び液晶表示装置 |
| JP2001124686A (ja) * | 1999-10-27 | 2001-05-11 | Seiko Epson Corp | 液晶パネル基板の検査方法及び液晶パネルの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100700494B1 (ko) * | 2005-08-25 | 2007-03-28 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668379A (en) | Active matrix crystal display apparatus using thin film transistor | |
| US6627470B2 (en) | Array substrate for use in LCD device and method of fabricating same | |
| US20090111204A1 (en) | Vertically Aligned Mode Liquid Crystal Display | |
| US7852450B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR19980018480A (ko) | 액정표시장치 | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR100336884B1 (ko) | 박막트랜지스터액정표시소자 | |
| US8586392B2 (en) | Display device and manufacturing method thereof | |
| US20020044229A1 (en) | Thin film transistor liquid crystal display and method of fabricating the same | |
| US20070001961A1 (en) | Method of forming fine pattern, liquid crystal display device having a fine pattern and fabricating method thereof | |
| US6833898B2 (en) | Liquid crystal display apparatus | |
| CN101393388A (zh) | 薄膜晶体管液晶显示器阵列基板的制造方法 | |
| KR100360751B1 (ko) | 액정 표시장치 | |
| KR20020085241A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20000003173A (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| US20120292620A1 (en) | Pixel structure and manufacturing method thereof | |
| KR100213967B1 (ko) | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 | |
| KR20020022570A (ko) | 액정 표시 장치 | |
| US6847429B2 (en) | Method of adjusting a substrate size of liquid crystal display device | |
| KR100289650B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR20000003756A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR100237680B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 | |
| KR100577777B1 (ko) | 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법 | |
| KR100798540B1 (ko) | 프린지 필드 스위칭 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |