KR20020083276A - A method for preparing of the bit line polycide with dichrolosilane - Google Patents
A method for preparing of the bit line polycide with dichrolosilane Download PDFInfo
- Publication number
- KR20020083276A KR20020083276A KR1020010022713A KR20010022713A KR20020083276A KR 20020083276 A KR20020083276 A KR 20020083276A KR 1020010022713 A KR1020010022713 A KR 1020010022713A KR 20010022713 A KR20010022713 A KR 20010022713A KR 20020083276 A KR20020083276 A KR 20020083276A
- Authority
- KR
- South Korea
- Prior art keywords
- dcs
- polysilicon
- bit line
- wsi
- deposition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 14
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 34
- 238000000137 annealing Methods 0.000 claims description 21
- 238000011010 flushing procedure Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 29
- 229920005591 polysilicon Polymers 0.000 abstract description 24
- 229910021332 silicide Inorganic materials 0.000 abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000006911 nucleation Effects 0.000 abstract description 2
- 238000010899 nucleation Methods 0.000 abstract description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 abstract 2
- 230000008021 deposition Effects 0.000 description 28
- 239000000460 chlorine Substances 0.000 description 26
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 16
- 229910052801 chlorine Inorganic materials 0.000 description 16
- 239000010408 film Substances 0.000 description 16
- 239000013078 crystal Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 229910008045 Si-Si Inorganic materials 0.000 description 3
- 229910006411 Si—Si Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000010574 gas phase reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910008938 W—Si Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000000399 optical microscopy Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Abstract
Description
[산업상 이용분야][Industrial use]
본 발명은 디클로로실란(DCS)을 이용한 비트 라인 폴리사이드의 형성 방법에 관한 것으로, 더욱 상세하게는 DCS가 기초가 된 WSi가 증착 중 발생한 공정 거동을 종합, 평가, 조사하여 비트 라인 폴리사이드의 공정 개발에 관련하여 양산 적용할수 있는 디클로로실란을 이용한 비트 라인 폴리사이드의 형성 방법에 관한 것이다.The present invention relates to a method for forming a bit line polyside using dichlorosilane (DCS), and more specifically, to process the bit line polyside by synthesizing, evaluating and investigating the process behavior generated during deposition of WSi based on DCS. The present invention relates to a method for forming a bit line polyside using dichlorosilane that can be mass-produced in connection with development.
[종래 기술][Prior art]
일반적인 반도체 장치의 전도용 배선으로 이용되는 도핑된 폴리 실리콘 또는 텅스텐 실리사이드 박막이나 폴리 사이드 박막에 있어서, 비트라인을 패터닝한 후 650 ℃ 이상의 후속 열공정을 진행하게 되는데 이때 위의 박막 라인들의 자체 격자 구조가 변형되어 스트레스를 받게 되어 박막이 수축함에 따라 배선이 수평 방향으로 수축함과 동시에 배선의 종단이 수직 방향으로 휘는 현상이 발생하게 된다.In the doped polysilicon or tungsten silicide thin film or polyside thin film, which is used as a conductive wiring of a general semiconductor device, after the bit line is patterned, subsequent thermal processes of 650 ° C. or higher are performed. As the thin film shrinks, the wire shrinks in the horizontal direction and the terminal ends of the wire bend in the vertical direction.
이와 같은 변형 현상이 발생하게 되면 이후 외부에서 신호가 유입되는 금속 배선과 비트라인을 연결하는 콘택 공정시 미스얼라인을 일으키는 주원인이 된다.When such a deformation occurs, a main cause of misalignment is caused during a contact process connecting a metal line and a bit line from which an external signal flows.
이렇게 미스 얼라인이 될 경우 정상 상태에서 금속 배선과 비트라인이 연결되어야 하나 실제로는 연결되지 않는다든지 비트라인이 미스얼라인되어 비트라인 부분을 관통하여 하부 워드라인 또는 실리콘기판과 연결되는 현상이 발생하여 소자 구동에 치명적인 오류가 발생하다는 문제점이 있다.In case of misalignment, metal wiring and bit line should be connected in normal state, but it is not actually connected or bit line is misaligned and penetrates through bit line part and connects to lower word line or silicon substrate. As a result, a fatal error occurs in driving the device.
또한, 텅스텐 실리사이드의 하부막질인 폴리 실리콘 내부에 동일량 이상의 염소가 함유되어 있어 증착 온도를 높이면 염소의 함량이 증가하고, 염소가 어떤 형태이든 (Cl 또는 SiCl2결정) 생성 반응 또는 확산 반응에 영향을 주는 중요한 팩터로 작용하고 있고, 이 팩터의 영향으로, 형성된 폴리 사이드는 도 1에서 보는 바와 같이, 하지막질인 폴리 실리콘이 전체적으로 2.5 배 정도로 이상 성장하였음을 알 수 있다 (초기 1000 → 2500 A). 또한, 텅스텐 실리사이드의 이상 성장과 헤이즈 현상(haze), 그리고 염소의 응축(SiClx결정)에 의한 은하수 현상 등이 특이 사항으로 발발한다는 문제점이 있다(도 2 참조).In addition, since the same amount of chlorine is contained in polysilicon, which is the lower film of tungsten silicide, increasing the deposition temperature increases the content of chlorine and affects the production reaction or diffusion reaction in any form of chlorine (C1 or SiCl 2 crystal). It is an important factor that gives the effect, and the influence of this factor, it can be seen that the poly-side formed, as shown in Figure 1, the underlying film polysilicon growth of about 2.5 times or more as a whole (initial 1000 → 2500 A) . In addition, there are problems in that abnormal growth and haze of tungsten silicide, and the phenomenon of milky way due to chlorine condensation (SiCl x crystal) occur in particular matters (see FIG. 2).
상기 헤이즈 현상(haze 현상)이라 함은 육안으로 전체적으로 헤이즈한 현상을 관찰할 수 있으나, 단면 SEM 상으로 보면 폴리 실리콘이 부분적으로 성장하여 DCS가 기초가 된 폴리 사이드를 밀고 나오는 크랙 현상이고, 은하수 현상이라 함은 광학 마이크로스코피에서의 빛 스캐터링 결정 구조에 의한 빛 반사 현상을 말한다.The haze phenomenon (haze phenomenon) is a phenomenon that the overall haze can be observed with the naked eye, but in the cross-sectional SEM, polysilicon is partially grown and cracks that push out the polyside on which the DCS is based, and the Milky Way phenomenon This refers to a light reflection phenomenon caused by light scattering crystal structure in optical microscopy.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 가스상 반응의 경향이 매우 적어 입자 측면에서 유리하며, 인화성이 낮아 안전성이 높고, 불순물 측면에서도 유리하며, 비저항을 낮출 수 있는 비트라인 폴리사이드를 형성하는 방법을 제공하는 것이다.The present invention has been made to solve the problems described above, the object of the present invention is very advantageous in terms of particles due to the small tendency of the gas phase reaction, low flammability, high safety, impurities in terms of lower resistance, It provides a method for forming a bit line polyside that can be.
도 1은 본 발명에 따라 형성된 폴리 사이드의 단면을 나타내는 SEM 사진이다.1 is a SEM photograph showing a cross section of a polyside formed according to the present invention.
도 2는 종래 기술에 따라 형성된 폴리 사이드의 WSi의 크랙이 발생한 것을 나타내는 SEM 사진이다.2 is a SEM photograph showing that cracks in the WSi of the polyside formed according to the prior art have occurred.
도 3a는 증착시 온도에 따른 염소의 프로파일을 나타내는 그래프이고, 도 3b는 어닐링 전후의 염소량을 나타내는 SIMS 프로파일이다.Figure 3a is a graph showing the profile of chlorine with temperature during deposition, Figure 3b is a SIMS profile showing the amount of chlorine before and after annealing.
도 4는 620 ℃에서 DCS를 기초로 한 WSi를 증착한 후의 AUGER 결과를 나타내는 그래프이다.4 is a graph showing the AUGER results after the deposition of the WSi based on the DCS at 620 ℃.
본 발명은 상기한 목적을 달성하기 위하여, 본 발명은The present invention to achieve the above object, the present invention
모노 실란으로 플러쉬(flush)하는 단계;Flushing with mono silane;
디클로로실란(DCS)으로 핵 생성하는 단계;Nucleating with dichlorosilane (DCS);
디클로로실란으로 증착하는 단계;Depositing with dichlorosilane;
디클로로실란(DCS)으로 플러쉬(flush)하는 단계; 및Flushing with dichlorosilane (DCS); And
상기 증착된 폴리사이드 막을 어닐링(annealing)하는 단계Annealing the deposited polyside film
를 포함하는 것을 특징으로 하는 디클로로실란을 이용한 비트라인 폴리사이드를 형성하는 방법을 제공한다.It provides a method for forming a bit line polyside using dichlorosilane, characterized in that it comprises a.
본 발명에서는 DCS 폴리사이드의 하지막질인 폴리 실리콘의 결정성 여부와 증착 관련성, WSi의 증착 온도 조건별 상 전이 변화에 따른 증착 특성과 스토이키오메트리(stoichiometry)별 비저항 변화 및 스트레스 분포 등을 스플릿 테스트(split test)를 진행하여 Si의 이상 성장 거동을 살펴본다.In the present invention, the crystallinity and deposition relatedness of polysilicon, which is a base film of DCS polyside, and the deposition characteristics according to the phase transition change according to the deposition temperature conditions of WSi, the resistivity change and the stress distribution according to stoichiometry A split test is conducted to examine the abnormal growth behavior of Si.
디클로로실란(Dichrolosilane; SiH2Cl2; DCS)이 기초가 된 WSi의 반응은 WF6+ 7/2 SiH2Cl2→3/2 SiF4+ 7 HCl + WSi2이다.The reaction of WSi based on Dichrolosilane (SiH 2 Cl 2 ; DCS) is WF 6 + 7/2 SiH 2 Cl 2 → 3/2 SiF 4 + 7 HCl + WSi 2 .
상기 반응은 열역학적으로 안정된 반응 조건으로 반응 상수인 log Kp는 각각 500 K에서 65이며 800 K에서 45를 나타낸다. 따라서, 가스 상 반응(Gas Phase Reaction; Nucleation)의 경향이 매우 작은 성향을 나타내어 입자 측면에 유리하며, 인화성이 낮아 안전성이 높고, 불순물 측면에서도 유리하다.The reactions are thermodynamically stable reaction conditions. The reaction constants log Kp are 65 at 500 K and 45 at 800 K, respectively. Accordingly, the gas phase reaction (Nucleation) tends to have a very small tendency, which is advantageous in terms of particles, has a low flammability, high safety, and is advantageous in terms of impurities.
따라서, 본 발명에서는 WSi을 폴리 실리콘 위에 적층하는 경우 종래의 모노 실란이 기초가 된 WSi의 증착 공정 대신에 디클로로실란(dichlorosilane)을 기초로 하여 WSi를 증착하는 공정을 사용한다.Therefore, the present invention uses a process of depositing WSi based on dichlorosilane in place of the deposition process of WSi based on conventional monosilane when the WSi is laminated on polysilicon.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.
먼저, 캐패시터에 접속되는 랜딩 플러그가 형성된 하부 절연층을 반도체 기판에 형성한다.First, a lower insulating layer having a landing plug connected to a capacitor is formed on a semiconductor substrate.
그리고, 상기 하부 절연층 상부에 다결정 실리콘 막을 적층한다. 이후, 상기 다결정 실리콘 막 상부에 종래와는 달리 모노사이렌(MS)을 기초로 한 텅스텐 실리사이드막을 적층하지 않고, 디클로로실란(DCS)과 텅스텐 플루오라이드(WF6)를 기초로 적층하여 다결정 실리콘 막과 함께 폴리사이드 층을 형성한다.Then, a polycrystalline silicon film is laminated on the lower insulating layer. Thereafter, on the polycrystalline silicon film, a tungsten silicide film based on mono siren (MS) is not laminated on the polycrystalline silicon film, and a polycrystalline silicon film is laminated on the basis of dichlorosilane (DCS) and tungsten fluoride (WF 6 ). Together to form a polyside layer.
이때, 상기 다결정 실리콘 막과 텅스텐 실리사이드의 적층 구조를 폴리사이드라 한다.At this time, the laminated structure of the polycrystalline silicon film and tungsten silicide is called polyside.
상기 폴리사이드의 하부막질인 다결정 폴리 실리콘의 결정화 온도는 530 내지 550 ℃이므로, 상기 폴리 실리콘은 확산 공정 온도가 530 ℃로 도핑되고, 이는 결정화의 초기 진행 단계이며, 증착 초기 상태는 비정질 상태이다.Since the crystallization temperature of polycrystalline polysilicon, which is the lower film of the polyside, is 530 to 550 ° C, the polysilicon is doped to a diffusion process temperature of 530 ° C, which is an initial progression phase of crystallization, and the initial deposition state is amorphous.
상기 폴리사이드 층을 형성하기 위하여, DCS를 기초로 한 증착 공정을 진행하기 전에 모노 실란(SiH4)으로 플러쉬(flush) 공정을 진행한다. 상기 플러쉬 공정은 하지막과 동일한 Si 막을 형성시켜 주는 작용으로, 자연스럽게 Polycide 를 형성시켜 줌으로 해서 필링(Peeling) 현상의 방지와 계면에서의 콘택 저항을 오믹(Omic)으로 유도하는 효과가 있다. 이때, 플러쉬 온도는 600 내지 650 ℃인 것이 바람직하다.In order to form the polyside layer, a flush process is performed with mono silane (SiH 4 ) before proceeding with the deposition process based on DCS. The flushing process is to form the same Si film as the underlying film, thereby naturally forming a polycide, thereby preventing peeling and inducing contact resistance at the interface to ohmic. At this time, the flush temperature is preferably 600 to 650 ℃.
모노 실란 플러쉬 공정이 완료된 후, DCS가 기초가 된 실리사이드 증착 공정을 진행한다. DCS 베이스의 텅스텐 실리사이드 증착 공정은 DCS를 도포(Flush)하여 DCS를 기초한 실리사이드의 핵을 형성한다. 핵이 형성된 후 DCS 베이스의 폴리사이드막을 증착시킨다. DCS 막을 증착하고 DCS로 후속 플러쉬 공정을 진행한 후, 어닐링 공정을 진행한다.After the mono silane flush process is completed, a silicide deposition process based on DCS is performed. The tungsten silicide deposition process of the DCS base flushes the DCS to form nuclei of the silicide based on the DCS. After the nucleus is formed, a polyside film of the DCS base is deposited. The DCS film is deposited, followed by a subsequent flush process with the DCS, followed by an annealing process.
상기 모노 실란 플러쉬 공정, DCS 증착 공정 등은 600 내지 650 ℃에서 진행하는 것이 바람직하다. 상기 증착 장비로는, 예를 들어, CVD 장비를 이용하여, 압력 1.0 내지 1.4 토르(Torr)에서 DCS 증착은 플라즈마 상태에서 5 내지 30 초간 실시한다.The monosilane flush process, DCS deposition process and the like is preferably performed at 600 to 650 ℃. As the deposition equipment, for example, using a CVD equipment, DCS deposition at a pressure of 1.0 to 1.4 Torr is performed for 5 to 30 seconds in a plasma state.
상기 증착 공정은 증착 공정시의 온도 변화에 따라 전자의 격자 산란의 영향으로 비저항이 변하게 되며, WSi의 결정화 진행도에 영향을 미치게 된다. 따라서, 종래의 모노 실란이 기초가 된 WSi의 증착 조건인 400 ℃ 전후의 온도에서는 완전한 WSi의 결정 구조를 이루기 전 단계로 다량의 W-W 결합, Si-Si 결합, W-Si 결합이 불규칙하게 배열되어 있는 비정질 구조이기 때문에 전자의 격자 산란이 심하게 일어나며 이에 따라 비저항 값이 높으나 본 발명에 따른 경우에는 증착 온도가 600 내지 650 ℃로 스토이키오메트리가 WSix의 x가 2 근처인 안정된 조성비(BCC 구조, 중심의 1개의 W와 주변의 8개의 Si)로 과도한 Si의 양을 줄이면서 비저항이 작은 W의 조성이 상대적으로 큰 쪽으로 유도하는 조건이 된다.In the deposition process, the resistivity changes due to the lattice scattering of electrons according to the temperature change during the deposition process, and affects the degree of crystallization of WSi. Therefore, a large amount of WW bonds, Si-Si bonds, and W-Si bonds are irregularly arranged before the formation of a complete WSi crystal structure at temperatures around 400 ° C., which is a deposition condition of WSi based on conventional monosilane. Because of the amorphous structure, electron lattice scattering occurs severely, and accordingly, the resistivity is high, but according to the present invention, the deposition temperature is 600 to 650 ° C. and the stoichiometry of the WSix has a stable composition ratio (BCC structure, One W in the center and eight Si around it is a condition that leads to a relatively large composition of W having a small specific resistance while reducing the amount of excessive Si.
즉, 600 내지 650 ℃에서 증착시 조성비가 Si/W가 2.18로 어닐링 공정을 진행한 후와 별다른 유의차가 보이지 않고, 이는 안정된 조성비의 결정화가 증착시 진행된 상태로 판단할 수 있다. 더욱이, 650 ℃ 이상의 온도에서는 유의차가 없음을 알 수 있다. 따라서, WSi의 전이(헥사고날 상에서 테트라고날 상으로의 전이) 온도가 620 ℃ 이상인 것을 감안할 때 DCS가 기초가 된 WSi의 증착 온도는 최소한 600 ℃ 이상이어야 함을 알 수 있다.That is, a significant difference does not appear after the annealing process with a composition ratio of Si / W of 2.18 at 600 to 650 ° C., which can be determined as a crystallization of a stable composition ratio at the time of deposition. Moreover, it can be seen that there is no significant difference at a temperature of 650 ° C or higher. Thus, considering that the transition temperature of WSi (transition from hexagonal to tetragonal) is at least 620 ° C., it can be seen that the deposition temperature of the DCS-based WSi should be at least 600 ° C. or more.
또한, 상기 어닐링 공정은 후속 공정인 GPOX(Gate Poly Oxide)의 형성 공정 조건과 동일하게 800 내지 850 ℃에서 20 내지 40분간 실시한다. 이러한 결과는 모노 실란이 기초가 된 WSi 공정과 비교할 때 3/5 정도로 비저항이 낮아지는 결과를 얻을 수 있고, 인장응력을 As 증착(Depo) 대비 1/2 수준으로 낮출 수 있다.In addition, the annealing process is carried out for 20 to 40 minutes at 800 to 850 ℃ the same as the conditions for forming a gate poly oxide (GPOX) is a subsequent process. The result is that the specific resistance is lowered by about 3/5 compared with the WSi process based on monosilane, and the tensile stress can be lowered to 1/2 level of As deposition (Depo).
이하, 본 발명의 바람직한 실시예를 제시한다. 다만, 하기하는 실시예는 본 발명을 더욱 잘 이해하기 위하여 제시되는 것일 뿐 본 발명이 하기하는 실시예에 한정되는 것은 아니다.Hereinafter, a preferred embodiment of the present invention. However, the following examples are only presented to better understand the present invention, but the present invention is not limited to the following examples.
실시예 1 내지 3 및 비교예 1Examples 1 to 3 and Comparative Example 1
하기 표 1과 같이, 실시예 1 내지 3은 디클로로실란을 기초로 하여 WSi를 증착하여 폴리사이드를 제조하였고, 비교예 1은 종래 기술에 따른 모노 실란을 기초로 하여 WSi를 증착하여 폴리사이드를 제조하였다.As shown in Table 1, Examples 1 to 3 prepared a polyside by depositing WSi based on dichlorosilane, and Comparative Example 1 prepared a polyside by depositing WSi based on monosilane according to the prior art. It was.
상기 제조된 폴리사이드를 증착시 및 어닐링 이후의 물성을 측정하여 하기하는 표 1에 나타내었다.The prepared polysides are shown in Table 1 below by measuring physical properties during deposition and after annealing.
표 1Table 1
*. 어닐링 조건은 830 ℃에서 30분간 진행.*. Annealing conditions were carried out for 30 minutes at 830 ℃.
폴리사이드 제조시 일정 다량의 실리콘이 외부로부터 연속적으로 공급되면, 실리콘의 공급과 확산은 계속 유지될 것이며, 과잉의 실리콘은 WSi/폴리 실리콘 인터페이스 쪽으로 확산 이동이 이루어지고, 이는 진공 중에서 620 ℃ 온도 조건으로 폴리 실리콘의 성장 결정 성장을 유발시킨다. 따라서, 과도한 실리콘의 공급을 중단하면 비정질 폴리 실리콘 및 결정질 폴리 실리콘의 이상 성장 현상을 억제할 수 있다.If a certain amount of silicon is continuously supplied from the outside during polyside manufacture, the supply and diffusion of silicon will continue to be maintained, and excess silicon will diffuse diffusion towards the WSi / polysilicon interface, which is at 620 ° C. temperature conditions in vacuum. This causes growth of polysilicon growth crystals. Therefore, when the excessive supply of silicon is stopped, abnormal growth of amorphous polysilicon and crystalline polysilicon can be suppressed.
또한, 스트레스 측면에서 본 발명에 따른 실시예 1 내지 3을 보면 비교예 1보다 WSi 증착시 장력 스트레스(tensile stress)가 증가하나, 어닐링 이후에는 감소함을 알 수 있다(실시예 1의 경우 2E16 →1E54 dyne/㎠).In addition, in Examples 1 to 3 according to the present invention in terms of stress, it can be seen that tensile stress is increased during deposition of WSi than Comparative Example 1, but decreases after annealing (2E16 in Example 1 → 1E54 dyne / cm 2).
또한, 염소의 영향으로는 폴리 실리콘 쪽으로 염소(Cl)의 함유량이 증가하고, 염소의 거동은 WSi/폴리 실리콘 계면 쪽으로 집중되며, 어닐링 처리 후에는 폴리 실리콘 방면의 계면에 집중됨을 도 3에서 알 수 있다. 도 3a 및 도 3b에서 염소의 함량은 본 발명이 실시예에 의한 경우가 모노 실란이 기초가 된 WSi의 공정인 경우보다 1 차수(order) 큰 프로파일을 나타냄을 알 수 있다.In addition, the influence of chlorine increases the content of chlorine (Cl) toward the polysilicon, the chlorine behavior is concentrated toward the WSi / polysilicon interface, and after annealing treatment is concentrated on the interface toward the polysilicon. have. It can be seen that the content of chlorine in FIGS. 3A and 3B shows an order of magnitude larger than the case of the WSi process based on the monosilane based on the present invention.
또한, 증착시와 어닐링 처리 후의 전체적인 온도별 프로파일의 차이는 보이지 않으나, 폴리 실리콘 쪽으로 염소의 함유량이 증가함을 보였고, 따라서, 염소의 거동은 WSi/폴리 실리콘 계면 쪽으로 집중되며, 어닐링 처리 후에는 폴리 실리콘 방면의 계면에 집중됨을 알 수 있었다.In addition, there was no difference in the overall temperature-specific profile during deposition and after annealing, but the chlorine content increased towards polysilicon, thus the chlorine behavior was concentrated towards the WSi / polysilicon interface, and after annealing It can be seen that the concentration on the interface toward the silicon.
상기와 같은 원인은 다음과 같다.The above causes are as follows.
DCS가 기초가 된 WSi는 헥사고날 상(hexagonal phase)과 테트라고날 자리(tetragonal site)가 공존하는 기둥 구조(columnar)를 하고 있으며, 또한, BCC 구조(Body Centered Cubic; 1개의 W와 8개의 Si)를 갖는 공유 결합 구조(헥사고날상, 테트라고날 상 둘 다 동일함)를 하고 있으며, 결합에 관여하지 않는 과잉의 Si(620 ℃의 온도 영역에서 헥사고날과 테트라고날 상 사이에 남는 2개씩의 Si)는 스택킹 폴트(stacking fault)로 작용한다.The WSi on which DCS is based has a columnar structure in which the hexagonal phase and the tetragonal site coexist, and also the BCC structure (Body Centered Cubic; 1 W and 8 Si). Two covalently bonded structures (the same for both hexagonal and tetragonal phases) with no extraneous Si (remaining between the hexagonal and tetragonal phases in the temperature range of 620 ° C) Si) acts as a stacking fault.
이 스택킹 폴트로 작용된 Si가 Cl과 더불어 확산에 영향을 줄 것으로 판단된다. 불소 양이 상대적으로 적은 이유도 이 온도에서 부산물로 발생되는 SiF4의 기화가 빠른 이유를 들 수 있으나, 염소는 기화되지 않으며 염소와 결합된 SiClx결정으로 잔존하여, 전체적 거동에 영향을 미치는 것으로 판단된다.Si acting as a stacking fault is thought to affect diffusion along with Cl. The relatively low amount of fluorine is one of the reasons for the rapid evaporation of SiF 4 as a by-product at this temperature, but chlorine does not vaporize and remains as a SiCl x crystal combined with chlorine, affecting its overall behavior. Judging.
또한, Si-Cl, Si-Si, Si-H, H-Cl의 결합 강도(bond strength)의 비교로 결합 형태 및 확산 현상의 설명이 가능하며, 이는 각각 4.7 eV, 3.4 eV, 3.1 eV, 4.5 eV로 활성화 상태에서 Cl이 과도한 Si와 쉽게 결합 가능하며, 또한 Si와 결합하기 위하여 Si-H 또는 Si-Si 결합을 끊게 되고, 다시 여분의 Si는 Cl과 재결합을 하고, 연속적인 분리와 결정 결합의 도미노 현상을 일으키는 거동으로 유추된다.In addition, the comparison of the bond strengths of Si-Cl, Si-Si, Si-H, and H-Cl enables the explanation of the bonding type and diffusion phenomena, which are 4.7 eV, 3.4 eV, 3.1 eV, 4.5, respectively. In the activated state with eV, Cl can easily bond with excessive Si, and also breaks the Si-H or Si-Si bond to bond with Si, and the extra Si recombines with Cl, and subsequent separation and crystallization It is inferred as the behavior that causes the phenomenon of domino.
이러한 연속적인 도미노 현상이 염소에 의한 확산 현상으로 나타나며, 결국 SiClx결합으로 잔존하게 된다. 어닐링 후에는 폴리 실리콘 쪽으로 Cl 양이 많이 잔존하는 결과를 보더라도 WSi가 어닐링 조건인 800 내지 850 ℃에서 테트라고날 사이트의 결정 구조를 가지며 안정적인 스토이키오메트리를 얻는 쪽으로 진행되었으며, 상대적으로 Si가 풍부한 폴리 실리콘 쪽으로 SiClx의 결정으로 판단되는 Cl의 함유량이 증가되는 현상이 나타난다.This continuous domino phenomenon appears as a diffusion phenomenon by chlorine and eventually remains as a SiCl x bond. After annealing, even though the Cl content remained in the polysilicon side, WSi proceeded to obtain stable stoichiometry with tetragonal site crystal structure at 800 to 850 ° C, annealing condition. A phenomenon in which the content of Cl, which is determined as a crystal of SiCl x , increases to silicon, is increased.
이때, 염소의 농도는 1E18 원자/㎤로 전체 격자의 1/105정도의 함유량이다.At this time, the concentration of chlorine is 1E18 atoms / cm 3, which is about 1/10 5 of the total lattice.
따라서, DCS가 기초가 된 WSi는 모노 실란을 기초로 한 WSi와 비교할 때 다량의 Cl이 함유되어 있으며, 이는 SiClx형태로 잔존하여 생성 반응 및 확산 반응에 영향을 주는 팩터(factor)로 작용하고 있다.Thus, WSS on which DCS is based contains a large amount of Cl compared to WSi based on monosilane, which remains in the form of SiCl x and acts as a factor influencing the production and diffusion reactions. have.
한편, 증착시 온도 변화에 따른 비저항은 어닐링 조건이 GPOX(Gate Poly Oxide)의 형성 조건과 동일한 830 ℃에서 30분간, RTP(Rapid Thermal Process) 조건으로는 1000 ℃에서 30 초와 1000 ℃에서 60초간 진행한 결과, 전체적으로 증착 온도가 높을수록 비저항이 낮아지는 결과를 얻을 수 있었으나, 600 내지 660 ℃ 이상의 온도에서는 유의차가 없고, 모노 실란을 기초로 한 WSi와 비교할 때 3/5 정도의 비저항이 떨어지는 효과를 가진다(표 1 참조).On the other hand, the specific resistance according to the temperature change during deposition is 30 minutes at 830 ℃ the annealing conditions are the same as the formation conditions of the gate poly oxide (GPOX), 30 seconds at 1000 ℃ and 60 seconds at 1000 ℃ in RTP (Rapid Thermal Process) conditions As a result, as a whole, the higher the deposition temperature, the lower the resistivity was obtained. However, there was no significant difference in the temperature of 600 to 660 ℃ or more, and compared with the WSi based on monosilane, the resistivity of about 3/5 was lowered. (See Table 1).
DCS가 기초가 된 WSi의 증착 조건인 600 내지 650 ℃의 증착 온도는 스토이키오메트리가 WSix에서 x=2 근방인 안정된 조성비(BCC 구조, 중심의 W 1개와 주변의 8개의 Si)로 과도한 Si의 양을 줄이면서 비저항이 작은 W의 조성이 상대적으로 큰 쪽으로 유도하는 조건이다.Deposition temperatures of 600 to 650 ° C., the deposition conditions of the DCS-based WSi, were excessively high due to a stable compositional ratio (BCC structure, 1 central W and 8 Si around) where the Stokimetry was around x = 2 in WSi x . It is a condition that leads to a relatively large composition of W having a small specific resistance while reducing the amount of Si.
따라서, 비저항이 낮은 이유로는 그레인의 사이즈와 관계하는 것 만이 아닌 스토이키오메트리로 설명이 가능하며, 도 4에서 알 수 있는 바와 같이, Auger 결과에서 600 내지 650 ℃의 증착 조건에서의 조성비가 Si/W = 2.18로 어닐링 이후와 별다른 유의차가 보이지 않음을 알 수 있어, 이는 안정된 조성비의 결정화가 증착시 진행된 상태로 볼 수 있다. 또한, Cl 은 비트라인 저항에는 큰 영향을 미치지않음을 알 수 있다.Therefore, the reason why the specific resistance is low can be explained not only by the size of the grain but also by the stokimetry. As can be seen from FIG. 4, in the Auger result, the composition ratio in the deposition conditions of 600 to 650 ° C. is Si. It can be seen that / W = 2.18 does not show a significant difference from after annealing, which can be seen as a state in which the crystallization of the stable composition ratio proceeded during deposition. In addition, it can be seen that Cl does not significantly affect the bit line resistance.
이상 설명한 바와 같이, 본 발명에 따라 형성된 비트라인 폴리사이드는 하부막질인 비정질 폴리 실리콘의 이상 성장에 의해 비정질 폴리 실리콘이 WSi를 부분적으로 뚫고 나오는 크랙 현상과 결정질 폴리 실리콘의 이상 성장에 의한 헤이즈 현상, 은하수 현상을 억제할 수 있다.As described above, the bit line polyside formed according to the present invention has a crack phenomenon in which amorphous polysilicon partially penetrates WSi by abnormal growth of amorphous polysilicon, which is a lower film, and a haze phenomenon caused by abnormal growth of crystalline polysilicon, The Milky Way phenomenon can be suppressed.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010022713A KR20020083276A (en) | 2001-04-26 | 2001-04-26 | A method for preparing of the bit line polycide with dichrolosilane |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010022713A KR20020083276A (en) | 2001-04-26 | 2001-04-26 | A method for preparing of the bit line polycide with dichrolosilane |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020083276A true KR20020083276A (en) | 2002-11-02 |
Family
ID=27702722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010022713A KR20020083276A (en) | 2001-04-26 | 2001-04-26 | A method for preparing of the bit line polycide with dichrolosilane |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020083276A (en) |
-
2001
- 2001-04-26 KR KR1020010022713A patent/KR20020083276A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6830838B2 (en) | Chemical vapor deposition of titanium | |
| US20060024959A1 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
| JPH05109637A (en) | Method for forming semiconductor thin film and manufacture of semiconductor device | |
| US5756392A (en) | Method of formation of polycide in a semiconductor IC device | |
| US6284650B1 (en) | Integrated tungsten-silicide processes | |
| KR20050011479A (en) | Method for Forming Tungsten Contact Plug of Semiconductor Device | |
| KR100447031B1 (en) | Method of forming tungsten silicide film | |
| KR100618869B1 (en) | Semiconductor device including capacitor and method for fabricating the same | |
| US6433434B1 (en) | Apparatus having a titanium alloy layer | |
| KR20020083276A (en) | A method for preparing of the bit line polycide with dichrolosilane | |
| JPH05129231A (en) | Electrode wiring | |
| US7074671B2 (en) | Gate electrode of a semiconductor device and method of forming the same | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| KR100753416B1 (en) | Method of manufacturing semiconductor device | |
| JPH03205830A (en) | Manufacture of semiconductor device and polycrystalline germanium | |
| KR100310254B1 (en) | Method for fabricating a wordline of a semiconductor device | |
| JP3027987B2 (en) | Method for forming metal film or metal silicide film and method for manufacturing semiconductor device | |
| KR100197974B1 (en) | Interconnecting method of semiconductor device | |
| KR100525903B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100372658B1 (en) | Method for forming flat intermetal dielectric of semiconductor device | |
| KR20010003697A (en) | Fabricating method for semiconductor device | |
| KR100379108B1 (en) | CONTROL OF ABNORMAL GROWTH IN DICHLORO SILANE(DCS) BASED CVD POLYCIDE WSix FILMS | |
| JPH04239730A (en) | Semiconductor device and manufacture thereof | |
| KR20020002912A (en) | Method for manufacturing semiconductor device | |
| JPH10163128A (en) | Manufacturing method of tungsten nitride film and manufacturing method of metal wiring using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |