KR20020078097A - A manufacturing method for multilayer high density substrate - Google Patents
A manufacturing method for multilayer high density substrate Download PDFInfo
- Publication number
- KR20020078097A KR20020078097A KR1020010017960A KR20010017960A KR20020078097A KR 20020078097 A KR20020078097 A KR 20020078097A KR 1020010017960 A KR1020010017960 A KR 1020010017960A KR 20010017960 A KR20010017960 A KR 20010017960A KR 20020078097 A KR20020078097 A KR 20020078097A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- high density
- circuit
- polyimide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
Abstract
Description
전자제품은 고속, 고기능, 고주파수, 고밀도, 디지탈, 경량화를 지향하여 빠른 속도로 발전해 왔고 환경 친화적인 특징으로 지닌다. 도 1에서, 기판(1') 또는 다층 기판에서 회로(12')에 의해 연결핀(11')을 팬-아웃(fan-out)하는 것은, 상기 기판 또는 상기 회로 보드 위에 미세한 배선을 하고자 하는 목표에 하나의 걸림돌이다.Electronic products have been developed at a high speed for high speed, high performance, high frequency, high density, digital and light weight, and have environmentally friendly features. In FIG. 1, the fan-out of the connecting pin 11 'by the circuit 12' in the substrate 1 'or the multilayer board is intended to make fine wiring on the substrate or the circuit board. Is one stumbling block to the goal.
도 2에서, 종래의 고밀도 다층 보드에서는, 코어 기판(core substrate)의 양 면에서 복수의 도전층 및 절연층이 형성되어, 고밀도 연결핀들이 다양한 보드들의 도전층에 의해서 충분히 팬-아웃된다. 고밀도 다층 보드의 제조방법에서는 일반적으로 폴리이미드 층을 사용하여 기판을 만든다. 고밀도 다층보드(2')의 유기질 기판은 유기재료로 만들어지며, 이 유기질 기판에서 코아 기판(211')은 도전층(212') 및 빌드-업(build-up)과정에서 얻어진 복수의 전도 패턴을 포함하는에폭시 수지 절연 층(213')의 형태로 구성된다. 연속적인 축적에 의해서, 다층 도전 회로가 형성되고, 최상층 표면 및 바닥층의 바닥면에는 솔더 패드(solder pad) 또는 솔더 볼(215')이 형성되어 또다른 칩(3') 또는 기판(도시되어 있지 않음)과 연결된다. 그러나, 유기질 기판의 회로 밀도는 사용되는 재료의 특성에 의해 제한을 받기 때문에 폴리이미드 기판과 같은 고밀도를 가질 수 없다. 그러나, 폴리이미드 층을 다른 층들의 기판 재료로 사용하면, 정밀한 피치(pitch)를 가진 고밀도의 배선 기판이 얻어진다. 모든 층들을 폴리이미드 기판으로 만든다면, 폴리이미드 재료는 매우 비싸기 때문에 전체 폴리이미드 다층 보드는 매우 비싸진다(도 2에 도시되어 있음)In Fig. 2, in the conventional high density multilayer board, a plurality of conductive layers and insulating layers are formed on both sides of the core substrate, so that the high density connecting pins are sufficiently fan-out by the conductive layers of the various boards. In the manufacturing method of the high density multilayer board, the substrate is generally made using the polyimide layer. The organic substrate of the high density multilayer board 2 'is made of an organic material, in which the core substrate 211' is formed of a conductive layer 212 'and a plurality of conductive patterns obtained during a build-up process. It is configured in the form of an epoxy resin insulating layer 213 'containing. By continuous accumulation, a multilayer conductive circuit is formed, and solder pads or solder balls 215 'are formed on the top surface and the bottom surface of the bottom layer to form another chip 3' or substrate (not shown). Not connected). However, since the circuit density of the organic substrate is limited by the properties of the material used, it cannot have the same high density as the polyimide substrate. However, when the polyimide layer is used as the substrate material of other layers, a high density wiring board with a fine pitch is obtained. If all the layers are made of polyimide substrate, the entire polyimide multilayer board becomes very expensive since the polyimide material is very expensive (shown in FIG. 2).
따라서, 본 발명의 목적은 새로운 조성(composition)을 사용하고 압축 과정이 단순화되어 제작 비용이 낮은 것을 특징으로 하는 다층 고밀도 기판을 제조하는 방법을 제공하는 데에 있다.Accordingly, it is an object of the present invention to provide a method for producing a multilayer high density substrate, which uses a new composition and simplifies the compression process so that the manufacturing cost is low.
본 발명의 또다른 목적은 폴리이미드 기판을 재료로 다층 보드의 제 1 보드를 구성하고 비-고밀도 유기질 기판을 두번째 및 연이은 기판 보드로 구성하는 것을 특징으로 하는 다층 고밀도 기판의 제조방법을 제공하는 데에 있다.It is still another object of the present invention to provide a method for producing a multilayer high density substrate, wherein the first board of the multilayer board is made of a polyimide substrate and the non-high density organic substrate is composed of a second and subsequent substrate board. Is in.
도 1은 종래의 고밀도 다층 보드의 상면 사시도이다.1 is a top perspective view of a conventional high density multilayer board.
도 2는 종래의 고밀도 다층 보드의 구조를 도시한 도면이다.2 is a view showing the structure of a conventional high density multilayer board.
도 3a-3b는 본 발명의 다층 고밀도 기판의 제조방법을 도시한 도면이다.3A-3B illustrate a method of manufacturing a multilayer high density substrate of the present invention.
도 4a-4b는 본 발명의 또다른 실시형태를 도시한 도면이다.4A-4B illustrate another embodiment of the present invention.
도 3a 및 3b에서 도시되어 있듯이, 폴리이미드 기판을 사용하여 제 1 층을만들고, 이것을 유기질 재료를 재료로 하는 제 2층 보드인 비-고밀도 유기 기판과 결합시키는 다층 고밀도 기판 제조 방법은;As shown in Figures 3A and 3B, a method of making a multilayer high density substrate using a polyimide substrate to make a first layer and combining it with a non-high density organic substrate, which is a second layer board made of organic material;
(a) 폴리이미드(또는 다른 고 밀도 중합체 막)(111)를 사용하여 다층 보드(1)의 제 1 층 폴리이미드 기판(11)(또는 고밀도 중합체 박막 기판)을 만들고, 상기 폴리이미드 기판(11)(또는 고밀도 중합체 막 기판) 위에 회로 제조 방법(전기 도금 방법 같은)을 통하여 좁은 피치의 회로 레이아웃(112)을 만들고 미리 제조된 회로(112)를 상기 폴리이미드 기판(11)의 바닥면에 향하게 하여, 회로 밀도를 적절히 확장/희석시키고, 바닥면의 적절한 위치에 솔더 패드(113)를 제공하는 단계;(a) using a polyimide (or other high density polymer film) 111 to make a first layer polyimide substrate 11 (or a high density polymer thin film substrate) of the multilayer board 1, wherein the polyimide substrate 11 A circuit manufacturing method (such as an electroplating method) on a high density polymer film substrate (or electroplating method) to create a narrow pitch circuit layout 112 and direct the prefabricated circuit 112 to the bottom of the polyimide substrate 11. Thereby suitably expanding / diluting the circuit density and providing the solder pads 113 at appropriate locations on the bottom surface;
(b) 제 2 층은 유기질 재료(12)를 사용한 비-고밀도 유기 기판으로 만들고, 코아 기판(122)의 양면에 도전층(123)이 실장되어 회로(1231)가 구현되고 절연 층(124), 상기 회로(1231) 레이아웃의 윗면 및 최 상위층 폴리이미드 기판(11)(또는 고밀도 중합체 박막 기판)을 바닥면에 있는 패드 솔더(113)에 해당하는 위치에 솔더 범프(125)를 가지고 솔더링되고, 회로(123)는 코어 기판(122)을 통과하여 상기 비-고밀도 유기질 기판(12)의 바닥면의 도전 층(123)에 이르는 패스(1221)를 가지며 상기 회로(1231)를 분배하고 상기 회로 밀도를 낮추는 단계; 및(b) The second layer is made of a non-high density organic substrate using the organic material 12, and the conductive layer 123 is mounted on both sides of the core substrate 122 to implement the circuit 1231 and the insulating layer 124. The top and top layer polyimide substrates 11 (or high-density polymer thin film substrates) of the circuit 1231 layout are soldered with solder bumps 125 at positions corresponding to the pad solder 113 on the bottom surface, The circuit 123 has a path 1221 through the core substrate 122 to the conductive layer 123 of the bottom surface of the non-high density organic substrate 12 and distributes the circuit 1231 and distributes the circuit density. Lowering; And
(c) 상기 제 1 층 폴리이미드 기판(11)(또는 고밀도 중합체 박막 기판) 및 제 2 층, 정렬(alignment)과정을 거친 비-고밀도 유기질 기판(12), 상기 제 2 층 비-고밀도 유기질 기판(12)의 솔더 범프(124) 및 상기 제 1 폴리이미드 기판(11)(또는 고 밀도 중합체 박막 기판)의 바닥면을 함께 솔더링하여 전기적으로 연결시키는 단계를 포함한다.(c) the first layer polyimide substrate 11 (or the high density polymer thin film substrate) and the second layer, an alignment-free non-high density organic substrate 12, the second layer non-high density organic substrate Soldering (12) the bottom surface of the first polyimide substrate 11 (or high density polymer thin film substrate) and soldering together to electrically connect.
도 4a-4b에서, 코아 기판, 도전 층, 절연 층은 연이어 함께 결합되어 다층을 구성하고 제 1 층의 회로 밀도를 낮추게 된다.In FIGS. 4A-4B, the core substrate, conductive layer, and insulating layer are subsequently joined together to form a multilayer and lower the circuit density of the first layer.
본 발명에 따르면, 상기 다층 중 제 1 층인 폴리이미드 기판(또는 고밀도 중합체 박막 기판)은 매우 미세한 피치 회로 레이아웃을 제공하며, 제 1 층과 같은 회로 밀도를 요구하지 않는 다른 연이은 층 보드들은 비-고밀도 유기질 재료를 성분으로 한다. 본 발명의 방법에 따르면, 필요사항을 충족시키는 회로 피치 레이아웃이 얻어져 제작 비용을 낮출 수 있다. 더욱이, 제 1 층 보드와 제 2 층 보드의 압축 및 결합은 더이상의 솔더링을 필요로 하지 않고, 히팅(heating) 과정과 함께 직접 압축된다. 상기 보드들이 압축되고 결합되면, 미세한 피치를 갖지며 기판 내부에서 회로 연결된 저가의 고밀도 기판이 얻어진다.According to the present invention, the first layer of the multilayer, a polyimide substrate (or a high density polymer thin film substrate), provides a very fine pitch circuit layout, and other subsequent layer boards that do not require the same circuit density as the first layer are non-high density. Organic material is used as a component. According to the method of the present invention, a circuit pitch layout that satisfies the requirements can be obtained to lower manufacturing costs. Moreover, compression and bonding of the first layer board and the second layer board does not require any soldering and is compressed directly with the heating process. When the boards are compressed and joined, a low cost, high density substrate with fine pitch and circuitry inside the substrate is obtained.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010017960A KR20020078097A (en) | 2001-04-04 | 2001-04-04 | A manufacturing method for multilayer high density substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010017960A KR20020078097A (en) | 2001-04-04 | 2001-04-04 | A manufacturing method for multilayer high density substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020078097A true KR20020078097A (en) | 2002-10-18 |
Family
ID=37490242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010017960A KR20020078097A (en) | 2001-04-04 | 2001-04-04 | A manufacturing method for multilayer high density substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020078097A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283924A (en) * | 1996-04-17 | 1997-10-31 | Toshiba Corp | Method and apparatus for manufacture of multilayer printed-wiring board |
JPH10313170A (en) * | 1997-05-09 | 1998-11-24 | Hitachi Aic Inc | Wiring board |
JP2000294931A (en) * | 1999-04-07 | 2000-10-20 | Shinko Electric Ind Co Ltd | Multilayer wiring board and manufacture thereof |
JP2001077531A (en) * | 1999-09-01 | 2001-03-23 | Sony Chem Corp | Manufacture of multilayer board |
-
2001
- 2001-04-04 KR KR1020010017960A patent/KR20020078097A/en not_active Application Discontinuation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283924A (en) * | 1996-04-17 | 1997-10-31 | Toshiba Corp | Method and apparatus for manufacture of multilayer printed-wiring board |
JPH10313170A (en) * | 1997-05-09 | 1998-11-24 | Hitachi Aic Inc | Wiring board |
JP2000294931A (en) * | 1999-04-07 | 2000-10-20 | Shinko Electric Ind Co Ltd | Multilayer wiring board and manufacture thereof |
JP2001077531A (en) * | 1999-09-01 | 2001-03-23 | Sony Chem Corp | Manufacture of multilayer board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8238109B2 (en) | Flex-rigid wiring board and electronic device | |
US5367435A (en) | Electronic package structure and method of making same | |
US6891732B2 (en) | Multilayer circuit board and semiconductor device using the same | |
TWI387408B (en) | Soft and hard patch panels and electronic devices | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
JP2005515611A (en) | High performance low cost micro circuit package with interposer | |
EP1156525A4 (en) | Multilayer circuit board and semiconductor device | |
US6026564A (en) | Method of making a high density multilayer wiring board | |
US20080237884A1 (en) | Packaging substrate structure | |
US7985926B2 (en) | Printed circuit board and electronic component device | |
US6528734B2 (en) | Semiconductor device and process for fabricating the same | |
KR101516072B1 (en) | Semiconductor Package and Method of Manufacturing The Same | |
US8022513B2 (en) | Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same | |
US8436463B2 (en) | Packaging substrate structure with electronic component embedded therein and method for manufacture of the same | |
JP2005311371A (en) | Semiconductor chip package | |
JP2005150443A (en) | Laminated semiconductor device and its manufacturing method | |
US20120118618A1 (en) | Printed circuit board and method for manufacturing the same | |
KR20070115785A (en) | Buildup board, and electronic component and apparatus having the buildup board | |
US20020189091A1 (en) | Method of making printed circuit board | |
KR20150065029A (en) | Printed circuit board, manufacturing method thereof and semiconductor package | |
US11690173B2 (en) | Circuit board structure | |
US11581261B2 (en) | Chip on film package | |
US6888227B2 (en) | Apparatus for routing signals | |
KR20020078097A (en) | A manufacturing method for multilayer high density substrate | |
US6965169B2 (en) | Hybrid integrated circuit package substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |