KR20020072043A

KR20020072043A - 메모리 모듈

Info

Publication number: KR20020072043A
Application number: KR1020010012003A
Authority: KR
Inventors: 박면주; 소병세; 이상원
Original assignee: 삼성전자 주식회사
Priority date: 2001-03-08
Filing date: 2001-03-08
Publication date: 2002-09-14
Also published as: KR100715970B1

Abstract

본 발명은 인쇄회로기판에 복수의 메모리 소자가 실장되어 버스 선로에 의해 상호 연결된 메모리 모듈에 관한 것으로서, 복수의 메모리 소자의 핀이 접합되는 볼 패드와 상기 볼 패드에 전기적으로 연결된 비아 홀이 형성되어 있으며 상기 메모리 소자들에 대응되는 상기 비아 홀을 연결시키는 버스 선로가 형성된 모듈 인쇄회로기판을 구비하는 메모리 모듈에 있어서, 상기 버스 선로가 비아 홀을 사이에 두고 양쪽으로 배치되며, 2열의 비아 홀을 가로지르는 버스 선로 사이의 간격이 하나의 메모리 소자를 지날 때마다 반복적으로 좁아졌다 다시 벌어지도록 형성된 것을 특징으로 한다. 이에 따르면, 이와 같은 버스 배선 구조를 갖는 본 발명에 따른 메모리 모듈은 앞에 소개한 종래 기술에 따른 메모리 모듈에 비하여 두 버스 선로가 최소 간격으로 배선되는 구간의 길이가 절반으로 줄어들게 된다. 따라서, 두 버스 선로간의 전체적인 상호결합 및 그에 의한 크로스턱을 크게 감소시켜 안정적인 고속 메모리 시스템의 구현이 가능하다.

Description

메모리 모듈{MEMORY MODULE}

본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 인쇄회로기판에 복수의 메모리 소자가 실장되어 버스 선로에 의해 상호 연결된 메모리 모듈에 관한 것이다.

최근 컴퓨터 및 메모리 시스템(memory system)의 고속화에 따라 고속 동작시 발생하는 고주파 잡음(high frequency noise)이 시스템 동작에 미치는 영향도 점차 증가하고 있다. 이에 따라, 고속으로 동작하는 시스템을 설계하는 데에 있어서 임피던스(impedance) 부정합, 크로스턱(crosstalk) 등에 의한 고주파 잡음을 감소시키는 데에 많은 노력을 기울이고 있다.

크로스턱은 인접한 두 개 이상의 신호 채널에서 한 채널의 신호가 다른 채널로 일부 유기되어 신호왜곡을 일으키는 고주파 잡음 현상이다. 메모리 시스템의 경우 크로스턱을 발생시키는 대표적인 요인들로 메모리 소자에서 핀과 핀 사이의 상호결합(mutual coupling), 메모리 모듈 커넥터(connector)에서의 핀간 상호결합 및 시스템과 메모리 모듈상의 인접한 버스 선로에 의한 상호결합 등을 들 수 있다.

최근 고속 메모리 시스템에서 버스 선로간 상호결합에 의한 크로스턱은 특히 메모리 모듈에서 큰 문제로 대두되고 있다. 고속 동작에 요구되는 메모리 소자 특성을 만족시키기 위하여 패키지 크기는 점점 작아지는 경향이며 이에 따라 패키지의 핀간 간격도 점차 작아지고 있기 때문이다. 이와 같은 메모리 소자들을 메모리 버스에 연결시키기 위하여 메모리 소자 근처에서는 작은 면적에 여러 개의 버스 배선이 밀집하여 배치되었으며, 이는 필연적으로 버스 선로간 간격을 감소시킴으로써 선로간 상호 결합에 의한 크로스턱을 증가시키는 결과로 나타난다. 종래 기술에 따른 메모리 모듈의 버스 배선 구조의 일 예를 소개하기로 한다.

도 1은 종래 기술에 따른 메모리 모듈에서 패키지 볼 패드(package ball pad)와 이를 버스 배선으로 연결하기 위한 비아 홀(via hole)의 배치 구조를 나타낸 도면이고, 도 2는 종래 기술에 따른 메모리 모듈의 모듈 인쇄회로기판 내부 신호층에서 각 소자 핀에 해당하는 비아 홀들을 상호 연결하는 배선 구조를 나타낸 도면이다.

도 1과 도 2를 참조하면, 종래의 메모리 모듈(110)은 메모리 소자(121)의 실장을 위한 볼 패드(112)가 형성되어 있고 그 볼 패드(112)와 연결되어 비아 홀(via hole; 113)이 형성되어 있는 모듈 인쇄회로기판(111)에 일렬로 메모리 소자(121)들이 배치되어 있으며 메모리 소자(121)들이 그 메모리 소자(121)들을 가르고 순차적으로 연결된 버스 선로(115)에 의해 상호 연결되어 있는 구조를 갖는다. 메모리 소자(121)로서 고속 동작에 많이 사용되는 칩 스케일 패키지(chip scale package)를 채택하고 있으며, 버스 선로(115)에 의해 각각의 비아 홀(via hole; 113) 사이로 2개의 버스 선로(115)가 통과하고 있다.

이와 같이 종래의 메모리 모듈은 핀 간격이 크게 감소된 칩 스케일 패키지가 실장되는 형태이기 때문에 비아 사이를 동시에 지나가는 두 버스 선로의 그 간격이 매우 좁을 수밖에 없다. 이에 따라 종래의 메모리 모듈은 버스 선로간의 상호결합이 커져서 크로스턱 잡음에 매우 취약하게 된다. 더욱이 모듈 인쇄회로기판에 실장되는 모든 메모리 소자에서의 비아 홀 배치나 버스 배선 방식이 동일하기 때문에 하나의 메모리 소자에서 인접하여 배선된 2개의 버스 선로는 다음 소자에서도 또 다시 인접하여 배선되므로 버스 배선 전체로 볼 때 이와 같이 인접한 두 버스 선로간의 크로스턱이 매우 커지게 되는 결과를 가져온다.

선로간의 상호 결합에 의한 크로스턱은 두 버스 선로간의 거리가 가까울수록 그리고 상호 결합이 일어나는 구간의 거리가 길수록 커지게 된다. 따라서 두 개의 선로가 좁은 간격으로 나란히 배선되는 구간을 최소화하는 것이 크로스턱을 줄이기 위한 버스 배선의 관건이 된다.

따라서 본 발명의 목적은 메모리 모듈에서 여러 개의 메모리 소자를 순차적으로 연결하는 버스 배선에서 인접한 두 선로간의 크로스턱을 줄이기 위하여 버스 선로가 좁은 간격으로 나란히 배선되는 구간을 최소화할 수 있는 버스 배선을 갖는 메모리 모듈을 제공하는 데 있다.

도 1은 종래 기술에 따른 메모리 모듈에서 패키지 볼 패드와 이를 버스 배선으로 연결하기 위한 비아 홀의 배치 구조를 나타낸 도면,

도 2는 종래 기술에 따른 메모리 모듈의 모듈 인쇄회로기판 내부 신호층에서 각 소자 핀에 해당하는 비아 홀들을 상호 연결하는 배선 구조를 나타낸 도면,

도 3은 본 발명에 따른 메모리 모듈에서 패키지 볼 패드와 이를 버스 배선으로 연결하기 위한 비아 홀의 배치 구조를 나타낸 도면,

도 4는 본 발명에 따른 메모리 모듈의 모듈 인쇄회로기판 내부 신호층에서 각 소자 핀에 해당하는 비아 홀들을 상호 연결하는 배선 구조를 나타낸 도면이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10; 메모리 모듈(memory module)

11; 인쇄회로기판(printed circuit board)

12,12a,12b; 볼 패드(ball pad)

13,13a,13b; 비아 홀(via hole)

15; 버스 선로(bus line)

21,23; 메모리 소자

이와 같은 목적을 달성하기 위한 본 발명에 따른 메모리 모듈은, 복수의 메모리 소자의 핀이 접합되는 볼 패드와 상기 볼 패드에 전기적으로 연결된 비아 홀이 형성되어 있으며 상기 메모리 소자들에 대응되는 상기 비아 홀을 연결시키는 버스 선로가 형성된 모듈 인쇄회로기판을 구비하는 메모리 모듈에 있어서, 상기 버스 선로가 비아 홀을 사이에 두고 양쪽으로 배치되며, 2열의 비아 홀을 가로지르는 버스 선로 사이의 간격이 하나의 메모리 소자를 지날 때마다 반복적으로 좁아졌다 다시 벌어지도록 형성된 것을 특징으로 한다.

바람직하게는 특정 메모리 소자에 대응되는 영역에 동일한 배치 구조의 비아 홀 군이 형성되어 있고 그 메모리 소자에 이웃하는 메모리 소자에 대응되는 영역에 서로 다른 열을 이루는 비아 홀 군이 형성되어 있도록 한다.

이하 첨부 도면을 참조하여 본 발명에 따른 메모리 모듈을 보다 상세하게 설명하고자 한다.

도 3은 본 발명에 따른 메모리 모듈에서 패키지 볼 패드와 이를 버스 배선으로 연결하기 위한 비아 홀의 배치 구조를 나타낸 도면이고, 도 4는 본 발명에 따른 메모리 모듈의 모듈 인쇄회로기판 내부 신호층에서 각 소자 핀에 해당하는 비아 홀들을 상호 연결하는 배선 구조를 나타낸 도면이다.

도 3과 도 4를 참조하면, 본 발명에 따른 메모리 모듈(10)은 핀 간격이 좁은 칩 스케일 패키지 형태의 메모리 소자(21,23)와 그 메모리 소자(21,23)가 실장되는 인쇄회로기판(11)을 포함한다. 인쇄회로기판(11)에는 메모리 소자(21,23)의 핀과 접합되는 볼 패드(12,12a,12b)와 그와 연결되어 메모리 소자(21,23)간의 전기적인 연결을 위한 비아 홀(13,13a,13b)이 형성되어 있으며, 볼 패드(12,12a,12b)와 비아 홀(13,13a,13b)은 실장되는 메모리 소자(21,23)에 따라 복수의 열을 이루는 복수의 군을 이루도록 배치되고 있다. 서로 이웃하는 메모리 소자(21,23)들은 각각의 메모리 소자(21,23)들에 대응되는 비아 홀(13,13a,13b)들이 버스 선로(15)에 의해 전기적으로 상호 연결된다.

이때, 서로 이웃하는 메모리 소자(21,23)를 전기적으로 연결시키기 위한 버스 선로(15)가 비아 홀(13,13a,13b)을 사이에 두고 서로 분리되도록 배선되어 있으며, 비아 홀(13,13a,13b)의 2열 사이를 가로지르는 두 버스 선로(15) 사이의 간격이 하나의 메모리 소자(21,23)를 지날 때마다 반복적으로 좁아졌다 다시 벌어지는 형태의 구조를 갖고 있다.

그리고, 인쇄회로기판(11) 상에 실장되어 있는 메모리 소자(21,23)들은 아래위로 약간씩 이동되어 있는 형태로 배치되어 있으며, 인쇄회로기판(11)에 형성되어 있는 비아 홀(13,13a,13b)들 중에서 인접한 두 개의 메모리 소자(21,23)에 각각 대응되는 비아 홀(13,13a,13b)은 서로 다른 배치 구조를 갖고 있다. 첫 번째 메모리 소자(21)에 대응되는 비아 홀(13)은 종래와 동일한 배치 구조이나 그에 이웃하는 메모리 소자(23)에 대응되는 비아 홀(13a,13b)은 좌측에 위치한 군의 비아 홀(13a)들과 우측에 위치한 군의 비아 홀(13b)들이 서로 다른 열에 위치하도록 형성되어 있다. 좌측의 볼 패드(12)와 비아 홀(13) 배치 구조에서 볼 패드(12)와 비아 홀(13)의 위치가 바뀐 형태이다. 이와 같은 비아 홀(13a,13b) 구성에 의해 서로 인접한 두 개의 메모리 소자(21,23)를 약간 아래위로 어긋나게 배치할 수 있고, 서로 인접하는 메모리 소자(21,23)를 연결하는 버스 선로(15)의 중앙선이 거의 일직선에 가깝게 되어 두 버스 선로(15)의 길이를 균일하게 맞추거나 하는 등의 버스 배선 설계 작업에 있어서의 여러 가지 편의를 도모할 수 있다.

이와 같은 버스 배선 구조를 갖는 본 발명에 따른 메모리 모듈은 앞에 소개한 종래 기술에 따른 메모리 모듈에 비하여 두 버스 선로가 최소 간격으로 배선되는 구간의 길이가 절반으로 줄어들게 된다.

이상과 같은 본 발명에 의한 메모리 모듈에 따르면, 두 버스 선로간의 전체적인 상호결합 및 그에 의한 크로스턱을 크게 감소시켜 안정적인 고속 메모리 시스템의 구현이 가능하다.

Claims

복수의 메모리 소자의 핀이 접합되는 볼 패드와 상기 볼 패드에 전기적으로 연결된 비아 홀이 형성되어 있으며 상기 메모리 소자들에 대응되는 상기 비아 홀을 연결시키는 버스 선로가 형성된 모듈 인쇄회로기판을 구비하는 메모리 모듈에 있어서, 상기 버스 선로가 상기 비아 홀을 사이에 두고 양쪽으로 배치되며, 2열의 상기 비아 홀을 가로지르는 상기 버스 선로 사이의 간격이 하나의 메모리 소자를 지날 때마다 반복적으로 좁아졌다 다시 벌어지도록 형성된 것을 특징으로 하는 메모리 모듈.
제 1항에 있어서, 상기 메모리 소자들은 인접하는 두 메모리 소자가 아래위로 엇갈리게 배치되어 있는 것을 특징으로 하는 메모리 모듈.
제 1항에 있어서, 상기 인쇄회로기판은 특정 메모리 소자에 대응되는 영역에 동일한 배치 구조의 비아 홀 군이 형성되어 있고 그 메모리 소자에 이웃하는 메모리 소자에 대응되는 영역에 서로 다른 열을 이루는 비아 홀 군이 형성되어 있는 것을 특징으로 하는 메모리 모듈.