KR20020069692A - Taking apparatus for multi channel sampling data at the same time - Google Patents

Taking apparatus for multi channel sampling data at the same time Download PDF

Info

Publication number
KR20020069692A
KR20020069692A KR1020010010013A KR20010010013A KR20020069692A KR 20020069692 A KR20020069692 A KR 20020069692A KR 1020010010013 A KR1020010010013 A KR 1020010010013A KR 20010010013 A KR20010010013 A KR 20010010013A KR 20020069692 A KR20020069692 A KR 20020069692A
Authority
KR
South Korea
Prior art keywords
signal
conversion
input
converter
signals
Prior art date
Application number
KR1020010010013A
Other languages
Korean (ko)
Inventor
임국현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020010010013A priority Critical patent/KR20020069692A/en
Publication of KR20020069692A publication Critical patent/KR20020069692A/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE: A device for simultaneously obtaining multi-channel sampling data is provided to simplify the hardware structure for simplifying the debugging and having a relatively fast sampling frequency. CONSTITUTION: A device for simultaneously obtaining multi-channel sampling data includes a signal conditioner part(200) for converting a plurality of input channel signals to signals required for a system, an A/D converter(300) for converting the output signals from the signal conditioner part to digital signals according to an input conversion-beginning signal and outputting a conversion-finish signal as the conversion is finished, a logic part(400) for generating an interrupt signal as the conversion-finish signal is input from the A/D converter, and a processor(500) for stopping the output of the conversion-beginning signal with respect to the A/D converter and sequentially reading the conversion data input from the A/D converter if the interrupt signal is input from the logic part.

Description

다채널 샘플링 데이터 동시 획득 장치{TAKING APPARATUS FOR MULTI CHANNEL SAMPLING DATA AT THE SAME TIME}Multi-channel Sampling Data Acquisition System {TAKING APPARATUS FOR MULTI CHANNEL SAMPLING DATA AT THE SAME TIME}

본 발명은 샘플링 데이터 획득 장치에 관한 것으로, 더욱 상세하게는 하드웨어적인 구성이 간단하면서도 샘플링 주기가 빠른 다채널 샘플링 데이터 동시 획득 장치에 관한 것이다.The present invention relates to an apparatus for acquiring sampling data, and more particularly, to an apparatus for simultaneously acquiring multichannel sampling data having a simple hardware configuration and a fast sampling period.

일반적으로 종래의 다채널 샘플링 데이터 획득 장치는 다채널을 입력받아 멀티플렉서에서 입력 채널순으로 A/D 컨버터로 순차적으로 출력하면, A/D 컨버터에서아날로그 신호를 디지털 신호로 변환하여 제어부로 출력한다. 그러면 제어부는 A/D 컨버터로부터 입력되는 디지털 신호를 이용하여 샘플링 데이터를 획득한다.In general, a conventional multi-channel sampling data acquisition apparatus receives multiple channels and sequentially outputs them from the multiplexer to the A / D converters in the order of input channels, and converts the analog signals into digital signals and outputs them to the controller. Then, the controller acquires the sampling data by using the digital signal input from the A / D converter.

그러나 이러한 종래의 다채널 샘플링 데이터 획득 장치는 멀티플렉서에서 채널을 순차적으로 출력하기 때문에 상대적으로 샘플링 주기가 늦어지는 문제점이 있다.However, such a conventional multi-channel sampling data acquisition device has a problem that the sampling period is relatively slow because the multiplexer sequentially outputs the channels.

따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로, 하드웨어적인 구성을 간단히 하여 디버깅이 쉬우면서도, 상대적으로 빠른 샘플링 주파수를 갖도록 하는데 있다.Therefore, an object of the present invention is to solve the above problems, and to simplify the hardware configuration to have a relatively fast sampling frequency while debugging is easy.

도 1은 본 발명에 따른 다채널 샘플링 데이터 동시 획득 장치의 구성을 개략적으로 나타낸 블록도1 is a block diagram schematically showing the configuration of an apparatus for simultaneously acquiring multi-channel sampling data according to the present invention.

<도면중 주요부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

200 : 신호 컨디셔너부210 …2n0 : 제 1~n 신호 컨디셔너200: signal conditioner 210. 2n0: first to n signal conditioners

300 : A/D 컨버터부211 …2n1 : 차동 증폭기300: A / D converter section 211. 2n1: differential amplifier

212 …2n2 : 로우 패스 필터400 : 로직부212. 2n2: low pass filter 400: logic section

500 : 프로세서500: Processor

상기와 같은 목적을 달성하기 위한 본 발명의 특징은,Features of the present invention for achieving the above object,

복수의 채널의 신호를 입력받아 시스템에 필요한 신호로 변환시켜 각각 출력하는 신호 컨디셔너부와,A signal conditioner unit which receives signals of a plurality of channels, converts them into signals required by the system, and outputs the signals;

입력되는 변환 시작 신호에 따라 상기 신호 컨디셔너부로부터 출력되는 신호를 디지털 신호로 변환시켜 출력하며, 변환이 종료되면 변환 종료 신호를 출력하는 A/D 컨버터부와,An A / D converter unit converting the signal output from the signal conditioner unit into a digital signal according to the input conversion start signal and outputting the conversion end signal when the conversion is completed;

상기 A/D 컨버터부로부터 상기 변환 종료 신호가 입력되면 인터럽트 신호를 발생시켜 출력하는 로직부와,A logic unit which generates and outputs an interrupt signal when the conversion end signal is input from the A / D converter unit;

상기 로직부로부터 상기 인터럽트 신호가 입력되면 상기 A/D 컨버터부로 상기 변환 시작 신호의 출력을 중지하고, 상기 A/D 컨버터부로부터 입력되는 변환 데이터를 순차적으로 읽어 들이는 프로세서를 포함하는 것을 특징으로 한다.And a processor for stopping output of the conversion start signal to the A / D converter unit when the interrupt signal is input from the logic unit, and sequentially reading the conversion data input from the A / D converter unit. do.

여기에서 상기 신호 컨디셔너부는 입력되는 +채널 신호와 -채널 신호의 차를 출력하는 차동 증폭기와, 상기 차동 증폭기로부터 출력되는 신호중 일정 대역 이하의 신호만을 통과시키는 로우 패스 필터로 이루어진 신호 컨디셔너가 각각의 채널에 1 : 1 대응하여 연결된다.The signal conditioner may include a differential amplifier for outputting a difference between an input + channel signal and a -channel signal, and a signal conditioner including a low pass filter for passing only signals of a predetermined band or less among the signals output from the differential amplifier. 1 to 1 is connected in correspondence.

여기에서 또한 상기 A/D 컨버터부는 상기 각각의 신호 컨디셔너에 1 : 1 대응하여 복수의 A/D 컨버터가 연결된다.Here, the A / D converter is connected to the plurality of A / D converters in correspondence with the signal conditioners 1: 1.

이하, 본 발명에 의한 다채널 샘플링 데이터 동시 획득 장치의 구성을 도 1을 참조하여 상세하게 설명하기로 한다.Hereinafter, a configuration of an apparatus for simultaneously acquiring multi-channel sampling data according to the present invention will be described in detail with reference to FIG. 1.

도 1은 본 발명에 따른 다채널 샘플링 데이터 동시 획득 장치의 구성을 개략적으로 나타낸 블록도이다.1 is a block diagram schematically illustrating a configuration of an apparatus for simultaneously acquiring multichannel sampling data according to the present invention.

도 1을 참조하면, 본 발명에 따른 다채널 샘플링 데이터 동시 획득 장치(100), 신호 컨디셔너부(200)와, A/D 컨버터부(300)와, 로직부(400)와, 프로세서(500)로 구성된다.Referring to FIG. 1, an apparatus 100 for simultaneously acquiring multichannel sampling data according to the present invention, a signal conditioner 200, an A / D converter 300, a logic 400, and a processor 500. It consists of.

신호 컨디셔너부(200)는 복수의 채널(CH1+, CH1- …CHn+, CHn-)의 신호를 입력받아 시스템에 필요한 신호로 변환시켜 각각 출력하도록 제 1~n 신호 컨디셔너(210 …2n0)가 각각의 채널(CH1+, CH1- …CHn+, CHn-)에 1 : 1 대응하여 연결된다. 제 1~n 신호 컨디셔너(210 …2n0)는 입력되는 채널수만큼 형성되며, 각각의 신호 컨디셔너(210 …2n0)는 입력되는 +채널 신호(CH1+ …CHn+)와 -채널 신호(CH1- …CHn-)의 차를 출력하는 차동 증폭기(211 …2n1)와, 차동 증폭기(211…2n1)로부터 출력되는 신호중 일정 대역 이하의 신호만을 통과시키는 로우 패스 필터(212 …2n2)로 구성된다.The signal conditioner 200 receives the signals of the plurality of channels CH1 +, CH1-.CHn +, CHn- and converts them into signals required for the system, and outputs the first to nn signal conditioners 210... The channels CH1 +, CH1 -... CHn +, CHn- are connected in a 1: 1 correspondence. The first to nth signal conditioners 210 ... 2n0 are formed by the number of input channels, and each of the signal conditioners 210 ... 2n0 is an input + channel signal CH1 + ... CHn + and a -channel signal CH1- ... CHn-. Differential amplifiers 211... 2n1 for outputting the difference between the two amplifiers, and low pass filters 212... 2n2 for passing only signals of a predetermined band or less from the signals output from the differential amplifiers 211.

A/D 컨버터부(300)는 프로세서(500)로부터 입력되는 변환 시작 신호에 따라 제 1~n 신호 컨디셔너(210 …2n0)로부터 출력되는 신호를 디지털 신호로 변환시켜 출력하며, 변환이 종료되면 변환 종료 신호를 출력하도록 제 1~n 신호 컨디셔너(210 …2n0)에 제 1~n A/D 컨버터(310 …3n0)가 1 : 1 대응하여 연결된다.The A / D converter 300 converts a signal output from the first to n signal conditioners 210... 2n0 into a digital signal according to a conversion start signal input from the processor 500, and outputs the converted digital signal. The first to n A / D converters 310 to 3n0 are connected in a 1: 1 correspondence to the first to n signal conditioners 210... 2n0 so as to output an end signal.

로직부(400)는 A/D 컨버터부(300)의 제 1~n A/D 컨버터(310 …3n0)로부터 변환 종료 신호가 입력되면 인터럽트 신호를 발생시켜 출력한다. 여기에서 로직부(400)는 GAL(Gate Array Logic)로 구현된다.The logic unit 400 generates and outputs an interrupt signal when a conversion end signal is input from the first to n A / D converters 310... 3n0 of the A / D converter unit 300. Here, the logic unit 400 is implemented with a gate array logic (GAL).

프로세서(500)는 로직부(400)로부터 인터럽트 신호가 입력되면 A/D 컨버터부(300)로 변환 시작 신호의 출력을 중지하고, A/D 컨버터부(300)의 제 1~n A/D 컨버터(310 …3n0)로부터 입력되는 변환 데이터를 순차적으로 읽어 들인다. 여기에서 프로세서(500)는 DSP TMS320C40이 사용된다. 여기에서 또한 프로세서(500)는 각 A/D 컨버터(310 …3n0)로 A/D 컨버터 선택 신호와 A/D 컨버터(310 …3n0)의 데이터 리드 신호를 출력한다.When the interrupt signal is input from the logic unit 400, the processor 500 stops outputting the conversion start signal to the A / D converter unit 300 and the first to n A / Ds of the A / D converter unit 300. The conversion data input from the converters 310 ... 3n0 are read sequentially. In this case, the processor 500 uses the DSP TMS320C40. Here, the processor 500 also outputs an A / D converter selection signal and a data read signal of the A / D converters 310 ... 3n0 to each of the A / D converters 310 ... 3n0.

이하 본 발명에 따른 다채널 샘플링 데이터 동시 획득 장치의 동작을 도 1을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, an operation of an apparatus for simultaneously acquiring multi-channel sampling data according to the present invention will be described in detail with reference to FIG. 1.

먼저 시스템이 온되면 프로세서는 A/D 컨버터부(300)의 제 1~n A/D 컨버터(310 …3n0)로 변환 시작 신호를 동시에 출력한다.First, when the system is turned on, the processor simultaneously outputs a conversion start signal to the first to n A / D converters 310 ... 3n0 of the A / D converter unit 300.

한편 채널(CH1+, CH1- …CHn+, CHn-) 신호가 신호 컨디셔너부(200)의 제 1~n신호 컨디셔너(210 …2n0)로 입력되면, 제 1~n 신호 컨디셔너(210 …2n0)의 각각의 차동 증폭기(211 …2n1)는 채널 신호의 차를 출력하고, 각각의 로우 패스 필터(212…2n2)는 각 차동 증폭기(211 …2n1)로부터 출력되는 두 신호의 합의 차 신호중 소정 대역 이하의 신호만을 패스시켜 A/D 컨버터부(300)의 제 1~n A/D 컨버터(310 …3n0)로 출력한다.On the other hand, when the channel CH1 +, CH1 -... CHn +, CHn- signals are input to the first to n signal conditioners 210 ... 2n0 of the signal conditioner 200, each of the first to n signal conditioners 210... Differential amplifiers 211... 2n1 output a difference of channel signals, and each low pass filter 212... 2n2 is a signal having a predetermined band or less among the difference signals of the sum of two signals output from each differential amplifier 211. Only the path is passed and output to the first to n A / D converters 310 ... 3n0 of the A / D converter unit 300.

그러면 A/D 컨버터부(300)의 제 1~n A/D 컨버터(310 …3n0)는 프로세서(500)로부터 출력되는 데이터 리드 신호와 변환 시작 신호에 의해 동작되어 각각의 로우 패스 필터(212 …2n2)로부터 입력되는 신호를 디지털 신호로 변환시켜 출력한다.Then, the first to n A / D converters 310 ... 3n0 of the A / D converter unit 300 are operated by the data read signal and the conversion start signal output from the processor 500, so that each low pass filter 212. The signal input from 2n2) is converted into a digital signal and output.

디지털 신호의 변환이 종료되면 제 1~n A/D 컨버터(310 …3n0)는 변환 종료 신호를 로직부(400)로 출력하면, 로직부(400)는 인터럽트 신호를 발생하여 프로세서(500)로 출력한다.When the conversion of the digital signal is completed, the first to n A / D converters 310 ... 3n0 output the conversion end signal to the logic unit 400, and the logic unit 400 generates an interrupt signal to the processor 500. Output

프로세서(500)는 A/D 컨버터부(300)로 데이터 리드 신호 및 변환 시작 신호의 출력을 중지하고, A/D 컨버터부(300)의 제 1~n A/D 컨버터(310 …3n0)를 선택하는 A/D 컨버터 선택 신호를 출력하여 제 1~n A/D 컨버터(310 …3n0)로부터 출력되는 디지털 출력 신호를 순차적으로 읽는다.The processor 500 stops the output of the data read signal and the conversion start signal to the A / D converter unit 300, and turns off the first to n A / D converters 310... 3n0 of the A / D converter unit 300. The A / D converter selection signal to be selected is output and the digital output signals output from the first to n A / D converters 310 ... 3n0 are sequentially read.

일예를 들어 이를 보다 상세하게 설명하면,10개의 A/D 컨버터가 있으면 프로세서는 10개의 A/D 컨버터로 데이터 리드 신호 및 변환 시작 신호를 출력하고, 각 A/D 컨버터의 데이터 변환이 모두 종료되어 로직부로부터 인터럽트 신호가 출력되면 프로세서는 10개의 A/D 컨버터로 데이터 리드 신호 및 변환 시작 신호의 출력을 중단하고, 제 1 A/D 컨버터로만 A/D 컨버터 선택 신호를 출력하여 디지털 출력 신호를 읽고, 마지막 채널인지를 확인하여 마지막 채널이 아닌 경우, 제 2 A/D 컨버터로만 A/D 컨버터 선택 신호를 출력하여 디지털 출력 신호를 읽고, 다시 제 3 A/D 컨버터, 제 4 A/D 컨버터, 제 5 A/D 컨버터, 제 6 A/D 컨버터, 제 7 A/D 컨버터, 제 8 A/D 컨버터, 제 9 A/D 컨버터, 제 10 A/D 컨버터 순으로 디지털 출력 신호를 읽는다.For example, in more detail, if there are 10 A / D converters, the processor outputs data read signals and conversion start signals to the 10 A / D converters, and data conversion of each A / D converter is completed. When the interrupt signal is output from the logic unit, the processor stops outputting the data read signal and the conversion start signal to 10 A / D converters, and outputs the digital output signal by outputting the A / D converter selection signal to the first A / D converter only. Read and check if it is the last channel, and if it is not the last channel, output the A / D converter selection signal only to the second A / D converter to read the digital output signal, and again, the third A / D converter and the fourth A / D converter. The digital output signal is read in order of the fifth A / D converter, the sixth A / D converter, the seventh A / D converter, the eighth A / D converter, the ninth A / D converter, and the tenth A / D converter.

따라서 상대적으로 빠른 샘플링 주파수를 가지며, 하드웨어 구성이 간단하여 디버깅이 쉽고, 프로세서의 인터럽트 처리 부담이 작으며, A/D 변환 및 인터럽트 처리에 대한 프로그램의 구조가 간단하다.Therefore, it has relatively fast sampling frequency, hardware configuration is simple, debugging is easy, processor interrupt processing burden is small, and program structure for A / D conversion and interrupt processing is simple.

이러한 다채널 샘플링 데이터 동시 획득 장치는 AC 모터의 벡터 제어, 송전 선로 고장 보호 시스템을 위한 고전압 3상 신호의 획득, 코리올리 효과를 이용한 유속계, 위성수신기의 I and Q 신호 처리 등에 활용할 수 있다.The multi-channel sampling data acquisition device can be used for vector control of AC motors, acquisition of high-voltage three-phase signals for transmission line fault protection systems, tachometers using the Coriolis effect, and I and Q signal processing for satellite receivers.

이상에서 설명한 바와 같이 본 발명에 따른 다채널 샘플링 데이터 동시 획득 장치에 따르면, 하드웨어적인 구성을 간단히 하여 디버깅이 쉬우면서도, 상대적으로 빠른 샘플링 주파수를 가질 수 있다.As described above, according to the apparatus for simultaneously acquiring multi-channel sampling data according to the present invention, the hardware configuration can be simplified, so that debugging is easy and the sampling frequency can be relatively high.

Claims (3)

복수의 채널의 신호를 입력받아 시스템에 필요한 신호로 변환시켜 각각 출력하는 신호 컨디셔너부와,A signal conditioner unit which receives signals of a plurality of channels, converts them into signals required by the system, and outputs the signals; 입력되는 변환 시작 신호에 따라 상기 신호 컨디셔너부로부터 출력되는 신호를 디지털 신호로 변환시켜 출력하며, 변환이 종료되면 변환 종료 신호를 출력하는 A/D 컨버터부와,An A / D converter unit converting the signal output from the signal conditioner unit into a digital signal according to the input conversion start signal and outputting the conversion end signal when the conversion is completed; 상기 A/D 컨버터부로부터 상기 변환 종료 신호가 입력되면 인터럽트 신호를 발생시켜 출력하는 로직부와,A logic unit which generates and outputs an interrupt signal when the conversion end signal is input from the A / D converter unit; 상기 로직부로부터 상기 인터럽트 신호가 입력되면 상기 A/D 컨버터부로 상기 변환 시작 신호의 출력을 중지하고, 상기 A/D 컨버터부로부터 입력되는 변환 데이터를 순차적으로 읽어 들이는 프로세서를 포함하는 것을 특징으로 하는 다채널 샘플링 데이터 동시 획득 장치.And a processor for stopping output of the conversion start signal to the A / D converter unit when the interrupt signal is input from the logic unit, and sequentially reading the conversion data input from the A / D converter unit. Multi-channel sampling data acquisition at the same time. 제 1 항에 있어서,The method of claim 1, 상기 신호 컨디셔너부는,The signal conditioner unit, 입력되는 +채널 신호와 -채널 신호의 차를 출력하는 차동 증폭기와, 상기 차동 증폭기로부터 출력되는 신호중 일정 대역 이하의 신호만을 통과시키는 로우 패스 필터로 이루어진 신호 컨디셔너가 각각의 채널에 1 : 1 대응하여 연결되는 것을 특징으로 하는 다채널 샘플링 데이터 동시 획득 장치.A signal conditioner comprising a differential amplifier for outputting a difference between an input + channel signal and a-channel signal, and a low pass filter for passing only signals of a predetermined band or less out of the signals output from the differential amplifier corresponding to 1: 1 for each channel Apparatus for acquiring multi-channel sampling data simultaneously, characterized in that connected. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 A/D 컨버터부는,The A / D converter unit, 상기 각각의 신호 컨디셔너에 1 : 1 대응하여 복수의 A/D 컨버터가 연결되는 것을 특징으로 하는 다채널 샘플링 데이터 동시 획득 장치.And a plurality of A / D converters are connected to the signal conditioners in correspondence with 1: 1.
KR1020010010013A 2001-02-27 2001-02-27 Taking apparatus for multi channel sampling data at the same time KR20020069692A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010010013A KR20020069692A (en) 2001-02-27 2001-02-27 Taking apparatus for multi channel sampling data at the same time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010010013A KR20020069692A (en) 2001-02-27 2001-02-27 Taking apparatus for multi channel sampling data at the same time

Publications (1)

Publication Number Publication Date
KR20020069692A true KR20020069692A (en) 2002-09-05

Family

ID=27695722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010010013A KR20020069692A (en) 2001-02-27 2001-02-27 Taking apparatus for multi channel sampling data at the same time

Country Status (1)

Country Link
KR (1) KR20020069692A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488182A (en) * 1981-09-04 1984-12-11 Victor Company Of Japan, Limited System for recording and reproducing time-division multiplexed digital audio and video signals
WO1995029540A1 (en) * 1994-04-22 1995-11-02 Thomson Consumer Electronics, Inc. Parameter sampling apparatus
KR19980078099A (en) * 1997-04-25 1998-11-16 윤종용 Dual Correlation Sampling Device Using Analog / Digital Signal Converter
US5844513A (en) * 1996-02-15 1998-12-01 Sony Corporation Method and apparatus for transmitting sigma delta modulated audio signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488182A (en) * 1981-09-04 1984-12-11 Victor Company Of Japan, Limited System for recording and reproducing time-division multiplexed digital audio and video signals
WO1995029540A1 (en) * 1994-04-22 1995-11-02 Thomson Consumer Electronics, Inc. Parameter sampling apparatus
US5844513A (en) * 1996-02-15 1998-12-01 Sony Corporation Method and apparatus for transmitting sigma delta modulated audio signals
KR19980078099A (en) * 1997-04-25 1998-11-16 윤종용 Dual Correlation Sampling Device Using Analog / Digital Signal Converter

Similar Documents

Publication Publication Date Title
US5392044A (en) Method and apparatus for digitizing a wide frequency bandwidth signal
US5418452A (en) Apparatus for testing integrated circuits using time division multiplexing
US3550115A (en) Method and means for numerical coding
UA119765C2 (en) Method and device for applying dynamic range compression to a higher order ambisonics signal
US5412386A (en) Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs
KR20020069692A (en) Taking apparatus for multi channel sampling data at the same time
CN110765047B (en) Digital signal control system, FPGA module and method based on instruction set
US5157394A (en) Data acquisition system with multiple simultaneous sample rates obtained from a single analog-to-digital converter
DE3751874D1 (en) Tone control for digital signals
WO2005041417A3 (en) Digital input signals constructor providing analog representation thereof
KR950010618A (en) Sampling rate conversion system
US6608576B1 (en) Pulse code modulation encoder for data acquisition
JPH04342010A (en) Sensor controller
EP0788229A3 (en) Peak detecting apparatus
KR101737529B1 (en) Interleaving system and interleaving method for interleaving digital audio signal including pwm signal and digital audio processing device employing the same
US20240230920A1 (en) Reloadable channel implementation
SU734650A1 (en) Information input device
JP4935596B2 (en) Semiconductor test equipment
KR970055611A (en) Audio Encoder Using Parallel Digital Signal Processor
CN105356881A (en) Metal vibration gyro differential signal high-resolution detection circuit and detection signal selection method thereof
JPH02234528A (en) Multiplexer
JPS6414777A (en) Digital recording and reproducing device
SU118528A1 (en) Synchronous multichannel communication method
JP3109316B2 (en) Waveform generator
JPS62286398A (en) Time slot converting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application