KR20020064123A - A Method of Forming A Low Temperature Polycrystaline Silicon Type TFT - Google Patents
A Method of Forming A Low Temperature Polycrystaline Silicon Type TFT Download PDFInfo
- Publication number
- KR20020064123A KR20020064123A KR1020010004810A KR20010004810A KR20020064123A KR 20020064123 A KR20020064123 A KR 20020064123A KR 1020010004810 A KR1020010004810 A KR 1020010004810A KR 20010004810 A KR20010004810 A KR 20010004810A KR 20020064123 A KR20020064123 A KR 20020064123A
- Authority
- KR
- South Korea
- Prior art keywords
- oxygen
- polycrystalline silicon
- thin film
- forming
- film transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 title claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 24
- 239000010703 silicon Substances 0.000 title claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 239000001301 oxygen Substances 0.000 claims abstract description 44
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 44
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 35
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 239000011521 glass Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 78
- 238000004140 cleaning Methods 0.000 claims description 9
- 239000012528 membrane Substances 0.000 claims description 6
- 230000033116 oxidation-reduction process Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 17
- 230000007547 defect Effects 0.000 abstract description 16
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 10
- 239000002800 charge carrier Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000035876 healing Effects 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Abstract
Description
본 발명은 저온 다결정 실리콘형 박막트랜지스터 제조 방법에 관한 것으로서, 보다 상세하게는 전하 캐리어의 이동도를 높일 수 있는 다결정 실리콘형 박막트랜지스터 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a low temperature polycrystalline silicon thin film transistor, and more particularly, to a method for manufacturing a polycrystalline silicon thin film transistor capable of increasing the mobility of a charge carrier.
일반적으로 액정표시장치는 두 장의 기판 사이에 액정을 주입하고 기판의 내측에 형성된 두 전극에 전압을 인가하여 사이에 존재하는 액정의 배열을 조절함으로써 기판에 부착되는 편광판과의 관계에서 빛을 투과시키거나 차단시키는 원리를 이용한 것이다. 그리고, 박막트랜지스터 액정표시장치는 표시장치의 화면를 이루는 개개 화소의 전극을 비선형 소자인 트랜지스터를 이용하여 조절하는 것으로 이때 트랜지스터는 반도체 박막을 이용하여 유리기판상에 형성된다.In general, a liquid crystal display device injects liquid crystal between two substrates and applies a voltage to two electrodes formed on the inside of the substrate to adjust the arrangement of liquid crystals therebetween to transmit light in a relationship with a polarizing plate attached to the substrate. Or use the principle of blocking. In addition, the thin film transistor liquid crystal display device controls the electrodes of the individual pixels forming the screen of the display device by using a transistor that is a nonlinear element. The transistor is formed on a glass substrate using a semiconductor thin film.
박막트랜지스터 액정표시장치는 사용되는 반도체 박막의 특성에 따라 아몰퍼스 실리콘 타입과 다결정 실리콘 타입으로 크게 나눌 수 있다. 아몰퍼스 실리콘의 경우 낮은 온도에서 CVD를 이용하여 형성할 수 있으므로 유리기판을 이용하는 LCD의 특성상 유리한 점이 있다. 그러나 아몰퍼스 실리콘의 경우 전하 캐리어의 이동도(mobility)가 낮아서 빠른 동작특성을 요하는 구동회로의 트랜지스터 소자를 형성하는 용도로는 적합하지 않다. 따라서, 액정표시장치의 구동을 위한 IC(Integrated Circuit)는 별도로 제작하여 액정표시장치의 판넬 주변부에 부착하여 사용해야 한다.The thin film transistor liquid crystal display device can be roughly divided into amorphous silicon type and polycrystalline silicon type according to the characteristics of the semiconductor thin film used. In the case of amorphous silicon, since it can be formed using CVD at low temperature, there is an advantage in the characteristics of the LCD using a glass substrate. However, amorphous silicon is not suitable for forming a transistor element of a driving circuit that requires fast operation characteristics due to low mobility of charge carriers. Therefore, an integrated circuit (IC) for driving the liquid crystal display device must be manufactured separately and attached to the panel periphery of the liquid crystal display device.
한편, 다결정 실리콘은 아몰퍼스 실리콘에 비해 전하 캐리어의 이동도가 훨씬 크고 따라서 구동회로용 IC를 제작하기 위해서도 사용할 수 있다. 그러므로 일련의 공정을 통해 동일 유리기판에 화소전극을 위한 박막트랜지스터 소자와 구동회로용 박막트랜지스터 소자를 함께 형성하여 공정의 비용을 절감하고 장치의 소비전력을 낮출 수 있도록 한다.On the other hand, polycrystalline silicon has a much higher mobility of charge carriers than amorphous silicon, and thus can be used to manufacture ICs for driving circuits. Therefore, through a series of processes, the thin film transistor element for the pixel electrode and the thin film transistor element for the driving circuit are formed together on the same glass substrate to reduce the cost of the process and lower the power consumption of the device.
그러나, 다결정 실리콘을 사용하는 경우, 글래스 기판은 고온에 매우 취약하므로 글래스 기판에 다결정 실리콘 박막을 형성하기 위해서는 먼저 아몰퍼스 실리콘 박막을 저온 CVD 공정을 통해 형성하고 여기에 레이저 광선을 부분적으로 조사하면서 스캐닝하는 등의 결정화를 위한 부가 공정이 필요하다.However, in the case of using polycrystalline silicon, the glass substrate is very vulnerable to high temperature, so in order to form the polycrystalline silicon thin film on the glass substrate, the amorphous silicon thin film is first formed by a low temperature CVD process and then scanned while partially irradiating the laser beam. An additional step for crystallization, such as is required.
또한, 구동 회로의 박막트랜지스터는 대개 P형 트랜지스터와 N형 트랜지스터를 동시에 형성하므로 두 가지 형태의 트랜지스터를 형성하기 위한 포토리소그래피 공정의 수를 늘리게 되므로 액정표시장치용 다결정 실리콘형 박막트랜지스터의 제조는 그만큼 어렵게 된다.In addition, since the thin film transistor of the driving circuit usually forms a P-type transistor and an N-type transistor at the same time, the number of photolithography processes for forming two types of transistors is increased. Becomes difficult.
한편으로, 다결정 실리콘형 박막트랜지스터는 단결정 위에 형성되는 트랜지스터에 비해서는 다결정 실리콘 내의 결정 구역간 경계와 다결정 실리콘과 게이트 절연막 사이의 계면에 많은 결정 결함(defect)을 가지고 있다. 그리고 이들 결정 결함은 다결정 실리콘 내에서의 캐리어의 이동도를 낮추어 트랜지스터의 성능 향상에 장애가 되고 있다. 저온 다결정 실리콘형 박막트랜지스터의 성능을 개선하고 액정표시장치의 성능에 대한 요구에 부응하기 위해 이들 결정 결함의 문제를 해결하는 방법이 요청되고 있다.On the other hand, the polycrystalline silicon thin film transistor has more crystal defects at the interface between the crystal regions in the polycrystalline silicon and the interface between the polycrystalline silicon and the gate insulating film as compared with the transistor formed on the single crystal. In addition, these crystal defects lower the mobility of carriers in the polycrystalline silicon, which hinders the performance improvement of the transistor. In order to improve the performance of low-temperature polycrystalline silicon thin film transistors and meet the demand for the performance of liquid crystal display devices, a method of solving the problems of these crystal defects is required.
결정 결함은 결정 내에서 원소가 규칙적인 결합을 이루고 있는 가운데 규칙성이 깨어진 부분이며, 결정이 연속되지 못하는 단면 부분에도 원소가 결정 구조를 가지기 위해 결합해야할 다른 원소가 없기 때문에 결함이 생기게 된다. 이들 부분에서는 구성 원소에서 결합에 사용되지 못한 여분의 최외각 전자가 있어 전하 캐리어가 이동할 때 캐리어와 결합하려는 경향을 가지므로 전하 캐리어의 이동을 방해하는 역할을 하여 전체적인 전하 캐리어의 이동도를 낮추고 따라서 당해 물질의 전도성을 낮추는 역할을 한다.Crystal defects are parts where regular elements are combined in the crystal, and regularity is broken, and defects occur because there are no other elements in the cross-section where crystals are not continuous in order to have a crystal structure. In these parts, there are extra outermost electrons that are not used for bonding in the constituent elements, which tend to bond with the carriers as they move, thus impeding the movement of the charge carriers, thus lowering the overall charge carrier mobility and thus It serves to lower the conductivity of the material.
종래의 다결정 실리콘형 박막트랜지스터를 제조하는 경우에는 이러한 결정결함을 치유하여 다결정 실리콘층의 전도성을 향상시키고 트랜지스터의 성능을 개선하기 위해 다결정 실리콘에 수소를 함유시키는 방법을 사용하였다. 이들 수소는 결정 내의 결함 부분에서 결합을 이루지 못한 여분의 전자와 결합할 전자를 제공함으로써 결함 부분의 결정 구성 원소의 여분의 최외각 전자가 전하 캐리어와 결합하여 전기 이동도(field effective mobility)를 낮추는 것을 억제하였다.In the case of manufacturing a conventional polycrystalline silicon thin film transistor, a method of containing hydrogen in polycrystalline silicon was used to cure such crystal defects to improve conductivity of the polycrystalline silicon layer and improve transistor performance. These hydrogens provide electrons to bond with the extra electrons that do not bond at the defective portion in the crystal, thereby allowing the extra-most outermost electrons of the crystalline constituent elements of the defective portion to combine with the charge carriers to lower the field effective mobility. Was suppressed.
그러나, 다결정 실리콘형 박막트랜지스터를 제조하는 과정에서 결함 치유용으로 다결정 실리콘에 수소를 함유시키는 경우에는 수소와 실리콘의 결합 에너지가 낮기 때문에 아몰퍼스 실리콘막을 다결정 실리콘화 시키는 과정에서의 300℃ 정도의 온도에서도 결함부 실리콘 원자에 결합된 수소가 열에 의해 해리되어 결정 결함에 대한 치유 효과를 충분히 거둘 수 없었다. 특히, 장시간을 사용하는 경우에는 발생 열에 의해 실리콘 원소에 탈수소화가 이루어질 확률이 높은 것으로 알려져 있다. (I.W. Wu, W.B. Jackoson, T.Y. Huang, A.G. Lewis and A. Ciang, "Mechanism of device degradation in n- and p-channel TFTs by electrical stressing", IEEE Electron Device Lett, vol.12, p.181, Apr. 1991 : I.W. Wu, W.B. Jackoson, T.Y. Huang, A.G. Lewis and A. Ciang, "Passivation kinetics of two types of defecs in polysilicon TFT by plasma hydrogenation", IEEE Electron Device Lett, vol.11, p.167, Apr. 1990)However, when hydrogen is contained in the polycrystalline silicon for defect healing during the manufacture of the polycrystalline silicon thin film transistor, the bonding energy of hydrogen and silicon is low, so even at a temperature of about 300 ° C. during the polycrystalline siliconization of the amorphous silicon film. Hydrogen bonded to the defective silicon atom was dissociated by heat, so that the healing effect on the crystal defect could not be sufficiently obtained. In particular, when using for a long time, it is known that the probability of dehydrogenation of the silicon element due to the generated heat is high. (IW Wu, WB Jackoson, TY Huang, AG Lewis and A. Ciang, "Mechanism of device degradation in n- and p-channel TFTs by electrical stressing", IEEE Electron Device Lett, vol. 12, p. 181, Apr. 1991: IW Wu, WB Jackoson, TY Huang, AG Lewis and A. Ciang, "Passivation kinetics of two types of defecs in polysilicon TFT by plasma hydrogenation", IEEE Electron Device Lett, vol. 11, p. 167, Apr. 1990 )
본 발명은 저온 다결정 실리콘형 박막트랜지스터를 제조함에 있어서 트랜지스터의 성능 개선에 한계로 작용하던, 결정 구역간의 혹은 다른 물질과의 계면에있는 결정 결함을 줄여 액정표시장치의 품질을 개선할 수 있도록 하는 새로운 저온 다결정 실리콘형 박막트랜지스터 제조 방법을 제공하는 것을 목적으로 한다.The present invention is to improve the quality of the liquid crystal display by reducing the crystal defects at the interface between the crystal zones or at the interface with other materials, which has limited the performance of the transistor in manufacturing low-temperature polycrystalline silicon thin film transistor. An object of the present invention is to provide a method for manufacturing a low temperature polycrystalline silicon thin film transistor.
도1 내지 도4는 본 발명의 일 실시예에 따른 저온 다결정 실리콘형 박막트랜지스터의 형성 방법을 나타내는 공정 단면도;1 to 4 are cross-sectional views illustrating a method of forming a low temperature polycrystalline silicon thin film transistor according to an embodiment of the present invention;
※도면의 주요 부분에 대한 부호의 설명※ Explanation of code for main part of drawing
10: 글래스 기판 11: 버퍼(buffer)막10: glass substrate 11: buffer film
13,13': 아몰퍼스 실리콘막 15: 다결정 실리콘막13,13 ': amorphous silicon film 15: polycrystalline silicon film
17: 게이트 절연막 19: 게이트 전극17 gate insulating film 19 gate electrode
21: 절연막 23: 소오스/드레인 전극21 insulating film 23 source / drain electrode
상기 목적을 달성하기 위한 본 발명은, 글래스 기판에 실리콘 예비막을 형성하는 단계와 상기 예비막의 다결정 실리콘화를 실시하는 단계가 구비되는 저온 다결정 실리콘형 박막 트랜지스터 제조 방법에 있어서, 산소를 실리콘층에 함유시키기 위해 기능수를 이용한 산소 함유 처리 단계가 더 구비되는 것을 특징으로 한다.The present invention for achieving the above object is a low-temperature polycrystalline silicon thin film transistor manufacturing method comprising the step of forming a silicon preliminary film on a glass substrate and performing the polycrystalline siliconization of the preliminary film, containing oxygen in the silicon layer It characterized in that it is further provided with an oxygen-containing treatment step using the functional water.
본 발명에서 산소 함유 처리 단계는 상기 예비막을 형성하는 단계와 상기 다결정 실리콘화를 실시하는 단계의 사이에 존재하는 것이 가장 큰 효과를 얻을 수 있다. 통상, 트랜지스터 특성에 가장 큰 영향을 주는 것으로 채널의 반도체층과 게이트 절연막 사이의 계면 상태를 들 수 있다. 메모리와 같은 반도체 장치의 경우 활성영역의 표면을 고온에서 열산화하여 반도체층과 게이트 절연막 사이에 결정 결함이 적어진다. 그러나 액정표시장치는 유리 기판을 사용하므로 열산화막 형성은 불가능하고, 반도체 표면에 미리 결함을 줄이는 것이 필요하다. 따라서 반도체층을 형성한 상태에서 그 표면에 산화처리를 하고, 다음으로 레이져 어닐링 등의 다결정화 공정을 실시하면서 산소와 실리콘의 강한 결합을 형성시켜 반도체층 표면의 산소와 미결합에 의한 결함과 약한 결합에 의한 결함을 치유하는 것이다.In the present invention, the oxygen-containing treatment step is present between the step of forming the preliminary film and the step of performing the polycrystalline siliconization can obtain the greatest effect. Usually, the interface state between the semiconductor layer of a channel and a gate insulating film is the thing which has the largest influence on transistor characteristics. In the case of a semiconductor device such as a memory, the surface of the active region is thermally oxidized at a high temperature so that crystal defects are less between the semiconductor layer and the gate insulating film. However, since the liquid crystal display uses a glass substrate, it is impossible to form a thermal oxide film, and it is necessary to reduce defects on the surface of the semiconductor in advance. Therefore, in the state where the semiconductor layer is formed, the surface is oxidized, and then a polycrystallization process such as laser annealing is performed to form strong bonds of oxygen and silicon, and defects caused by oxygen and unbonding on the surface of the semiconductor layer are weak. Heals defects caused by bonding.
본 발명에서 상기 예비막은 주로 아몰퍼스 실리콘막을 의미하며, 다결정 실리콘화에는 레이져 빔 스캐닝에 의한 부분적인 용융 방법을 주로 사용한다. 통상 실리콘막과 산소의 결합은 수소에 비해 결합 에너지가 높고, 특히 고온의 열산화막의 경우 결합 에너지가 높아 바람직하다.In the present invention, the preliminary film mainly refers to an amorphous silicon film, and a partial melting method by laser beam scanning is mainly used for polycrystalline siliconization. In general, the bond between the silicon film and oxygen is higher than that of hydrogen, and particularly in the case of a high temperature thermal oxide film, the bond energy is high.
본 발명과 관련하여, 실리콘 예비막에 산소를 함유시키는 방법으로는 실리콘 예비막에 산소를 자연침투시키는 방법과, 산소를 포함하는 플라즈마를 실리콘 예비막에 가속시켜 투입하는 방법도 생각할 수 있다. 산소를 자연침투시키는 방법에는 상온 침투와 300도 정도로 예비막을 형성한 상태에서 즉시 산소 분위기에 예비막을 노출시켜 산화 속도를 높이는 고온 침투를 더 생각할 수 있다. (대한민국 특허출원 2000-03467, 2000년 1월 25일, 삼성전자 주식회사)In connection with the present invention, as a method of incorporating oxygen into the silicon preliminary film, a method of naturally infiltrating oxygen into the silicon preliminary film and a method of accelerating and introducing a plasma containing oxygen into the silicon preliminary film can be considered. As a method of spontaneously infiltrating oxygen, it is possible to further contemplate the high temperature infiltration which increases the oxidation rate by exposing the preliminary membrane to the oxygen atmosphere immediately after the preliminary membrane is formed at about 300 ° C. (Korean patent application 2000-03467, January 25, 2000, Samsung Electronics Co., Ltd.)
그러나, 이들 방법에서는 산소를 자연침투시키는 경우는 많은 시간이 필요하므로 공정의 지체를 불러올 가능성이 있고, 그 산소의 침투에 따라 형성되는 표면 산화막의 두께가 환경에 따라 큰 변이를 가져올 수 있다. 표면 산화막의 두께의 변이는 기판에 형성되는 트랜지스터의 동작의 균일성, 신뢰성을 떨어뜨린다.However, since these methods require a lot of time to naturally infiltrate oxygen, there is a possibility of causing a delay in the process, and the thickness of the surface oxide film formed by the infiltration of oxygen can cause a large variation depending on the environment. Variation in the thickness of the surface oxide film degrades the uniformity and reliability of the operation of the transistor formed in the substrate.
또한, 산소 함유 원소의 플라즈마를 형성하여 산소 함유 라디칼을 기판 예비막에 직접 작용시키는 것은 시간들 단축할 수 있다는 장점이 있다. 그러나, 기판이 플라즈마 CVD 장비 등을 거쳐야 할 필요가 있으므로 공정 단순화에 불리한 점도 있다.In addition, there is an advantage that the formation of a plasma of the oxygen-containing element to directly act on the substrate preliminary film by the oxygen-containing radicals can shorten the times. However, there is also a disadvantage in simplifying the process since the substrate needs to go through a plasma CVD apparatus or the like.
한편, 본 발명과 같이 기능수를 사용하는 예비막 산화를 실시할 경우, 기존의 예비막 형성 후의 세정 과정에서 세정액과 함께, 혹은 세정액과 순차적으로 기능수를 사용함으로써 예비막 표면에 산소를 함유시킬 수 있다. 특히, 기능수의 산화도를 조절함으로써 예비막 표면의 산화막을 균일하게 관리할 수 있다. 또한, 산소 함유처리 단계를 세정과 같은 공정 단계에서 동시에 혹은 인 시튜로 진행함으로써 플라즈마 처리와 같은 별도의 공정 부담을 가지지 않게 된다.On the other hand, when preliminary membrane oxidation using functional water is carried out as in the present invention, oxygen is contained on the surface of the preliminary membrane by using the functional water together with the cleaning liquid or sequentially with the cleaning liquid in the cleaning process after formation of the existing preliminary membrane. Can be. In particular, by adjusting the oxidation degree of the functional water, the oxide film on the surface of the preliminary film can be managed uniformly. In addition, the oxygen-containing treatment step is carried out at the same time or in situ in the process step such as cleaning, so as not to have a separate process burden such as plasma treatment.
이하 도면을 참조하면서 실시예를 통해 본 발명을 좀 더 살펴보기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도1 내지 도4는 본 발명의 일 실시예에 따른 저온 다결정 실리콘형 박막트랜지스터의 형성 방법을 나타내는 공정 단면도이다.1 to 4 are cross-sectional views illustrating a method of forming a low temperature polycrystalline silicon thin film transistor according to an embodiment of the present invention.
도1을 참조하면, 하부 글래스 기판(10)에 실리콘 산화막으로 이루어지는 버퍼막(11)을 형성하고 버퍼막(11) 위에 아몰퍼스 실리콘막(13)을 다결정 실리콘막 형성을 위한 예비막으로 형성한다. 아몰퍼스 실리콘막은 300℃ 이하의 저온 CVD(Chemical Vapour Deposition)를 통해 형성된다.Referring to FIG. 1, a buffer film 11 made of a silicon oxide film is formed on a lower glass substrate 10, and an amorphous silicon film 13 is formed on the buffer film 11 as a preliminary film for forming a polycrystalline silicon film. The amorphous silicon film is formed through low temperature CVD (Chemical Vapor Deposition) below 300 ° C.
도2는 도1에서 형성된 아몰퍼스 실리콘막(13)을 산화력을 가진 기능수를 이용하여 세정하는 산소 함유 단계를 나타내는 도면이다. 본 단계는 산화력을 가진 기능수를 바로 세정액으로 사용하지 않고, 아몰퍼스 실리콘막 표면에 산화막 제거, 세정, 산소 함유 처리를 나누어 실시할 수 있다. 이는 자연산화막에 의해 아몰퍼스 반도체막 표면의 산소 함유 처리에 변이가 생기는 것을 막기 위한 것이다. 즉, 자연 산화막은 20 내지 40 옹스트롬 정도로 미세하나, 산소 함유 처리에서 발생하는 표면 산화막 자체가 20 내지 100 옹스트롬의 미세량만큼 필요하므로 트랜지스터 기능의 안정화를 위해 산소 함유 처리단계에서 형성되는 산화막의 두께를 정밀하게 조절할 필요가 있기 때문이다.FIG. 2 is a diagram showing an oxygen-containing step of cleaning the amorphous silicon film 13 formed in FIG. 1 using functional water having an oxidizing power. This step can be performed by dividing the oxide film removal, cleaning, and oxygen-containing treatment on the surface of the amorphous silicon film without using the functional water having oxidizing power as the cleaning liquid. This is to prevent the occurrence of variation in the oxygen-containing process on the surface of the amorphous semiconductor film by the natural oxide film. That is, the natural oxide film is as fine as 20 to 40 angstroms, but since the surface oxide film itself generated in the oxygen-containing process is required by a minute amount of 20 to 100 angstroms, the thickness of the oxide film formed in the oxygen-containing process step to stabilize the transistor function This is because it requires precise adjustment.
박막트랜지스터에서 다결정 실리콘층이 채널을 형성할 때, 채널의 주요 작용인 전류의 통로로서의 역할이 주로 계면 100Å 이내에서 이루어진다고 생각하면 다결정 실리콘막의 결함은 표면에서의 깊이 100Å 이내의 부분에서만 치유되면 충분한 것이다. 그리고, 작지만 실제적인 효과를 얻을 수 있는 수치는 산화 처리에 의한 표면 산화막의 두께가 20Å 이상이 되는 점이다. 물론 산소의 농도가 너무 많아 실리콘 원소와 비교가 될 정도라면 이는 부도체인 실리콘 산화막을 의미하여 역으로 트랜지스터 작동을 저해하게 될 것이나When the polycrystalline silicon layer forms a channel in the thin film transistor, the role of the current path, which is the main action of the channel, is mainly performed within the interface of 100 mW. will be. The small but practical value is that the thickness of the surface oxide film by the oxidation treatment is 20 kPa or more. Of course, if the concentration of oxygen is so high that it can be compared with the element of silicon, this means a silicon oxide film which is a non-conductor, and conversely, it will inhibit transistor operation.
산화 처리 단계에서 사용하는 기능수로는 오존 농도 5 내지 30PPM의 오존수나, 산화 환원 전위(ORP: Oxidation Reduction Potential) +1000 mV 이상인 이온수인 아노드(anode)수를 사용하는 것이 바람직하다. 아노드수는 순수 혹은 미량의 불순물이 포함된 물을 전기분해 하여 양극쪽에서 얻어내는 이온수를 의미하며 실리콘 결합을 절단하고 기능수 내에 반응성이 높은 산소 라디칼과 실리콘이 결합하여 산화막을 단시간에 형성할 수 있다. 10 내지 20ppm의 오존수에서 아몰퍼스 실리콘막 표면은 분당 10 옹스트롬 정도의 비율로 표면 산화 처리가 이루어진다. 산화력이 높은 기능수로 과산화수소(H2O2)도 고려할 수 있다.As the functional water used in the oxidation treatment step, it is preferable to use ozone water having an ozone concentration of 5 to 30 PPM or anion water which is ionized water having an oxidation reduction potential (ORP) of +1000 mV or more. Anode water means ionized water obtained from the anode side by electrolyzing water containing pure water or trace impurities. The silicon film is cleaved and highly reactive oxygen radicals and silicon bond in the functional water to form an oxide film in a short time. have. In 10 to 20 ppm of ozone water, the surface of the amorphous silicon film is subjected to surface oxidation at a rate of about 10 angstroms per minute. Hydrogen peroxide (H2O2) can also be considered as a highly oxidizing functional water.
산화 처리 단계에서 자연산화막 식각액, 세정액과 산화용 기능수를 기판에 별도로 처리하는 경우에도 공정을 줄이기 위해 인 시튜 방식 혹은 기판 플로우 방식으로 공정을 실시할 수 있을 것이다.Even when the natural oxide film etching solution, the cleaning solution and the functional water for oxidation are separately treated on the substrate in the oxidation treatment step, the process may be performed in situ or substrate flow to reduce the process.
도3은 도2와 같은 산소 처리를 통해 산소를 함유한 아몰퍼스 실리콘막(13')을 레이져 빔으로 스캐닝하여 다결정 실리콘막(15)으로 전환시키는 상태를 나타낸다. 이때, 아몰퍼스 실리콘막(13')에 함유되는 산소는 주로 막의 상부의 산화막 혹은 산화막과 아몰퍼스 실리콘막의 계면에 존재하다가 결정화가 진행될 때 레이져 빔 조사에 따른 순간적인 고열에 의해 실리콘과 분해되고 보다 강한 에너지를 가지고 실리콘 원소와 재결합을 이루어 결정 구역 경계 및 게이트 절연막과의 계면에서 여분의 실리콘 최외각 전자와 강한 결합을 하여 높은 신뢰성을 가지고 결함을 치유하는 역할을 한다.FIG. 3 shows a state in which the amorphous silicon film 13 'containing oxygen is converted into the polycrystalline silicon film 15 by scanning with a laser beam through oxygen treatment as shown in FIG. At this time, the oxygen contained in the amorphous silicon film 13 'is mainly present at the oxide film on the upper part of the film or at the interface between the oxide film and the amorphous silicon film, and when crystallized, it decomposes with silicon due to the instantaneous high temperature due to the laser beam irradiation. It recombines with the silicon element to form a strong bond with extra silicon outermost electrons at the interface between the crystal region boundary and the gate insulating film, and serves to heal the defect with high reliability.
일반적으로 반도체 공정에서 실리콘막에 열산화막을 형성시키는 경우에는 공정에서 가해지는 열에너지에 의해 산소가 기존의 산화막을 통과하여 확산되면서 산화막 아래쪽의 실리콘 원소와 결합을 하여 산화막이 두껍게 형성되는 형태가 되지만, 본 발명에서 산소를 함유시키는 과정에서는 사전에 미량의 산소를 실리콘층 내부, 실리콘층과 자연 산화막 계면에 유입시킨 다음 결정화에서 가해지는 열을 이용하여 산소와 실리콘 원소를 강하게 결합시킨다는 점에서 차이가 있다.In general, in the case of forming a thermal oxide film on a silicon film in a semiconductor process, oxygen is diffused through the existing oxide film by the heat energy applied in the process to form a thick oxide film by combining with a silicon element below the oxide film. In the process of containing oxygen in the present invention, there is a difference in that a small amount of oxygen is introduced into the silicon layer, the silicon layer and the natural oxide film interface in advance, and then the oxygen and the silicon element are strongly bonded by using the heat applied in the crystallization. .
레이져 빔 스캐닝은 글래스 기판의 이미 언급한 바와 같이 평면 상태에 변형을 가하지 않고 아몰퍼스 실리콘을 다결정 실리콘화시키는 데 사용한다. 글래스 기판은 열에 의해 평면 상태가 변형될 수 있으므로 300 내지 400℃ 이상의 온도를 가하는 공정은 실시하기 어렵고 재결정 작업에 의한 다결정 실리콘의 형성 온도는 400℃를 훨씬 넘어서므로 액정표시장치 판넬의 박막트랜지스터 형성에는 국부적인 용융에 의한 재결정 작업을 하여야 한다. 그리고, 이런 작업에 적합한 것이 레이져 빔 스캐닝에 의한 부분 용융 방법이다. 레이져 빔의 스캐닝 속도에 따라 주변 온도의 상승 정도가 결정될 것이나 기존의 스캐닝 속도를 가지고 부분적으로 900℃ 이상의 온도를 조성하여 실리콘 재결정을 실시할 수 있다. 그러나 이 온도는 가령, 1μsec 이하의 시간동안만 적용되도록 할 수 있으므로 글래스 기판에는 영향을 미치지 않고 거시적인 온도 수준은 300℃ 이하로 유지될 수 있다.Laser beam scanning is used to polymorphize amorphous silicon without altering the planar state, as already mentioned for glass substrates. Since the glass substrate may be deformed in a planar state by heat, it is difficult to apply a temperature of 300 to 400 ° C. or higher, and the formation temperature of polycrystalline silicon by recrystallization operation is well over 400 ° C. Recrystallization work by local melting should be performed. And suitable for this task is a partial melting method by laser beam scanning. Depending on the scanning speed of the laser beam, the degree of increase of the ambient temperature will be determined, but the silicon recrystallization may be performed by forming a temperature of 900 ° C. or more with the existing scanning speed. However, this temperature can be applied only for a time of, for example, 1 μsec or less, so that the macroscopic temperature level can be maintained below 300 ° C without affecting the glass substrate.
도4는 본 발명의 일 실시예에 따라 다결정 실리콘형 박막트랜지스터를 형성한 상태를 나타내는 단면도이다. 도면과 같은 단면 구성을 가지도록 하는 본 실시예의 방법은 도3과 같이 버퍼막(11) 위에 다결정 실리콘막(15)으로 패턴을 형성한 상태에서, 게이트 절연막(17)을 글래스 기판 전면에 걸쳐 형성하는 단계, 게이트 절연막(17) 위로 게이트 전극(19) 및 게이트 라인 등의 게이트 패턴을 형성하는 단계, 다결정 실리콘막의 각 영역에 맞는 소오스 /드레인 형성용 이온 주입을 실시하는 단계, 게이트 패턴 위로 절연막(21)을 전면에 적층하고 그 상태에서 소오스/드레인 콘택홀을 형성하는 단계, 콘택홀 위로 도전층을 적층 패터닝하여 드레인 전극, 소오스 전극(23) 및 데이타 라인을 형성하는 단계를 구비하게 된다.4 is a cross-sectional view illustrating a state in which a polycrystalline silicon thin film transistor is formed according to an embodiment of the present invention. In the method of the present embodiment having the cross-sectional configuration as shown in the drawing, the gate insulating film 17 is formed over the entire glass substrate in a state where a pattern is formed of the polycrystalline silicon film 15 on the buffer film 11 as shown in FIG. Forming a gate pattern such as a gate electrode 19 and a gate line on the gate insulating film 17, performing ion implantation for source / drain formation for each region of the polycrystalline silicon film, and forming an insulating film on the gate pattern 21) forming a source electrode / drain contact hole on the front surface, and stacking and patterning a conductive layer over the contact hole to form a drain electrode, a source electrode 23, and a data line.
본 도면과 같은 상태에서 다시 유기절연막을 형성하고 드레인 전극 상으로 콘택을 형성하여 화소전극을 적층과 패터닝을 통해 형성할 수도 있으며, 드레인 전극의 형성 단계에서 화소 전극을 함께 형성할 수도 있을 것이다.In the state as shown in the figure, the organic insulating layer may be formed again, and a contact may be formed on the drain electrode to form pixel electrodes through lamination and patterning, or the pixel electrodes may be formed together in the formation of the drain electrode.
본 발명의 기능수를 이용한 산소 함유 처리를 통해 형성되는 박막트랜지스터는 기존의 수소처리나 무처리로 형성된 저온 다결정 실리콘형 박막트랜지스터에 비해 트랜지스터에서의 전하 캐리어의 이동도가 향상되고 안정적이 되며, 박막트랜지스터 기능 향상에 따라 이를 사용하는 액정표시장치의 화질향상 및 소비전력의 감소 등 효과를 가져온다.The thin film transistor formed by the oxygen-containing treatment using the functional water of the present invention has improved mobility and stability of charge carriers in the transistor compared to the conventional low-temperature polycrystalline silicon thin film transistor formed by hydrogen treatment or no treatment. As transistor functions are improved, the image quality of the liquid crystal display device using the transistor is improved and power consumption is reduced.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010004810A KR100737911B1 (en) | 2001-02-01 | 2001-02-01 | A Method of Forming A Low Temperature Polycrystaline Silicon Type TFT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010004810A KR100737911B1 (en) | 2001-02-01 | 2001-02-01 | A Method of Forming A Low Temperature Polycrystaline Silicon Type TFT |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020064123A true KR20020064123A (en) | 2002-08-07 |
| KR100737911B1 KR100737911B1 (en) | 2007-07-10 |
Family
ID=27693001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010004810A KR100737911B1 (en) | 2001-02-01 | 2001-02-01 | A Method of Forming A Low Temperature Polycrystaline Silicon Type TFT |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100737911B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324388C (en) * | 2003-03-14 | 2007-07-04 | 友达光电股份有限公司 | Manufacture of low temperature polycrystal silicon film electric crystal LCD device |
| KR100945648B1 (en) * | 2002-10-29 | 2010-03-04 | 매그나칩 반도체 유한회사 | Transistor in a semiconductor device and a method of manufacturing the same |
| RU2647561C2 (en) * | 2013-12-25 | 2018-03-16 | Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. | Low temperature polycrystalline silicon thin film pre-cleaning method and preparation method, liquid crystal display device and system for making same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2658835B2 (en) * | 1993-10-20 | 1997-09-30 | 日本電気株式会社 | Static semiconductor memory device |
| JPH0794756A (en) * | 1993-07-27 | 1995-04-07 | Semiconductor Energy Lab Co Ltd | Method of fabricating semiconductor device |
| JP2857750B2 (en) * | 1996-06-18 | 1999-02-17 | 株式会社淀川製鋼所 | Openable groove lid |
| JP2931255B2 (en) * | 1996-07-04 | 1999-08-09 | 日本曹達株式会社 | How to prevent scale on toilet drainpipe |
| KR100489167B1 (en) * | 1998-08-20 | 2005-09-02 | 엘지.필립스 엘시디 주식회사 | Thin film transistor and its manufacturing method |
-
2001
- 2001-02-01 KR KR1020010004810A patent/KR100737911B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945648B1 (en) * | 2002-10-29 | 2010-03-04 | 매그나칩 반도체 유한회사 | Transistor in a semiconductor device and a method of manufacturing the same |
| CN1324388C (en) * | 2003-03-14 | 2007-07-04 | 友达光电股份有限公司 | Manufacture of low temperature polycrystal silicon film electric crystal LCD device |
| RU2647561C2 (en) * | 2013-12-25 | 2018-03-16 | Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. | Low temperature polycrystalline silicon thin film pre-cleaning method and preparation method, liquid crystal display device and system for making same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100737911B1 (en) | 2007-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7635861B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6346486B2 (en) | Transistor device and method of forming the same | |
| US20030094625A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20010107764A (en) | Method of fabricating thin film transistor | |
| JP2001217428A (en) | Low temperature polycrystalline silicon type thin film transistor and its manufacturing method | |
| JP2001028448A (en) | Manufacture if thin-film transistor | |
| US8603870B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4271413B2 (en) | Method for manufacturing semiconductor device | |
| JPH09260680A (en) | Semiconductor device and manufacture thereof | |
| KR100737911B1 (en) | A Method of Forming A Low Temperature Polycrystaline Silicon Type TFT | |
| KR100512683B1 (en) | Manufacturing Apparatus of an Insulation Film | |
| KR100509660B1 (en) | Film manufacturing method | |
| JP4044176B2 (en) | Semiconductor device | |
| JP2004055838A (en) | Method for manufacturing thin film transistor | |
| JP2004288864A (en) | Thin film semiconductor, manufacturing method thereof, electro-optical device and electronic equipment | |
| JP3923141B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100710800B1 (en) | A Method of Forming A Low Temperature Polycrystaline Silicon Type TFT | |
| KR100543008B1 (en) | Flat Panel Display and method of fabricating the same | |
| JP2000183351A (en) | Manufacture of thin-film semiconductor device | |
| JP4801520B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4115582B2 (en) | Method for manufacturing semiconductor device | |
| KR100187387B1 (en) | Activation method of ohmic layer of thin film transistor | |
| KR20040050768A (en) | Method of fabricating Thin Film Transistor for Liquid Crystal Display Device with driving circuit | |
| JP2009147232A (en) | Manufacturing method for semiconductor device and semiconductor manufacturing apparatus | |
| JPH11111985A (en) | Manufacture of thin-film transistor and liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 13 |