KR20020064009A - 온라인을 이용한 반도체 설비에서 공정 누락을 방지하는방법 - Google Patents

Abstract

본 발명은 온라인을 이용한 반도체 설비에서 공정 누락(process skipping)을 방지하는 방법에 관한 것으로서, 공정제어장치로부터 롯(lot)의 식별번호, 공정명칭, 웨이퍼수량을 입력받는 단계와, 반도체 설비의 탑재부(loader)에 롯을 로딩(loading)하고, 캐리어(carrier)의 각 슬롯(slot) 안에 웨이퍼가 있는지 여부를 검출하여 롯에 적재된 웨이퍼수량을 검출하는 단계와, 공정제어장치로부터 입력받은 웨이퍼수량과 검출한 웨이퍼수량이 동일한지 여부를 결정하는 단계와, 입력받은 웨이퍼수량과 검출한 웨이퍼수량이 소정의 조건을 충족시키면 정상적인 후속 공정을 수행하고, 충족시키지 않으면 후속 공정의 진행을 중단하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 매핑의 문제로 인하여 정상적인 공정이 이루어지지 않은 웨이퍼가 후속 공정으로 진행되는 것을 방지할 수 있다.

Description

온라인을 이용한 반도체 설비에서 공정 누락을 방지하는 방법{METHOD FOR PREVENTING PROCESS SKIPPING IN A SEMICONDUCTOR EQUIPMENT USING ONLINE}

본 발명은 온라인을 이용한 반도체 설비에서 공정 누락(process skipping)을 방지하는 방법에 관한 것이다.

반도체 공정 진행시 해당 공정의 설비에서 공정을 진행할 때, 각 설비의 탑재부(loader)는 웨이퍼가 들어있는 캐리어(carrier)의 각 슬롯(slot)에 대한 웨이퍼 유무를 검출하는 매핑(mapping) 기능을 수행한다.

공정을 진행하는 롯(lot)은 전산상에 해당 웨이퍼의 수량이 지정되어 있으나, 실제 공정은 설비에서 공정 진행시 매핑한 결과에 따라 진행된다. 그 결과 매핑시 하드웨어적으로나 소프트웨어적으로 문제가 발생하여 실제로는 존재하는 웨이퍼가 검출되지 않은 경우, 해당 웨이퍼는 공정 챔버(process chamber)로 로딩(loading)되지 않으므로 공정이 이루어지지 않는다. 이렇게 공정이 수행되지않은 웨이퍼가 후속 공정으로 이송되면, 결국 정상적인 공정이 수행되지 않아 그 웨이퍼를 버려야 하는 문제점이 있었다.

따라서 본 발명은 전술한 바와 같이, 매핑시 문제가 발생하여 실제로는 존재하는 웨이퍼가 검출되지 않아 정상적인 공정이 이루어지지 않는 문제점을 해결하는 것을 목적으로 한다.

또한 본 발명은 매핑의 문제로 인하여 정상적인 공정이 이루어지지 않은 웨이퍼가 후속 공정으로 진행되는 것을 방지하는 것을 목적으로 한다.

도 1은 종래 온라인을 이용한 반도체 공정의 흐름도.

도 2는 본 발명에 따른 반도체 공정의 흐름도.

전술한 바와 같은 목적을 달성하기 위하여 본 발명은 온라인을 이용한 반도체 설비에서 공정 누락(process skipping)을 방지하는 방법으로, 공정제어장치로부터 롯(lot)의 식별번호, 공정명칭, 웨이퍼수량을 입력받는 단계와, 반도체 설비의 탑재부(loader)에 롯을 로딩(loading)하고, 캐리어(carrier)의 각 슬롯(slot) 안에 웨이퍼가 있는지 여부를 검출하여 롯에 적재된 웨이퍼수량을 검출하는 단계와, 공정제어장치로부터 입력받은 웨이퍼수량과 검출한 웨이퍼수량이 동일한지 여부를 결정하는 단계와, 입력받은 웨이퍼수량과 검출한 웨이퍼수량이 소정의 조건을 충족시키면 정상적인 후속 공정을 수행하고, 충족시키지 않으면 후속 공정의 진행을 중단하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다. 여기서 설명되는 것은 단지 본 발명의 실시예에 해당되며, 본 발명의 요지를 정하려는 것은 아니다. 본 발명의 요지는 후술하는 특허청구범위에 의해서 정해진다.

도 1은 종래 온라인을 이용한 반도체 공정의 흐름도이다. 도 1에 도시된 바와 같이, 먼저 반도체 설비는 전체 반도체 공정을 제어하는 공정제어장치로부터 온라인상으로 현재 탑재되는 롯(lot)에 대한 식별부호와 진행할 공정의 공정명칭을 다운받는다(101). 그 후 반도체 설비의 탑재부(loader)로 해당 롯이 로딩(loading)된다(103). 로딩된 롯에 대해 탑재부는 캐리어(carrier)의 각 슬롯(slot)에 대해 웨이퍼가 탑재되어 있는지 여부를 검출하는 매핑 기능을 수행하며(105), 매핑된 웨이퍼에 한해 공정 챔버로 이송된다. 이렇게 이송된 웨이퍼에 대해 공정제어장치로부터 다운받은 공정명칭에 해당하는 공정을 수행함으로써(107), 온라인으로 지정된 공정을 종료한다(109).

그 후, 롯은 탑재부로부터 언로딩(unloading)되며(111), 공정을 수행한 반도체 설비는 온라인을 이용하여 공정제어장치로 공정이 완료되었음을 알림으로써(113), 다음의 공정이 진행되도록 한다(115).

도 2는 본 발명에 따른 반도체 공정의 흐름도이다. 도 1에 도시된 종래의 방법과 비교하여 가장 큰 차이점은 공정제어장치로부터 다운받은 웨이퍼수량과 매핑을 통해 검출한 웨이퍼수량을 비교하여, 그 결과에 따라 다르게 처리한다는 것이다.

본 발명에서는 온라인을 이용하여 공정제어장치로부터 롯의 식별부호 및 진행할 공정명칭 외에 해당 롯의 웨이퍼수량 역시 다운받는다(201). 그 후 반도체 설비의 탑재부에 실행명령(RUN)을 주면 탑재부에 상기 롯이 로딩된다(203). 탑재부는로딩된 롯에 대해 매핑 기능을 수행하여 각 슬롯에 웨이퍼가 탑재되어 있는지 여부를 검출함으로써 해당 롯의 웨이퍼수량을 검출한다(205). 이렇게 매핑을 통해 검출된 웨이퍼수량은 공정제어장치로부터 다운받은 해당 롯의 웨이퍼수량과 비교되며(207), 서로 동일하면 도 1과 관련하여 전술한 바와 같이 정상적인 공정이 수행된다(209, 211, 213, 215, 217).

한편 매핑을 통해 검출된 웨이퍼수량과 공정제어장치로부터 다운받은 해당 롯의 웨이퍼수량이 동일하지 않으면, 매핑이 정상적으로 이루어지지 않은 것을 의미하므로 반도체 설비는 자체적으로 인터록을 발생시키며(219), 제어를 위한 화면상에 이러한 내용을 표시한다. 또한 반도체 설비는 인터록 신호를 발생하여 공정제어장치로 전송하며, 이를 통해 해당 롯에 대한 전산 인터록을 가동하여 후속 공정이 진행되지 않도록 한다(211).

위에서는 매핑을 통해 검출된 웨이퍼수량과 공정제어장치로부터 다운받은 해당 롯의 웨이퍼수량이 동일한가 여부를 판단하여, 정상적인 후속 공정을 진행시킬지 여부를 결정하였으나, 웨이퍼수량이 동일하지 않더라도 정상적인 후속 공정을 수행하는 변형례가 가능하다. 즉, 롯에 테스트용 웨이퍼를 같이 진행할 경우 등이다. 이 경우 테스트용 웨이퍼의 수량을 추가로 지정한 후 상기 실시예에서와 같이 동일 여부를 판단할 수도 있으나, 다음 수학식 1과 같은 논리를 이용할 수도 있다.

N_map ≥ N_real

수학식 1에서 N_map는 매핑을 통해 검출된 웨이퍼의 수량을 가리키며,N_real은 공정제어장치로부터 온라인을 통해 다운받은 해당 롯의 실제 웨이퍼의 수량을 가리킨다. 이런 경우를 고려하여 정상적인 후속 공정의 수행을 위한 N_map와 N_real 사이의 조건을 사전에 입력받도록 할 수도 있다.

전술한 바와 같은 실시예에서는 인터록이 반도체 설비 자체에 의해 가동되도록 하나, 매핑 결과를 공정제어장치로 전송하여 인터록이 공정제어장치에 의해 수행되도록 할 수도 있다.

전술한 바와 같은 본 발명에 의하면, 매핑의 문제로 인하여 정상적인 공정이 이루어지지 않은 웨이퍼가 후속 공정으로 진행되는 것을 방지할 수 있다. 이로써 비정상적인 공정이 수행되어 버려지는 웨이퍼의 수를 줄일 수 있다.

Claims (8)

1. 온라인을 이용한 반도체 설비에서 공정 누락(process skipping)을 방지하는 방법에 있어서,

   공정제어장치로부터 롯(lot)의 식별번호, 공정명칭, 웨이퍼수량을 입력받는 단계와,

   상기 반도체 설비의 탑재부(loader)에 롯을 로딩(loading)하고, 캐리어(carrier)의 각 슬롯(slot) 안에 웨이퍼가 있는지 여부를 검출하여 상기 롯에 적재된 웨이퍼수량을 검출하는 단계와,

   상기 공정제어장치로부터 입력받은 웨이퍼수량과 상기 검출한 웨이퍼수량이 소정의 조건을 충족시키는지 여부를 결정하는 단계와,

   상기 입력받은 웨이퍼수량과 상기 검출한 웨이퍼수량이 소정의 조건을 충족시키면 정상적인 후속 공정을 수행하고, 충족시키지 않으면 후속 공정의 진행을 중단하는 단계를

   포함하는 것을 특징으로 하는 공정누락 방지방법.
2. 제 1 항에 있어서,

   상기 입력받은 웨이퍼수량이 상기 검출한 웨이퍼수량보다 적거나 동일하면 정상적인 후속 공정을 수행하고, 그렇지 않으면 후속 공정의 진행을 중단하는 것을 특징으로 하는 공정누락 방지방법.
3. 제 1 항에 있어서,

   정상적인 후속 공정의 수행을 위한 상기 입력받은 웨이퍼수량과 상기 검출한 웨이퍼수량 사이의 조건을 입력받는 단계를 더 포합하는 것을 특징으로 하는 공정누락 방지방법.
4. 제 1 항에 있어서,

   상기 입력받은 웨이퍼수량과 상기 검출한 웨이퍼수량이 소정의 조건을 충족시키지 않으면 상기 롯에 대한 인터록신호(interlock signal)를 발생하는 단계를 더 포함하는 것을 특징으로 하는 공정누락 방지방법.
5. 제 4 항에 있어서,

   상기 인터록신호가 발생하면 제어화면에 상기 롯에 대하여 인터록이 발생했음을 표시하는 단계를 더 포함하는 것을 특징으로 하는 공정누락 방지방법.
6. 제 4 항에 있어서,

   상기 인터록신호를 상기 공정제어장치로 전송하는 단계를 포함하는 것을 특징으로 하는 공정누락 방지방법.
7. 제 4 항에 있어서,

   상기 검출된 웨이퍼수량은 상기 공정제어장치로 전송되고, 상기 인터록신호는 상기 공정제어장치로부터 발생되는 것을 특징으로 하는 공정누락 방지방법.
8. 제 4 항에 있어서,

   상기 인터록신호는 상기 반도체설비 자체에서 발생되는 것을 특징으로 하는 공정누락 방지방법.