KR20020063398A - ＧａＮ계열 Ⅲ-Ⅴ족 질화물 반도체 레이저 다이오드 - Google Patents

ＧａＮ계열 Ⅲ-Ⅴ족 질화물 반도체 레이저 다이오드 Download PDF

Info

Publication number
KR20020063398A
KR20020063398A KR1020010004035A KR20010004035A KR20020063398A KR 20020063398 A KR20020063398 A KR 20020063398A KR 1020010004035 A KR1020010004035 A KR 1020010004035A KR 20010004035 A KR20010004035 A KR 20010004035A KR 20020063398 A KR20020063398 A KR 20020063398A
Authority
KR
South Korea
Prior art keywords
layer
substrate
laser diode
semiconductor laser
electrode
Prior art date
Application number
KR1020010004035A
Other languages
English (en)
Other versions
KR100397608B1 (ko
Inventor
곽준섭
이교열
조제희
채수희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2001-0004035A priority Critical patent/KR100397608B1/ko
Priority to US10/012,309 priority patent/US6657237B2/en
Priority to GB0130203A priority patent/GB2374459B/en
Priority to GB0510128A priority patent/GB2411522B/en
Priority to JP2001383523A priority patent/JP3859505B2/ja
Priority to CNB011433043A priority patent/CN100452447C/zh
Priority to DE10162421A priority patent/DE10162421A1/de
Publication of KR20020063398A publication Critical patent/KR20020063398A/ko
Application granted granted Critical
Publication of KR100397608B1 publication Critical patent/KR100397608B1/ko
Priority to US10/673,251 priority patent/US7566578B2/en
Priority to US12/495,000 priority patent/US8324004B2/en
Priority to US13/674,568 priority patent/US20130087764A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

GaN계 III-V족 질화물 반도체 레이저 다이오드에 관해 개시되어 있다. 개시된 반도체 레이저 다이오드는 광 방출이 일어나는 활성층과, 상기 활성층을 사이에 두고 대향하며 상기 활성층에 레이저 발진을 유도하는 레이징을 위한 제1 및 제2 물질층과, 상기 제1 물질층의 최하층 물질층과 접촉된 제1 전극과, 상기 제2 물질층의 최상층 물질층과 제한적으로 접촉된 제2 전극 및 상기 최하층 물질층 측에 효과적인 열 방출을 위한 열 방출 수단을 구비하여 효과적인 열 방출과 함께 공정 시간의 감소 및 수율 증대를 도모할 수 있다.

Description

ＧａＮ계열 Ⅲ-Ⅴ족 질화물 반도체 레이저 다이오드{Light emitting device using GaN series III-V group nitride semiconductor laser diode}
본 발명은 반도체 레이저 다이오드에 관한 것으로써, 자세하게는 GaN계 III-V족 질화물 반도체 레이저 다이오드에 관한 것이다.
정보 기록의 고밀도화에 대한 필요성이 증대되면서 가시광 반도체 레이저 다이오드에 대한 수요 또한 증가되고 있다. 이에 따라, 가시광 레이저 발진이 가능한 다양한 형태의 화합물 반도체 레이저 다이오드가 등장하고 있고, 그 중에서 III-V족 질화물 반도체 레이저 다이오드는 천이 방식이 레이저 발진 확률이 높은 직접 천이형이고 청색 레이저 발진이 가능하다는 특성 때문에 특히 주목되고 있다.
도 1을 참조하면, 종래 기술에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드는 n형 및 p형 전극을 동일한 방향으로 구비하고 p형 전극측에 리지 웨이브가이드를 구비하는 반도체 레이저 다이오드인 것을 알 수 있다.
구체적으로, 사파이어 기판(10) 상에 n-GaN층(12)이 형성되어 있고, n-GaN층(12)은 제1 및 제2 영역(R1, R2)으로 구분되어 있다. 제1 영역(R1)은 제2 영역(R2)에 비해 상대적으로 넓은 영역인 반면, 제2 영역(R2)은 제1 영역(R1)에 비해 두께가 얇다. 따라서, 두 영역(R, R2) 사이에 단차가 존재한다. n-GaN층(12)의 제2 영역(R2) 상에 n형 전극(14)이 형성되어 있다. n-GaN층(12)의 제1 영역(R1) 상에 굴절률이 순차적으로 커지는 n-AlGaN/GaN층(16), n-GaN층(18), 및 InGaN층(20, 활성층)이 형성되어 있다. InGaN층(20) 상에 이 보다 굴절률이 순차적으로 작아지는 p-GaN층(22), p-AlGaN/GaN층(24) 및 p-GaN층(26)이 형성되어 있다. p-AlGaN/GaN층(24)의 상부 가운데 부분은 리지(혹은 리브) 형태로 돌출되어 있고, 돌출된 부분의 상부에 p-GaN층(26)이 형성되어 있다. p-AlGaN/GaN층(24)의 전면은 보호막(28)으로 덮여 있고, 보호막(28)은 전류폭을 제한하는 형태로 p-GaN층(26)상으로 확장되어 있다. 곧, 보호막(28)은 p-GaN층(26)의 양측 가장자리 일부 영역을 덮고 있다. 보호막(28) 상에는 보호막(28) 사이로 노출되는 p-GaN층(26)의 전면과 접촉된 p형 전극(30)이 형성되어 있다.
한편, 도 2는 n형 및 p형 전극이 활성층을 중심으로 대향되도록 구비된 종래 기술에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드로써, 실리콘 카본(SiC) 기판(10a, 또는 갈륨 나이트라이드(GaN) 기판) 상에 n-GaN층(12) 내지 p형 전극(30)이 순차적으로 구비되어 있고, 실리콘 카본 기판(10a)의 저면에 n형 전극(14a)이 구비된 것을 알 수 있다.
일반적으로 반도체 레이저 다이오드의 레이저 발진을 위한 임계 전류 및 레이저 모드의 안정성은 온도와 밀접한 관계가 있고, 온도가 높아짐에 따라 양자의 특성은 모두 저하된다. 따라서, 레이저 발진 중에 활성층에서 발생되는 열을 제거하여 레이저 다이오드의 온도가 높아지는 것을 방지할 필요가 있는데, 상기한 종래 기술에 의한 GaN계 III-V족 반도체 레이저 다이오드의 경우 기판의 열전도성이 극히 낮으므로(사파이어의 경우, 0.5W/cmK 정도), 대부분의 열은 리지를 통해서만 방출된다. 그러나, 리지를 통한 열 방출은 제한적이어서 효과적인 열 방출이 이루어지기 어렵고, 따라서 레이저 다이오드의 온도 상승을 방지하여 소자의 특성 저하를 방지하는데는 한계가 있다.
이에 따라, 도 1에 도시된 종래 기술에 의한 반도체 레이저 다이오드의 경우, 도 3에 도시된 바와 같이 플립 칩 본딩(flip chip bonding) 기술을 이용하여 활성층에서 발생되는 열의 방출을 유도하고 있다.
구체적으로, 도 3을 참조하면, 참조부호 A는 반도체 레이저 다이오드로써, 도 1에 도시된 종래 기술에 의한 GaN계 III-V족 반도체 레이저 다이오드의 뒤집힌 모습을 나타낸다. 참조번호 40은 섭 마운트(submount)를, 42a 및 42b는 각각 패드층을, 44a 및 44b는 각각 반도체 레이저 다이오드(A)의 n형 전극(14) 및 p형 전극(30)과 연결된 제1 및 제2 열전도층이다. 또, 참조부호 M은 n-GaN층(12)과 p형 전극(30) 사이에 형성된 적층물들을 상징하는 물질층이다.
이와 같이, 반도체 레이저 다이오드를 별도로 마련된 열 방출 구조체에 본딩시킴으로써 열 방출 효율을 증가시킬 수 있으나, 각각의 레이저 다이오드와 상기구조체를 본딩시켜야 하므로 공정시간이 증가되고, 상기 본딩은 양자간에 미세한 정렬이 확보된 다음에야 가능하므로 자연히 불량이 많아질 수 있다. 곧 수율이 낮아진다.
예컨대, 수율을 70%로 가정하는 경우, 웨이퍼 1장에서 약 4,000개의 레이저 다이오드를 얻을 수 있는데, 이들의 플립 칩 본딩에 소요되는 시간은 개당 ∼0.3분정도이므로, 모두를 본딩하려면 20시간정도가 소요된다.
따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 효율적인 열 방출과 함께 공정 시간의 감소 및 수율 증대를 도모할 수 있는 GaN계 III-V족 질화물 반도체 레이저 다이오드를 제공함에 있다.
도 1은 종래 기술에 의한 n형 및 p형 전극들이 동일한 방향으로 형성된 리지 웨이브 가이드를 구비하는 GaN계 III-V족 질화물 반도체 레이저 다이오드의 단면도이다.
도 2는 종래 기술에 의한 n형 및 p형 전극들이 활성층을 중심으로 상하로 대향되도록 형성된 리지 웨이브 가이드를 구비하는 GaN계 III-V족 질화물 반도체 레이저 다이오드의 단면도이다.
도 3은 도 1의 반도체 레이저 다이오드와 열방출 구조체의 결합을 나타낸 단면도이다.
도 4는 본 발명의 제1 실시예에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드의 단면도이다.
도 5 내지 도 12는 각각 본 발명의 제1 실시 예에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드의 다양한 변형예를 나타낸 단면도들이다.
도 13은 본 발명의 제2 실시 예에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드의 단면도이다.
도 14 내지 도 16은 각각 본 발명의 제2 실시 예에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드의 다양한 변형 예들을 나타낸 단면도들이다.
*도면의 주요 부분에 대한 부호설명*
50:기판 52, 64:제1 및 제2 화합물 반도체층
54, 68:제1 및 제2 전극 56, 76:제1 및 제2 열전도층
58, 62:제1 및 제2 클래드층 60:공진기층
60a, 60c:제1 및 제2 도파층 60b:활성층
66:보호막 80:오믹 콘택층
h1, h2:제1 및 2 홈 h3, h4:제1 및 제2 비어홀
상기 기술적 과제를 달성하기 위하여, 본 발명은 광 방출이 일어나는 활성층과, 상기 활성층을 사이에 두고 대향하며 상기 활성층에 레이저 발진을 유도하는 레이징을 위한 제1 및 제2 물질층과, 상기 제1 물질층의 최하층 물질층과 접촉된 제1 전극과, 상기 제2 물질층의 최상층 물질층과 제한적으로 접촉된 제2 전극 및 상기 최하층 물질층 측에 효과적인 열 방출을 위한 열 방출 수단을 구비하는 것을 특징으로 하는 반도체 레이저 다이오드를 제공한다. 이때, 상기 열 방출 수단은 상기 최하층 물질층과 직접 또는 간접적으로 접촉된 열전도층이고, 이 층은 상기 기판에 형성된 비어홀을 통해서 상기 최하층 물질층과 직접 접촉되어 있다. 또, 상기비어홀이 형성된 기판에 상기 최하층 물질층과 상기 기판의 계면을 향하는 홈이 더 형성되어 있다. 또, 상기 기판에 복수의 상기 비어홀이 형성되어 있다. 또, 상기 열전도층은 상기 최하층 물질층 및 열전도층 사이에 구비된 기판을 통해서 간접적으로 접촉되어 있되, 상기 기판에 형성된 홈을 통해서 접촉되어 있다. 상기 기판에는 상기 홈이 복수개 형성되어 있다. 상기 최하층 물질층과 상기 열전도층은 기판을 사이에 두고 간접적으로 접촉되어 있으되, 상기 기판은 효율적으로 열을 방출할 수 있는 영역이 그렇지 못한 영역보다 넓게 구성되어 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 제1 및 제2 전극을 활성층을 사이에 두고 대향하는 위치에 구비하되, 상기 제1 전극이 열방출을 위한 열전도층으로 사용된 것을 특징으로 하는 반도체 레이저 다이오드를 제공한다. 이때, 상기 활성층과 상기 제1 전극 사이에 구비된 제1 물질층의 최하층 물질층과 상기 제1 전극 사이에 비어홀을 포함하는 기판이 구비되어 있고, 상기 비어홀을 통해서 상기 제1 전극과 상기 최하층 물질층이 접촉되어 있다. 또, 상기 비어홀이 형성된 기판에 상기 최하층 물질층과 상기 기판 계면을 향하는 홈이 더 형성되어 있다. 상기 제1 전극과 상기 최하층 물질층 사이에 오믹 콘택층이 더 구비되어 있다.
이러한 본 발명에 의한 반도체 레이저 다이오드의 경우, 플립 칩 본딩 공정 없이 레이저 발진 중에 발생되는 열을 효과적으로 제거할 수 있으므로, 공정 시간의 감소 및 수율 증대를 도모하면서 소자의 특성이 저하되는 것도 방지할 수 있다.
이하, 본 발명의 실시예에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드를 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
<제1 실시예>
n형 및 p형 전극 모두가 동일한 방향을 향하도록 구비되어 있고, 이들에 대향하는 방향으로 열 전도층이 구비된 것이 특징인 반도체 레이저 다이오드에 대한 것이다.
구체적으로, 도 4를 참조하면, 기판(50) 상에 제1 화합물 반도체층(52)을 구비한다. 기판(50)은 고저항성 기판, III-V족 화합물 반도체층 기판, 예컨대 GaN층 기판 또는 실리콘 카본(SiC) 기판으로써, 고 저항성 기판은 사파이어 기판이다. 상기 제1 화합물 반도체층(52)은 GaN계열의 III-V족 질화물 화합물 반도체층으로써 n형 물질층 또는 언 도프트(Undoped) 물질층으로써, 바람직하게는 n-GaN층 또는 GaN층이 바람직하나, 알루미늄(Al) 또는 인듐(In)을 소정의 비율로 함유하는 AlGaN층이나 InGaN층일 수 있다. 제1 화합물 반도체층(52)은 제1 및 제2 영역(R1, R2)으로 구분되어 있다. 제1 영역(R1)은 제2 영역(R2)에 비해 상대적으로 넓은 영역인 반면, 제2 영역(R2)은 제1 영역(R1)에 비해 두께가 얇다. 따라서, 두 영역(R, R2) 사이에 단차가 존재한다. 제2 영역(R2) 상에 제1 전극(54)이 형성되어 있다. 제1 전극(54)은 n형 전극(14)이다. 기판(50)에는 기판(50)의 저면을 입구로 하는 제1 홈(h1)이 형성되어 있는데, 제1 홈(h1)은 기판(50)의 표면 근처, 곧 기판(50)과 제1 화합물 반도체층(52)의 계면 근처까지 확장되어 있다. 이때, 제1 홈(h1)의 바닥 두께(t)는 기판(50)의 종류에 따라 달라질 수 있다. 예를 들면, 고저항성 기판인 사파이어 기판은 GaN층 기판이나 실리콘 카본 기판에 비해 열전도성이 훨씬 작으므로, 기판(50)이 사파이어 기판일 때의 제1 홈(h1) 바닥의 두께를 t1이라 하고, GaN층 기판 또는 실리콘 카본 기판일 때의 제1 홈(h1) 바닥의 두께를 t2라 하면, t2>t1의 관계가 성립한다. 하지만, 기판의 종류에 관계없이 제1 홈(h1)의 바닥은 제1 화합물 반도체층(52)을 통해 전달되는 열을 충분히 제거할 수 있을 정도로 열 저항값이 낮아질 수 있는 두께인 것이 바람직하다.
한편, 점선으로 도시한 바와 같이, 열 방출 효율을 배가시키기 위해서 기판(50)에 제2 홈(h2)이 더 구비될 수 있고, 필요에 따라 더 많은 수의 홈이 구비될 수 있다.
기판(50)의 저면 상에 제1 홈(h1) 바닥을 덮는 열전도 특성이 우수한 물질층(56, 이하 제1 열전도층(56)이라 한다)이 형성되어 있다. 제1 열전도층(56)은 제1 화합물 반도체층(52)으로부터 전달되는 열을 방출시키기 위한 물질층으로써, 열 방출 수단의 하나이며 제1 홈(h1)의 바닥뿐만 아니라 그 측면을 덮으면서 기판(50)의 저면 상으로 확장되어 있다. 제1 열전도층(56)은 단일 물질층 또는 합금층으로써, 금(Au), 은(Ag), 백금(Pt), 구리(copper), 니켈(Ni) 및 인듐(In)으로 이루어진 군중에서 선택된 적어도 어느 하나를 포함하는 물질층인 것이 바람직하나, 이외에 열전도 특성이 우수한 다른 단일 물질층 또는 합금층일 수도 있다.
이와 같이, 기판(50)의 저면에 제1 화합물 반도체층(52)으로부터 전달되는 열의 방출이 충분히 가능할 정도로 낮은 열저항 값을 갖는 기판(50)의 얇은 부분과 간접적으로 접촉된 제1 열전도층(56)이 구비되어 있으므로, 레이저 발진 동안에 활성층에서 발생되는 열을 제1 열전도층(56)을 통해 쉽게 제거할 수 있고, 그에 따라레이저 발진에 따른 온도 상승으로 임계 전류 값이 상승되는 것과 레이저 횡 모드가 불안정해지는 것 등을 방지하여 레이저 다이오드의 특성이 저하되는 것을 방지할 수 있다.
계속해서, 제1 화합물 반도체층(52)의 제1 영역(R1) 상에 제1 클래드층(58) 및 공진기층(60)이 순차적으로 형성되어 있다. 제1 클래드층(58)은 n-AlGaN/GaN층이다. 공진기층(60)은 제1 클래드층(58) 상에 순차적으로 형성된 제1 도파층(wave guide layer)(60a), 활성층(60b) 및 제2 도파층(60c)으로 구성되어 있다. 제1 화합물 반도체층(52), 제1 클래드층(58) 및 제1 도파층(60a)은 활성층(60b)에 레이저 발진을 유도하는데 사용되는 레이징을 위한 제1 물질층이다. 따라서, 제1 화합물 반도체층(52)은 제1 물질층의 최하층 물질층이 된다. 활성층(60b)은 전자-정공 등의 캐리어 재결합에 의해 레이징이 일어나는 물질층으로써, 다중 양자 우물(MQW: Multi Quantum Well) 구조를 갖는 GaN계열의 III-V족 질화물 화합물 반도체층이 바람직하며, 그 중에서도 InxAlyGa1-x-yN(0 ≤x ≤1, 0 ≤y ≤1 그리고 x+y ≤1)층인 것이 더욱 바람직하다. 이외에 활성층(60b)은 GaN계열의 III-V족 질화물 화합물 반도체층에 인듐(In)을 소정의 비율로 함유하는 물질층, 예를 들면 InGaN층일 수 있다. 제1 및 제2 도파층(60a, 60c)은 활성층(60b)에 비해 굴절률이 낮은 반면, 제1 클래드층(58) 및 하기 제2 클래드층보다는 굴절률이 높은 물질층이고 GaN계열의 III-V족 질화물 화합물 반도체층으로써, 각각은 n-GaN층 및 p-GaN층인 것이 바람직하다. 공진기층(60) 상에 제2 클래드층(62) 및 제2 화합물 반도체층(64)이 순차적으로 형성되어 있다. 제2 도파층(60c), 제2 클래드층(62) 및 제2 화합물 반도체층(64)은활성층(60b)에 레이저 발진을 유도하는데 사용되는 레이징을 위한 제2 물질층을 구성한다. 따라서, 제2 화합물 반도체층(64)은 제2 물질층의 최상층 물질층이 된다.
상기 제1 및 제2 물질층에 대한 내용은 이하의 모든 실시예에 그대로 적용한다.
계속해서, 제2 클래드층(62)은 공진기층(60)의 중앙에 대응하는 부분이 리지(ridge)형태로 돌출된 돌출부(62b) 및 돌출부(62b)에 비해 두께가 얇고 돌출부(62b)를 중심으로 좌우에 대칭으로 형성된 부분(62a)으로 구성되어 있다. 제2 화합물 반도체층(64)은 상기 제2 물질층의 최상층 물질층으로써 제2 클래드층(62)의 돌출부(62b) 상부면 상에 형성되어 있다. 제2 클래드층(62)은 도핑 물질이 p형인 것을 제외하고는 제1 클래드층(58)과 동일한 물질층이다. 제2 화합물 반도체층(64)은 GaN계열의 III-V족 질화물 화합물 반도체층으로써, p형 도전성 불순물이 도핑된 직접 천이형인 것이 바람직하고, 그 중에서도 p-GaN층이 더욱 바람직하나, 제1 화합물 반도체층(52)과 마찬가지로 GaN층, 알루미늄(Al)이나 인듐(In)을 소정의 비율로 함유하는 AlGaN층 또는 InGaN층일 수 있다. 제2 클래드층(62)의 전면은 보호막(66)으로 덮여 있고, 보호막(66)은 제2 화합물 반도체층(64)의 양쪽 가장자리 일부 영역을 덮고 있다. 이러한 보호막(66) 상에 상기 제2 물질층의 최상층 물질층과 제한적으로 접촉되는, 곧 보호막(66) 사이로 노출되는 제2 화합물 반도체층(64)과 접촉되는 제2 전극(68)이 형성되어 있다. 제2 전극(68)은 p형 전극이다.
이와 같이, 본 발명의 실시예에 의한 반도체 레이저 다이오드는 종래 경우처럼 미세 정렬이 수반되는 열 소산(dissipation)을 위한 별도의 구조체에 연결함이 없이도 충분한 열 방출 효율을 확보할 수 있으므로, 종래에 비해 제조 공정 시간을 줄일 수 있고, 수율를 증가시킬 수 있다.
한편, 도 5에 도시한 바와 같이, 상기 제1 홈(h1)을 제1 화합물 반도체층(52)으로 확장시켜 기판(50) 및 제1 화합물 반도체층(52)으로 이루어진 물질층에 기판(50)의 저면을 입구로 하는 제1 비어홀(h3)을 구비할 수 있다. 도면으로 도시하지는 않았지만, 이러한 제1 비어홀(h3)은 복수개 구비될 수 있고, 도 4에 도시한 제2 홈(h2)과 함께 구비될 수도 있다. 제1 비어홀(h3)은 그 바닥이 제1 화합물 반도체층(52)의 표면 아래까지 도달되도록 형성되어 있다. 제1 열전도층(56)은 제1 비어홀(h3)을 통해서 노출되는 제1 화합물 반도체층(52)과 직접 접촉되어 있을 뿐만 아니라 기판(50)의 제1 비어홀(h3)을 통해서 노출되는 부분의 전면, 곧 측면을 덮고 기판(50)의 저면 상으로 확장되어 있다.
이와 같이, 제1 열전도층(56)이 제1 비어홀(h3)을 통해 제1 화합물 반도체층(52)과 직접 접촉되어 있으므로, 레이저 발진 동안에 활성층에서 발생되는 열을 더욱 용이하게 제거할 수 있다.
계속해서, 도 6을 참조하면, 구성은 도 4에 도시한 반도체 레이저 다이오드와 동일하되, 기판(50)의 저면을 입구로 하고 제1 화합물 반도체층(52)의 저면을 바닥으로 하는 제2 비어홀(h4)이 기판(50)에 형성되어 있다. 제2 비어홀(h4)은 도 7에 도시한 바와 같이 기판(50)의 n형 전극(54) 아래에 대응되는 부분에 구비될 수 있고, 복수의 제2 비어홀(h4)이 기판(50)에 구비될 수도 있다. 또, 기판(50)에는제2 비어홀(h4)과 함께 상기한 바 있는 제1 홈(h1) 또는 제1 화합물 반도체층(52)으로 확장된 형태의 제1 비어홀(h3)이 구비될 수 있고, 이들을 조합한 형태의 비어홀이 구비될 수도 있다. 이러한 기판(50)의 저면 상에 제2 비어홀(h4) 또는 상기한 바와 같이 조합된 비어홀들을 통해서 노출되는 물질층의 전면을 덮는 제1 열전도층(56)이 구비되어 있다.
또한, 도 8을 참조하면, 도 4에 도시한 경우와 반대되는 경우로써 구성은 도 4에 도시한 바와 동일하되, 기판(50)의 두께 분포가 제1 홈(h1)이 형성된 부분과 제1 홈(h1)이 형성되지 않은 부분 사이에 도치된 경우이다. 즉, 기판(50)은 도 4에서 설명한 제1 홈(h1)이 형성된 부분에 대응되는 영역의 두께는 두껍고, 그 밖의 영역은 제1 홈(h1)의 바닥 두께처럼 얇은 두께 분포를 갖고 있다.
이와 같이, 도 8에 도시한 바와 같은 레이저 다이오드는 기판(50)의 두께가 얇은 부분이 넓으므로, 도 4에 도시한 것보다 열 방출 효율이 증가된다.
도 9를 참조하면, 구성은 도 4에 도시한 바와 동일하되, 제2 클래드층(60)의 돌출부(62b)에 대응하는 제1 화합물 반도체층(52)의 저면의 일부 영역 상에 기판(50)이 구비되어 있고, 기판(50) 둘레의 제1 화합물 반도체층(52)의 저면 전면은 소정의 두께만큼 식각되어 있어 기판(50)이 구비된 부분과 그렇지 않은 부분 사이에 단차가 존재하는 형태로 제1 화합물 반도체층(52)을 구비하며, 이러한 제1 화합물 반도체층(52)의 저면 상에 기판(50)의 전면을 덮는 제1 열전도층(56)을 구비하는 반도체 레이저 다이오드가 있을 수 있다.
또한, 도 10에 도시한 바와 같이, 구성은 도 9에 도시한 바와 동일하되, 제1화합물 반도체층(52)의 저면에 단차가 없는, 즉 제1 화합물 반도체층(52)의 저면에 식각된 부분이 없는 반도체 레이저 다이오드가 있을 수 있다.
또한, 도 11을 참조하면, 기판(50)이 도 9에 도시한 바와 같이 제1 화합물 반도체층(52) 저면 가운데 구비된 것이 아니라 저면의 일측에 구비되어 있고, 기판(50)이 구비된 부분과 그렇지 않은 부분 사이에 단차가 존재하는 형태로 제1 화합물 반도체층(52)을 구비하며, 이러한 제1 화합물 반도체층(52)의 저면 상에 기판(50) 상으로 확장된 제1 열전도층(56)을 구비하는 반도체 레이저 다이오드가 있을 수 있다.
또한, 도 12에 도시한 바와 같이, 구성은 도 11과 동일하되, 제1 화합물 반도체층(52)의 저면에 단차가 없는 반도체 레이저 다이오드가 있을 수 있다.
<제2 실시예>
인용 부재가 제1 실시 예에서 인용한 것과 동일할 때는 상기 인용 부재에 대한 참조번호로 제1 실시예의 참조번호를 그대로 사용한다. 그리고 구성상 제1 실시 예와 다른 부분에 대해서만 설명한다. 그리고 동일한 부재에 대한 설명은 제1 실시 예에서 상술하였으므로 생략한다.
도 13을 참조하면, 기판(50) 상에 제1 화합물 반도체층(52), 제1 클래드층(58), 공진기층(60), 제2 클래드층(62), 제2 화합물 반도체층(64), 보호막(66) 및 제2 전극(68)이 순차적으로 형성되어 있다. 기판(50)에 제1 화합물 반도체층(52)의 일부 속내가 노출되는 제1 비어홀(h3)이 형성되어 있다. 제2 실시예에서 제1 비어홀(h3)은 제2 전극(68)과 대향하도록 구비하는 것이 바람직하나,제2 전극(68)을 중심으로 해서 어느 한쪽에 치우치도록 구비할 수도 있다.
한편, 점선으로 나타낸 바와 같이 기판(50)에 제1 비어홀(h3)과 더불어 제1 홈(h1)을 더 구비할 수도 있다. 이렇게 하면, 제1 홈(h1)을 통해서 열을 방출할 수도 있으므로, 열 방출 효율은 증가될 수 있다.
계속해서, 기판(50)의 저면 상으로 제1 비어홀(h3)을 통해 노출되는 전면과 접촉된 오믹 콘택층(80)이 형성되어 있고, 오믹 콘택층(80) 상에 제2 열전도층(76)이 형성되어 있다. 제2 열전도층(76)은 활성층(60b)에서 발생되는 열을 방출시키는 역할과 함께 제1 전극(n형 전극)으로 사용된다. 오믹 콘택층(80)은 제2 열전도층(76)과 제2 화합물 반도체층(52) 사이의 포텐셜 장벽을 정합시켜주는 역할을 한다.
이와 같이 제2 실시예에 의한 레이저 다이오드는 제1 실시예와 달리 n형 전극과 p형 전극을 활성층을 중심으로 대향되게 구비한다. 또, n형 전극은 열전도층의 역할을 겸한다.
한편, 도 14에 도시한 바와 같이 본 발명의 제2 실시예는 도 13에 도시한 것과 구성이 동일한 것이되, 기판(50)의 저면을 입구로 하고 제1 화합물 반도체층(52)의 저면을 바닥으로 하는 제2 비어홀(h4)이 기판(50)에 형성되어 있고, 이를 통해서 노출되는 제1 화합물 반도체층(52) 및 기판(50)의 전면은 오믹 콘택층(80)으로 덮여 있으며, 오믹 콘택층(80)은 n형 전극으로도 사용되는 제2 열전도층(76)으로 덮여 있는 반도체 레이저 다이오드를 제공한다.
이때, 제2 비어홀(h4)은 제2 전극(68)과 대향하도록 구비하는 것이 바람직하나, 대향하는 위치에서 어느 정도 벗어난 위치에 구비할 수도 있다.
또, 기판(50)에는 제2 비어홀(h4)과 같은 비어홀이 복수개 구비될 수 있으며, 그 중에서 선택된 어느 하나의 비어홀에만 오믹 콘택층을 형성하여 전류 통로로 이용하고, 나머지 비어홀들은 단순히 열 방출 효율을 높이기 위한 용도로 사용할 수 있다. 또 한편으로, 기판(50)에 제2 비어홀(h4)과 함께 제1 홈(h1)을 더 구비할 수도 있다.
본 발명의 제2 실시예는 도 15에 도시한 바와 같이 제2 클래드층(60)의 돌출부(62b)에 대응하는 제1 화합물 반도체층(52) 저면의 일부 영역 상에 기판(50)이 형성되어 있고, 제1 화합물 반도체층(52)의 노출된 저면의 전면 및 기판(50)의 전면은 오믹 콘택층(80)으로 덮여 있으며, 오믹 콘택층(80)은 제2 열전도층(76)으로 덮여 있는 반도체 레이저 다이오드를 제공한다. 이때, 기판(50) 둘레의 제1 화합물 반도체층(52)의 저면은 점선으로 나타낸 바와 같이 두께의 일부가 제거된 형태일 수 있다. 이렇게 해서, 제1 화합물 반도체층(52) 저면의 표면 형태는 기판(50)으로 덮인 부분과 그렇지 않은 부분 사이에 단차가 존재하는 형태가 된다.
또한, 도 16에 도시한 바와 같이, 본 발명의 제2 실시예는 기판(50)이 제1 화합물 반도체층(52) 저면 가운데 형성된 것이 아니라 저면 일측으로 형성되어 있고, 기판(50) 둘레의 제1 화합물 반도체층(52) 저면 전면과 기판(50)은 오믹 콘택층(80)으로 덮여 있으며, 오믹 콘택층(80)은 n형 전극으로 사용되는 제1 열전도층(56)으로 덮여 있는 반도체 레이저 다이오드를 제공한다. 이 경우에도 도면에 도시하지는 않았지만, 제1 화합물 반도체층(52)의 저면은 기판(50)이 형성되지 않은 부분의 두께 일부가 식각된 표면 형태를 가질 수 있고, 제1 화합물 반도체층(52)의 저면에는 단차가 존재하게 된다.
한편, 상술한 제1 물질층의 최하층 물질층 측에 구비된 다양한 열 방출 수단들, 곧 기판(50)을 사이에 두고 다양한 형태로 상기 최하층 물질층과 직접 또는 간접으로 접촉된 제1 또는 제2 열전도층(56, 76)을 고려할 때, 기판(50)을 제거하여 최하층 물질층인 제1 화합물 반도체층(52)의 저면 전면과 제1 열전도층(56)이 접촉된 형태의 레이저 다이오드 또는 제1 화합물 반도체층(52)의 저면 전면과 오믹 콘택층(80)을 사이에 두고 제2 열전도층(76)이 접촉된 형태의 레이저 다이오드가 더 있을 수 있다.
구체적으로, p형 전극을 형성한 후, 기판(50)을 식각하는 공정에서 기판(50)을 전부 제거한 후에 제1 화합물 반도체층(52)의 저면 전면과 접촉되도록 제1 열전도층(56)을 구비할 수도 있고(제1 실시예의 경우), 상기 저면 전면과 접촉되도록 오믹 콘택층(80)을 구비하고, 그 위에 n형 전극으로 사용되는 제2 열전도층(76)을 순차적으로 구비할 수도 있다(제2 실시예의 경우).
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 n형 및 p형 전극 사이의 레이징 물질층의 구성을 다르게 할 수 있을 것이며, 활성층과 상부 전극 사이의 형태를 리지 구조와 다른 형태로 구성할 수 있을 것이다. 또, 상술한 본 발명의 기술적 사상을 이득 도파형뿐만 아니라 다양한 굴절 도파형 레이저 다이오드에 적용할 수도 있을 것이다. 이와 같이 본 발명의 기술적 사상을 바탕으로 하여 다양한 변형예가 더 있을 수 있으므로, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명에 의한 레이저 다이오드는 기판의 저면에 레이징을 위한 n형 물질층과 접촉된 열전도성이 우수한 물질층을 구비한다. 따라서, 종래의 플립 칩 본딩 공정 없이도 레이저 발진 중에 활성층에서 발생되는 열을 효과적으로 제거할 수 있으므로, 공정 시간의 감소(종래에 비해 1/4로 단축) 및 수율 증대를 도모하면서 소자의 특성이 저하되는 것도 방지할 수 있다.

Claims (27)

  1. 광 방출이 일어나는 활성층;
    상기 활성층을 사이에 두고 대향하며 상기 활성층에 레이저 발진을 유도하는 레이징을 위한 제1 및 제2 물질층;
    상기 제1 물질층의 최하층 물질층과 접촉된 제1 전극;
    상기 제2 물질층의 최상층 물질층과 제한적으로 접촉된 제2 전극; 및
    상기 최하층 물질층 측에 효과적인 열 방출을 위한 열 방출 수단;을 구비하는 것을 특징으로 하는 반도체 레이저 다이오드.
  2. 제 1 항에 있어서, 상기 열 방출 수단은 상기 최하층 물질층과 직접 접촉된 열전도층인 것을 특징으로 하는 반도체 레이저 다이오드.
  3. 제 1 항에 있어서, 상기 열 방출 수단은 상기 최하층 물질층과 간접적으로 접촉된 열전도층인 것을 특징으로 하는 반도체 레이저 다이오드.
  4. 제 2 항에 있어서, 상기 최하층 물질층과 상기 열전도층의 일부 영역만이 직접 접촉되어 있고, 양자의 나머지 영역 사이에 기판이 구비되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  5. 제 4 항에 있어서, 상기 열전도층은 상기 기판에 형성된 비어홀을 통해서 상기 최하층 물질층과 직접 접촉되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  6. 제 5 항에 있어서, 상기 비어홀이 형성된 기판에 상기 최하층 물질층과 상기 기판의 계면을 향하는 홈이 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  7. 제 5 항에 있어서, 상기 비어홀은 상기 제1 전극에 대응하는 기판 영역에 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  8. 제 5 항에 있어서, 상기 기판에 복수의 상기 비어홀이 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  9. 제 5 항 내지 제 8 항에 있어서, 상기 비어홀은 상기 최하층 물질층으로 확장된 것을 특징으로 하는 반도체 레이저 다이오드.
  10. 제 4 항에 있어서, 상기 기판은 상기 최하층 물질층 저면의 일부 영역 상에만 구비된 것을 특징으로 하는 반도체 레이저 다이오드.
  11. 제 10 항에 있어서, 상기 최하층 물질층 저면의 상기 기판이 형성된 부분과 그렇지 않은 부분 사이에 단차가 존재하고, 기판이 형성되지 않은 부분은 소정의 두께 만큼 식각되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  12. 제 3 항에 있어서, 상기 열전도층은 상기 최하층 물질층 및 열전도층 사이에 구비된 기판을 통해서 간접적으로 접촉되어 있되, 상기 기판에 형성된 홈을 통해서 접촉되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  13. 제 12 항에 있어서, 상기 기판에 상기 홈이 복수개 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  14. 제 12 항에 있어서, 상기 기판에 상기 최하층 물질층의 저면이 노출되는 비어홀과 상기 비어홀이 상기 최하층 물질층으로 확장된 형태의 비어홀이 더 구비되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  15. 제 3 항에 있어서, 상기 최하층 물질층과 상기 열전도층은 기판을 사이에 두고 간접적으로 접촉되어 있으되, 상기 기판은 효율적으로 열을 방출할 수 있는 영역이 그렇지 못한 영역보다 넓게 구성된 것을 특징으로 하는 반도체 레이저 다이오드.
  16. 제 2 항, 제 3 항, 제 4 항, 제 5 항, 제 12 항 또는 제 15 항에 있어서, 상기 열전도층은 금, 백금, 은, 구리, 니켈 및 인듐으로 이루어진 군중에서 선택된 적어도 어느 하나를 포함하는 물질층인 것을 특징으로 하는 반도체 레이저 다이오드.
  17. 제 4 항, 제 5 항, 제 6 항, 제 8 항, 제 10 항 내지 제 15 항에 있어서, 상기 기판은 고 저항성 기판, 실리콘 카본(SiC) 기판 또는 III-V족 화합물 반도체 기판인 것을 특징으로 하는 반도체 레이저 다이오드.
  18. 광 방출이 일어나는 활성층;
    상기 활성층을 사이에 두고 대향하며 상기 활성층에 레이저 발진을 유도하는 레이징을 위한 제1 및 제2 물질층;
    상기 제1 물질층의 최하층 물질층과 접촉된 제1 전극; 및
    상기 제2 물질층의 최상층 물질층과 제한적으로 접촉된 제2 전극을 구비하되,
    상기 제1 전극은 열방출을 위한 열전도층으로 사용된 것을 특징으로 하는 반도체 레이저 다이오드.
  19. 제 18 항에 있어서, 상기 최하층 물질층 및 상기 제1 전극 사이에 비어홀을 포함하는 기판이 구비되어 있고, 상기 비어홀을 통해서 상기 제1 전극과 상기 최하층 물질층이 접촉되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  20. 제 19 항에 있어서, 상기 비어홀이 형성된 기판에 상기 최하층 물질층과 상기 기판 계면을 향하는 홈이 더 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  21. 제 19 항 또는 제 20 항에 있어서, 상기 비어홀은 상기 최하층 물질층으로 확장된 것을 특징으로 하는 반도체 레이저 다이오드.
  22. 제 18 항에 있어서, 상기 기판은 상기 최하층 물질층 저면의 일부 영역 상에만 형성되어 있고, 나머지 영역은 상기 제1 전극과 접촉되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  23. 제 18 항에 있어서, 상기 제1 전극은 상기 최하층 물질층의 저면 전면과 접촉되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  24. 제 18 항, 제 19 항, 제 22 항 또는 제 23 항에 있어서, 상기 제1 전극과 상기 최하층 물질층 사이에 오믹 콘택층이 더 구비되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
  25. 제 22 항에 있어서, 상기 최하층 물질층 저면의 나머지 영역과 상기 기판이 형성된 영역 사이에 단차가 존재하며, 상기 나머지 영역은 소정의 두께만큼 식각된 영역인 것을 특징으로 하는 반도체 레이저 다이오드.
  26. 제 18 항, 제 19 항, 제 22 항, 제 23 항 또는 제 25 항에 있어서, 상기 제1 전극은 금, 백금, 은, 구리, 니켈 또는 인듐으로 이루어진 군중 선택된 적어도 어느 하나를 포함하는 전극인 것을 특징으로 하는 반도체 레이저 다이오드.
  27. 제 19 항, 제 20 항, 제 22 항 또는 제 25 항에 있어서, 상기 기판은 고 저항성 기판, 실리콘 카본(SiC) 기판 또는 III-V족 화합물 반도체 기판인 것을 특징으로 하는 반도체 레이저 다이오드.
KR10-2001-0004035A 2000-12-18 2001-01-29 ＧａＮ계열 Ⅲ-Ⅴ족 질화물 반도체 레이저 다이오드 KR100397608B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR10-2001-0004035A KR100397608B1 (ko) 2001-01-29 2001-01-29 ＧａＮ계열 Ⅲ-Ⅴ족 질화물 반도체 레이저 다이오드
US10/012,309 US6657237B2 (en) 2000-12-18 2001-12-12 GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
GB0510128A GB2411522B (en) 2000-12-18 2001-12-17 GaN based group III-V nitride semi-conductor light emitting diode
JP2001383523A JP3859505B2 (ja) 2000-12-18 2001-12-17 ＧａＮ系のＩＩＩ−Ｖ族窒化物半導体発光素子及びその製造方法
GB0130203A GB2374459B (en) 2000-12-18 2001-12-17 GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
CNB011433043A CN100452447C (zh) 2000-12-18 2001-12-18 GaN基Ⅲ-Ⅴ族氮化物发光二极管及其制造方法
DE10162421A DE10162421A1 (de) 2000-12-18 2001-12-18 Lichtemittierendes Bauteil sowie zugehöriges Herstellungsverfahren
US10/673,251 US7566578B2 (en) 2000-12-18 2003-09-30 GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
US12/495,000 US8324004B2 (en) 2000-12-18 2009-06-30 Method for manufacturing of light emitting device using GaN series III-V group nitride semiconductor material
US13/674,568 US20130087764A1 (en) 2000-12-18 2012-11-12 Gan based group iii-v nitride semiconductor light-emitting diode and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0004035A KR100397608B1 (ko) 2001-01-29 2001-01-29 ＧａＮ계열 Ⅲ-Ⅴ족 질화물 반도체 레이저 다이오드

Publications (2)

Publication Number Publication Date
KR20020063398A true KR20020063398A (ko) 2002-08-03
KR100397608B1 KR100397608B1 (ko) 2003-09-13

Family

ID=27692605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0004035A KR100397608B1 (ko) 2000-12-18 2001-01-29 ＧａＮ계열 Ⅲ-Ⅴ족 질화물 반도체 레이저 다이오드

Country Status (1)

Country Link
KR (1) KR100397608B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050013045A (ko) * 2003-12-12 2005-02-02 주식회사 이츠웰 사파이어 기판 식각 방법을 이용한 수직형 전극 구조를가지는 레이저 다이오드 및 그 제조 방법
KR100593937B1 (ko) * 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
KR100663321B1 (ko) * 2004-04-30 2007-01-02 주식회사 이츠웰 수직전극형 발광 다이오드 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6257274A (ja) * 1985-09-06 1987-03-12 Nec Corp 面発光半導体レ−ザ
JPH03169092A (ja) * 1989-11-28 1991-07-22 Mitsubishi Electric Corp 半導体レーザー装置
JPH09246663A (ja) * 1996-03-11 1997-09-19 Sumitomo Electric Ind Ltd 半導体レーザの製造方法
JP2000261088A (ja) * 1999-03-05 2000-09-22 Hitachi Ltd 発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050013045A (ko) * 2003-12-12 2005-02-02 주식회사 이츠웰 사파이어 기판 식각 방법을 이용한 수직형 전극 구조를가지는 레이저 다이오드 및 그 제조 방법
KR100663321B1 (ko) * 2004-04-30 2007-01-02 주식회사 이츠웰 수직전극형 발광 다이오드 및 그 제조 방법
KR100593937B1 (ko) * 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR100397608B1 (ko) 2003-09-13

Similar Documents

Publication Publication Date Title
US6657237B2 (en) GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
KR100958054B1 (ko) 반도체 레이저 다이오드의 서브 마운트, 그 제조방법 및이를 채용한 반도체 레이저 다이오드 조립체
US8861561B2 (en) Semiconductor laser chip, semiconductor laser device, and semiconductor laser chip manufacturing method
US6420735B2 (en) Surface-emitting light-emitting diode
US6185238B1 (en) Nitride compound semiconductor laser and its manufacturing method
US11626707B2 (en) Semiconductor laser diode
US20070110113A1 (en) Semiconductor laser diode and semiconductor laser diode assembly containing the same
US20060249745A1 (en) Heat dissipating structure and light emitting device having the same
US11923662B2 (en) Edge-emitting laser bar
US20070290221A1 (en) Light emitting diode and manufacturing method of the same
JP3752339B2 (ja) 半導体発光素子
JP3618989B2 (ja) 半導体レーザ装置
KR100397608B1 (ko) ＧａＮ계열 Ⅲ-Ⅴ족 질화물 반도체 레이저 다이오드
KR101124470B1 (ko) 반도체 발광소자
US20230335972A1 (en) Semiconductor laser and semiconductor laser device
KR100922847B1 (ko) 레이저 다이오드 및 그 제조방법
JP3786000B2 (ja) 窒化物半導体レーザダイオードとその製造方法
JP2010098001A (ja) 半導体レーザ装置およびその製造方法
JPH10233549A (ja) 窒化物半導体レーザダイオード
KR20070099793A (ko) 발광소자용 서브마운트
KR20050076089A (ko) 질화물 반도체 레이저 다이오드 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee