KR20020061852A - 데이터 전송 대역폭 최적화 전용 프로세서 및 이를 구비한대역폭 최적화 장치 - Google Patents

Abstract

본 발명은 데이터 전송 대역폭 최적화 전용 프로세서 및 이를 구비한 대역폭 최적화 장치이다. 본 발명에 따르면, 압축 동작시, 네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임을 일단을 통해 제공받아 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역을 압축한 후 HDLC 유형의 프레임으로 재구성하여 타단을 통해 전송하고, 압축 해제 동작시, HDLC 유형의 프레임을 타단을 통해 제공받아 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역을 압축 해제한 후 HDLC 유형의 프레임으로 재구성하여 일단을 통해 전송한다.

그 결과, 데이터 터미널 장비(DTE)와 데이터 통신 장비(DCE)간에 설치되어 DTE 시스템의 전송 데이터 소스를 압축하여 DCE 시스템측에 전송하고, DCE 시스템의 전송 데이터 소스를 압축 해제하여 DTE 시스템측에 전송하므로써, 종래의 장비 교체나 채널 확장을 위한 추가 비용없이도 채널 대역폭을 최적화하도록 확장할 수 있다.

Description

데이터 전송 대역폭 최적화 전용 프로세서 및 이를 구비한 대역폭 최적화 장치{PROCESSOR FOR OPTIMIZATION OF DATA TRANSMISSION BANDWIDTH AND BANDWIDTH OPTIMIZATION APPARATUS WITH THE SAME}

본 발명은 데이터 전송 대역폭 최적화 장치에 관한 것으로, 보다 상세하게는 네트워크상의 데이터 프레임의 대역폭 최적화 알고리즘을 원칩화하고, 이를 구비하여 전송 경로에 연결이 가능한 대역폭 최적화 장치에 관한 것이다.

컴퓨터나 터미널 등의 DTE(Data Terminal Equipment)가 만들어낸 정보를 보다 먼거리의 상대에게 전달하기 위해서는 정보를 다른 형태의 신호로 변환하여야 하고, 이 신호 변환의 역할을 담당하는 기기를 DCE(Data Communication Equipment)라 하며, 그 대표적인 예가 모뎀이다.

일반적으로 광역 채널 최적화를 위한 기존 구현 기술을 구별해 보면 크게 두가지 방식이 있다.

첫번째는 라우터 장비 내장형으로, 전송 데이터를 엘.지-1(LZ-1; Lempel-Ziv-1) 기반 계열의 사전 기반 무손실 압축 알고리즘을 사용한 소프트웨어 형태로 되어 있다.

그러면 상기한 무손실 압축 알고리즘의 일종인 LZSS 압축 및 압축 해제 알고리즘을 첨부한 도면을 이용하여 설명한다.

도 1a는 종래의 LZSS 압축 알고리즘을 설명하기 위한 흐름도이다.

도 1a를 참조하면, 먼저 사전 버퍼와 윈도우 버퍼를 초기화한 후(단계 S110), 윈도우 버퍼를 채울 문자열을 초기화한다(단계 S120).

이어 공란의 문자열에 문자열을 채우고(단계 S130), 사전 버퍼에 해당 문자열이 존재하는지의 여부를 체크하여(단계 S140), 해당 문자열이 존재하는 경우에는 단계 S130으로 피드백하고, 해당 문자열이 미존재하는 경우에는 길이-위치를 하나의 쌍으로 하는 압축 데이터에 헤드 정보, 예를들어 <1>을 부가하여 출력하고, 원 문자를 출력하는 비압축 데이터에 헤드 정보, 예를들어 <0>을 부가하여 출력한다(단계 S150).

이어 압축 또는 비압축 데이터 바이트 만큼 윈도우 버퍼를 쉬프트시킨다(단계 S160). 이러한 압축 알고리즘에 의하면, 윈도우 버퍼에는 항상 최신 데이터를 유지하며, 윈도우 버퍼에 채워진 문자열과 사전 버퍼 내에 존재하는 문자열의 일치 여부에 따라 최대 문자열의 길이와 위치를 조합으로 압축할 수 있다.

도 1b는 종래의 LZSS 압축 해제 알고리즘을 설명하기 위한 흐름도이다.

도 1b를 참조하면, 사전 버퍼와 윈도우 버퍼를 초기화한 후(단계 S210), 태그(Tag) 비트가 <1>인지의 여부를 체크한다(단계 S220).

단계 S220의 체크에서 태그 비트가 <1>이 아닌 경우에는 압축 해제 동작을 수행한 후 원 문자를 출력한 후 압축 해제된 길이만큼 윈도우 버퍼를 쉬프트시킨 후 단계 S250으로 피드백하고(단계 S230, S250), 태그 비트가 <1>인 경우에는 압축 해제 및 길이-위치를 쌍으로 하는 압축 데이터를 출력한 후 압축 해제된 길이만큼 윈도우 버퍼를 쉬프트시킨 후 단계 S250으로 피드백한다(단계 S240, S250).

이러한 압축 해제 과정은 압축 과정과 대비할 때, 그 비교 과정이 생략되어 있으므로 압축 과정에 비해 상대적으로 구현이 용이하며, 소프트웨어적으로 처리가 용이하다.

이상에서 설명한 바와 같이, 종래의 압축 알고리즘을 이용하면 압축된 데이터의 완전한 복구(압축 해제)가 가능하고, 소스 데이터의 통계적 지식이 불필요하다는 장점이 있다.

그러나, 이처럼 라우팅 기능을 수행하기 이전에 전송할 데이터를 상기한 알고리즘으로 프로그램되어진 절차에 따라 압축 또는 복원(압축 해제)을 수행한 후 고정된 송수신용 클럭에 동기된 데이터를 전송하는 방식으로서, 장치내의 CPU 및 메모리 등 기존 자원을 라우팅, 네트웍 관련 프로세싱 등의 기본 동작과 병행해서 수행해야 하므로 그 효율이 저하된다.

그래서 보다 확실한 압축/복원 기능을 지원하기 위해 전용 하드웨어 부가 장치를 선택적으로 사용할 수 있는데, 비용 대비 성능에서 큰 호응이 없는 형편이다.일단 그 하드웨어 구성을 보면 압축 복원용 IC, CPU, 메모리 등의 각 기능을 담당하는 개별 소자의 결합으로 데이터의 압축 복원 기능을 전담하고 있다.

이러한 라우터 내장형은 소프트웨어 방식이나 하드웨어 방식, 공히 라우터 제품 내에 존재해야 하는 관계로 라우터 제조사 제품에 종속되어 있어 상이한 시스템간의 호환성에 문제가 있다.

또한, 광역 채널 최적화를 위한 두 번째는 상기한 라우터 내장형의 상이한 시스템간의 호환성 문제를 해결할 수 있는 방안으로서, 데이터 터미널 장비(DTE)(예를들어, 라우터, 스위치, 게이트웨이)와 데이터 통신 장비(DCE)(예를들어, CSU, DSU, 전용선 모뎀) 사이에 설치 가능한 하드웨어 장치가 있다.

차이점은 해당 전송 프로토콜(예를 들면 HDLC, PPP등)로 적절히 프로그래밍된 데이터를 WAN이나 타 LAN으로 전송되기 전에 프레임을 해석하여, 그 속의 데이터만을 압축해서 다시 해당 프로토콜에 맞는 프레임을 재구성해서 송신하고, 수신측에서는 이를 받아서 프레임내의 압축된 데이터를 복원한 후 해당 프로토콜로 프레이밍되어 수신측 라우터로 전달한다.

이러한 기능을 수행하기 위해서 종래의 장치는 라우터 내장형 하드웨어 장치와 유사한 구성을 가지며, 이를 구현하기 위한 비용이 라우터 내장형 제품 보다 높다는 문제점이 있다.

이에 본 발명의 기술과 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 고가의 하드웨어 장치를 하나의 전용 IC화하여 시스템 구성이 용이하고, 그 가격을 절감시킬 수 있는 데이터 전송 대역폭 최적화 전용 프로세서를 제공하는 것이다.

또한 본 발명의 다른 목적은 상기한 데이터 전송 대역폭 최적화 전용 프로세서를 구비하여 데이터 터미널 장비(DTE)나 데이터 통신 장비(DCE)와 같은 전송 경로 장치에 연결이 가능한 데이터 전송 대역폭 최적화 장치를 제공하는 것이다.

도 1a 내지 도 1b는 종래의 LZSS 압축 및 압축 해제 알고리즘을 설명하기 위한 흐름도이다.

도 2는 본 발명에 따른 데이터 전송 대역폭 최적화 시스템을 설명하기 위한 도면이다.

도 3은 본 발명의 실시예에 따른 전송 경로 장치에 연결 가능한 데이터 전송 대역폭 최적화 장치를 설명하기 위한 도면이다.

도 4는 본 발명의 실시예에 따른 대역폭 최적화 전용 프로세서의 일례를 설명하기 위한 도면이다.

도 5는 본 발명의 실시예에 따른 데이터 전송 대역폭 최적화 방법을 이용한 압축 방법을 설명하기 위한 도면이다.

도 6은 본 발명의 실시예에 따른 데이터 전송 대역폭 최적화 방법을 이용한 압축 해제 방법을 설명하기 위한 도면이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 컴퓨터부200, 800 : 데이터 터미널 장치(DTE)

300, 700 : 최적화 장치400, 600 : 데이터 통신 장치(DCE)

500 : 네트워크310 : DTE 연결부

320, 350 : 차동증폭기330 : 오실레이터

340 : 전용 프로세서360 : DCE 연결부

370 : SRAM3308, 3342, 3348, 3376 : 인터페이스부

3310, 3350 : 제1 프레임 탐색부3320 : 클럭발생기

3330 : 압축부3340, 3370 : 프레임 생성부

3360 : 압축 해제부

상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 데이터 전송 대역폭 최적화 전용 프로세서는,

압축 동작시, 네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임을 일단을 통해 제공받아 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역을 압축한 후 HDLC 유형의 프레임으로 재구성하여 타단을 통해 전송하고,

압축 해제 동작시, 상기 HDLC 유형의 프레임을 타단을 통해 제공받아 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역을 압축 해제한 후 HDLC 유형의 프레임으로 재구성하여 일단을 통해 전송한다.

또한, 상기한 본 발명의 다른 목적을 실현하기 위한 하나의 특징에 따른 전송 경로 장치에 연결이 가능한 데이터 전송 대역폭 최적화 장치는, 데이터 터미널 장비(DTE)와 데이터 통신 장비(DCE)에 각각 연결되어 압축된 또는 비압축된 데이터를 제공받아 소정의 압축 또는 압축 해제 알고리즘을 이용하여 압축 또는 압축 해제하여 압축 또는 압축 해제된 데이터를 전송하는 데이터 전송 대역폭 최적화 장치에 있어서,

압축 동작시, 상기 DTE로부터 네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임을 일단을 통해 제공받아 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역을 압축한 후 HDLC 유형의 프레임으로 재구성하여 타단을 통해 상기 DCE에 전송하고,

압축 해제 동작시, 상기 DCE로부터 HDLC 유형의 프레임을 타단을 통해 제공받아 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역을 압축 해제한 후 HDLC 유형의 프레임으로 재구성하여 일단을 통해 상기 DTE에 전송한다.

여기서, 데이터 전송 대역폭 최적화 장치는 일단을 통해 연결된 DTE로부터 비압축된 데이터를 제공받아 타단을 통해 출력하는 DTE 연결부; 상기 DTE 연결부로부터 비압축된 데이터를 제공받아 증폭하고, 증폭된 비압축 데이터를 출력하는 제1 차동증폭기; 일단을 통해 연결된 DCE로부터 압축된 데이터를 제공받아 타단을 통해 출력하는 DCE 연결부; 상기 DCE 연결부로부터 압축된 데이터를 제공받아 증폭하고, 증폭된 압축 데이터를 출력하는 제2 차동증폭기; 소정의 발진주파수를 출력하는 오실레이터; 및 압축 동작시, 상기 발진주파수를 근거로 상기 제1 차동증폭기로부터 출력되는 증폭된 비압축 데이터를 제공받아 무손실 압축하고, 무손실 압축된 데이터를 상기 제2 차동증폭기에 출력하고, 압축 해제 동작시, 상기 발진 주파수를 근거로 상기 제2 차동증폭기로부터 출력되는 증폭된 압축 데이터를 제공받아 무손실 압축 해제하고, 무손실 압축 해제된 데이터를 상기 제1 차동증폭기에 출력하는 대역폭 최적화 전용 프로세서를 포함하는 것이 바람직하다.

또한 대역폭 최적화 전용 프로세서는 외부로부터 입력되는 비압축된 비트 지향 시리얼 데이터를 제공받아 프레임 탐색 동작을 수행하여 데이터 영역을 구분하기 위해 보충된 '0'비트의 위치를 찾아 제거하고, 바이트 단위 병렬 데이터로 변환하여 출력하는 제1 프레임 탐색부와;

외부로부터 입력되는 시스템 클럭과 리셋 신호를 제공받아 DTE-DCE간 데이터 흐름 제어용 클럭 신호를 출력하는 클럭발생부와;

네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임속에서 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역 전부를 압축한 후 HDLC 유형으로 프레임을 재구성하여 출력하는 압축부와; 상기 압축부로부터 제공되는 압축된 데이터를 제공받아 시작 및 종료 플래그를 생성하고, '0'비트를 보충하며, CRC를 생성하여 압축된 병렬 데이터를 비트 지향 프로토콜을 만족하는 프레임으로 변환한 후 변환된 데이터를 출력하는 제1 프레임 생성부를 포함하는 것이 바람직하다.

또한 대역폭 최적화 전용 프로세서는 비트 지향 시리얼 입력으로부터 데이터 영역을 구분하여 보충된 '0'비트 위치를 찾아 제거한 후 '0'비트가 제거된 비트 지향 데이터를 바이트 단위의 병렬 데이터로 변환한 후 소정의 출력 타이밍을 근거로 출력하는 제2 프레임 탐색부와;

네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임속에서 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역 전부를 압축 해제한 후 HDLC 유형으로 프레임을 재구성하여 출력하는 압축 해제부와; 상기 압축 해제부로부터 출력 타이밍을 근거로 압축 해제된 데이터를 제공받아 시작 및 종료 플래그를 생성하고, '0'을 보충하며, CRC를 생성하여 압축된 병렬 데이터를 비트 지향 프로토콜을 만족하는 프레임으로 변환한 후 변환된 데이터를 출력하는 제2 프레임 생성부를 포함하는 것이 바람직하다.

이러한 데이터 전송 대역폭 최적화 전용 프로세서와 이를 구비한 최적화 장치에 의하면, 데이터 터미널 장비(DTE)와 데이터 통신 장비(DCE)간에 설치되어 DTE 시스템의 전송 데이터 소스를 압축하여 DCE 시스템측에 전송하고, DCE 시스템의 전송 데이터 소스를 압축 해제하여 DTE 시스템측에 전송하므로써, 종래의 장비 교체나 채널 확장을 위한 추가 비용없이도 채널 대역폭을 최적화하도록 확장할 수 있다.

그러면, 통상의 지식을 지닌 자가 본 발명을 용이하게 실시할 수 있도록 실시예에 관해 설명하기로 한다.

도 2는 본 발명에 따른 데이터 전송 대역폭 최적화 시스템을 설명하기 위한 도면이다.

도 2를 참조하면, 본 발명에 따른 데이터 전송 대역폭 최적화 시스템은 다수의 컴퓨터부(100), 이에 접속된 제1 데이터 터미널 장치(DTE; 200), 제1 최적화 장치(300), 제1 데이터 통신 장치(DCE; 400), 네트워크(500), 제2 DCE(600), 제2 최적화 장치(700), 제2 DTE(800) 및 다수의 컴퓨터부(900)를 포함하여, DTE나 DCE가 만든 데이터를 보다 먼거리의 상대에게 전달하기 위하여 데이터의 대역폭을 최적화하여 송수신한다.

여기서는 DTE(Data Terminal Equipment)는 일종의 라우터, 스위칭, 게이트웨이 등으로 구현할 수 있고, 신호 변환 역할을 수행하는 DCE(Data Communication Equipment)는 CSU나 DSU, 전용선 모뎀 등으로 구현할 수 있다.

제1 및 제2 최적화 장치(300)(700)는 네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형이나 PPP 유형의 프레임속에서 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역 전부를 압축한 후 HDLC 유형이나 PPP 유형의 프레임을 재구성하여 DCE측이나 DTE측에 전송한다.

이러한 프레임 재구성 동작을 통해 입력 데이터의 압축 가능성 유무에 따라 DTE 출력 동기 클럭을 증가시킴으로써 DCE측 고정 대역폭을 효율적으로 사용하게하여 결과적으로 대역폭을 최대화할 수 있다.

또한 무손실 압축 알고리즘, 예를들어 LZSS의 평균 압축율인 150%을 기준으로 DCE측 전송 대역폭이 T1급이라면 DTE측은 E1급으로 동작한다.

여기서, 제1 및 제2 DCE(400)(600)와 네트워크(500)측과 연결되는 전송선은 바람직하게는 고정 대역폭을 갖는 유무선 전송 라인이다.

그러면 상기한 도 2에서 언급한 제1 및 제2 데이터 전송 대역폭 최적화 장치(300)(700)를 첨부하는 도면과 함께 보다 상세히 설명한다.

도 3은 본 발명의 실시예에 따른 전송 경로 장치에 연결 가능한 데이터 전송 대역폭 최적화 장치를 설명하기 위한 도면이다.

도 3을 참조하면, 본 발명의 실시예에 따른 전송 경로 장치에 연결 가능한데이터 전송 대역폭 최적화 장치는 DTE 연결부(310), 제1 차동증폭기(320), 오실레이터(330), 대역폭 최적화 전용 프로세서(340), 제2 차동증폭기(350), DCE 연결부(360) 및 SRAM(370)을 포함한다.

DTE 연결부(310)는 일단을 통해 DTE(200)와 연결되고, 연결된 DTE(200)로부터 비압축된 데이터를 제공받아 타단을 통해 제1 증폭기(320)에 출력한다.

제1 차동증폭기(320)는 상기 DTE 연결부(310)로부터 비압축된 데이터를 제공받아 소정의 증폭율을 이용하여 증폭하고, 증폭된 비압축 데이터를 대역폭 최적화 프로세서(350)에 출력한다.

오실레이터(330)는 소정의 발진주파수(G clk)를 대역폭 최적화 전용 프로세서(340)에 출력한다. 여기서 출력되는 발진주파수는 바람직하게는 8.192MHz의 정수배이다.

대역폭 최적화 전용 프로세서(340)는 압축 동작시, 상기 발진주파수를 근거로 제1 단을 통해 상기 제1 차동증폭기(320)로부터 출력되는 증폭된 비압축 데이터를 제공받아 무손실 압축하고, 무손실 압축된 데이터를 제2 단을 통해 출력한다.

또한 대역폭 최적화 전용 프로세서(340)는 압축 해제 동작시, 상기 발진 주파수를 근거로 제3 단을 통해 상기 제2 차동증폭기(350)로부터 출력되는 증폭된 압축 데이터를 제공받아 무손실 압축 해제하고, 무손실 압축 해제된 데이터를 제4 단을 통해 출력한다.

보다 상세히는, 대역폭 최적화 전용 프로세서(340)는 제1 제어 신호(R_TXC)를 제1 차동증폭기(320)에 출력하고, 제1 제어 신호(R_TXC)의 하강 에지(fallingedge)시에 제1 데이터(R_TXD)를 제1 차동증폭기(320)로부터 제공받아 압축 동작을 행한 후 제2 차동증폭기(350)로부터 제2 제어신호(D_TXC)가 인가되는 경우에 제2 데이터(D_TXD)를 제2 차동증폭기(350)에 출력한다.

제2 차동증폭기(350)는 대역폭 최적화 전용 프로세서(340)로부터 출력되는 압축된 데이터를 제공받아 소정의 증폭율을 근거로 증폭하고, 증폭된 압축 데이터를 DCE 연결부(360)에 출력한다.

DCE 연결부(360)는 제2 차동증폭기(350)로부터 제공되는 압축 데이터를 제공받아 DSU(400)에 제공한다.

이상에서는 DTE(200)로부터 비압축된 데이터를 제공받아 무손실 압축 알고리즘을 이용하여 압축을 행한 후 DCE(400)에 제공하는 압축 동작을 설명하였으나, 그 역으로 DCE(400)로부터 압축된 데이터를 제공받아 무손실 복원 알고리즘을 이용하여 복원을 행한 후 DTE(200)에 제공하는 압축 해제 동작의 설명은 당업자라면 쉽게 알 수 있으므로 이에 대한 설명은 생략한다.

한편, 본 발명의 실시예에서는 압축된 또는 비압축된 데이터를 실시간으로 출력하는 것을 그 일례로 설명하였으나, 도 3에 도시한 SRAM(370)을 이용하여 DTE로부터 입력 되는 데이터가 압축된 것일 때, LZSS에서 발생 할 수 있는 데이터 확장을 방지하기 위한 버퍼 역할을 수행, 데이터를 일시 저장한 후 출력할 수도 있다.

보다 상세히는, 압축 동작시, 상기 제1 차동 증폭기(320)를 경유하여 입력되는 데이터가 압축된 데이터인 경우에는 상기 압축된 데이터를 제1 저장하기 위한제1 메모리 블럭(미도시)과, 상기 제1 차동 증폭기(320)를 경유하여 입력되는 데이터가 비압축된 데이터인 경우에는 상기 비압축된 데이터를 제2 저장하기 위한 제2 메모리 블럭(미도시)을 더 포함하여, 이미 압축된 데이터에 대해서는 2차 압축되는 과정을 소거하여 압축 데이터의 확장을 방지한다.

그러면 상기한 도 3에서 언급한 대역폭 최적화 전용 프로세서의 일례를 첨부하는 도면과 함께 보다 상세히 설명한다.

도 4는 본 발명의 실시예에 따른 대역폭 최적화 전용 프로세서의 일례를 설명하기 위한 도면으로, 압축 동작과 압축 해제 동작을 하나의 칩으로 수행할 수 있다.

도 4를 참조하면, 본 발명의 실시예에 따른 대역폭 최적화 전용 프로세서는 제1 인터페이스부(3308), 제1 프레임 탐색부(frame seeker)(3310), 클럭발생기 (3320), 압축부(3330), 제1 프레임 생성부(frame maker)(3340), 제2 인터페이스부 (3342), 제3 인터페이스부(3348), 제2 프레임 탐색부(3350), 압축 해제부(3360), 제2 프레임 생성부(3370) 및 제4 인터페이스부(3376)를 포함한다.

제1 프레임 탐색부(3310)는 제1 프레임 탐색기(3312)와 제1 수신 인터페이스 (3314)로 이루어져, 클럭발생부(3320)로부터 제공되는 클럭에 동기하여 제1 인터페이스부(3308)를 경유하여 제1 차동증폭기(320)로부터 비압축된 데이터(R_txd)를 제공받아 프레임 탐색 동작을 수행한 후 압축부(3330)에 출력한다.

보다 상세히는, 제1 프레임 탐색기(3312)는 비트 지향 시리얼 타입으로 입력되는 비압축된 데이터(R_txd)로부터 데이터 영역을 구분하여 보충된 '0'비트 위치를 찾아 제거한 후 '0'비트가 제거된 비트 지향 데이터를 바이트 단위의 병렬 데이터로 변환한 후 제1 수신 인터페이스(3314)에 출력한다.

제1 수신 인터페이스(3314)는 제1 프레임 탐색기(3312)로부터 입력된 병렬 데이터의 출력 타이밍을 조정한 후 압축부(3330)에 전달한다.

클럭발생부(3320)는 외부로부터 시스템 클럭(DTE Sync Clk)과 리셋 신호 (Rst)를 제공받아 클럭 신호를 제1 수신 인터페이스(3314)와, 압축부(3330)와, 압축 해제부(3360)에 출력하고, DTE 동기 클럭(DTE Sync Clk)을 외부에 연결된 DTE(200)에 출력한다.

보다 상세히는, 클럭발생부(3320)는 시스템 클럭, 예를들어 16.384MHz를 근거로 압축부(3340)내의 패킷 버퍼(미도시)와 압축 해제부(3360)내의 사전 버퍼(미도시)의 버퍼링 진행 정도에 따라 가변되는 DTE측 송수신용 동기 클럭 생성함으로써, 자동적인 호 흐름 제어 기능 및 압축 해제용 내부 처리 클럭으로 분주 기능을 수행한다.

압축부(3330)는 네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임속에서 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역 전부를 압축한 후 HDLC 유형으로 프레임을 재구성하여 제1 프레임 생성부(3340)에 출력한다. 이때 이용되는 압축 알고리즘은 렘펠-지브 (Lempel-Ziv) -1계열의LZSS(Lempel-Ziv-Storer-Szymanski) 무손실 압축 방식을 이용한다. 여기서, HDLC(High-level Data Link Control)는 점대점 통신 회선을 통한 전송 제어에 사용되는 국제 표준 데이터 링크 프로토콜이다. 통상적으로 데이터 링크 프로토콜은 HDLC 표준을 기준으로 널리 이용된다. HDLC 프로토콜은 1970년 초기 IBM사의 시스템 네트워크 구조(SNA; Systems Network Architecture)를 위해 개발된 비동기 데이터 링크 제어(SDLC; Synchronous Data Link Control) 프로토콜이다. HDLC는 데이터가 링크를 통해 한 프레임씩 전송되는 비트 중심 프로토콜이다.

제1 프레임 생성부(3340)는 제2 수신 인터페이스(3342)와 제1 프레임 생성기(3344)로 이루어져, 압축부(3330)로부터 제공되는 압축된 데이터를 제공받아 제2 인터페이스부(3342)를 경유하여 제2 차동증폭기(350)에 출력한다.

보다 상세히는, 제2 수신 인터페이스(3342)는 압축부(3330)로부터 압축 데이터를 제공받아 출력 타이밍을 조정한 후 제1 프레임 생성기(3344)에 출력한다.

제1 프레임 생성기(3344)는 압축부(3330)로부터 압축된 데이터를 제2 수신 인터페이스(3342)를 경유하여 제공받아 시작 및 종료 플래그를 생성하고, '0'을 보충하며, CRC(Cyclic Redundancy Check)를 생성하여 압축된 병렬 데이터를 비트 지향 프로토콜을 만족하는 프레임으로 변환한 후 변환된 데이터를 제2 인터페이스 (3346)를 경유하여 제2 차동증폭기(350)에 출력한다.

제2 프레임 탐색부(3350)는 제2 프레임 탐색기(3352)와 제1 송신 인터페이스 (3354)로 이루어져, 제3 인터페이스부(3348)를 경유하여 제2 차동증폭기(350)로부터 제공되는 압축된 데이터를 제공받아 압축 해제부(3360)에 출력한다.

보다 상세히는, 제2 프레임 탐색기(3352)는 비트 지향 시리얼 입력으로부터 데이터 영역을 구분하여 보충된 '0'비트 위치를 찾아 제거한 후 '0'비트가 제거된 비트 지향 데이터를 바이트 단위의 병렬 데이터로 변환한 후 제1 송신 인터페이스(3354)에 출력한다.

제1 송신 인터페이스(3354)는 제2 프레임 탐색기(3352)로부터 입력된 병렬 데이터의 출력 타이밍을 조정한 후 압축 해제부(3360)에 전달한다.

압축 해제부(3360)는 네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임속에서 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역 전부를 압축 해제한 후 HDLC 유형으로 프레임을 재구성하여 제2 프레임 생성부(3370)에 출력한다. 이때 이용되는 압축 해제 알고리즘은 렘펠-지브(Lempel-Ziv)-1계열 LZSS 의 무손실 압축 해제 방식을 이용한다.

제2 프레임 생성부(3370)는 제2 송신 인터페이스(3372)와 제2 프레임 생성기(3374)로 이루어져, 압축 해제부(3360)로부터 제공되는 압축 해제된 데이터를 제공받아 제4 인터페이스부(3376)를 경유하여 제1 차동증폭기(320)에 출력한다.

보다 상세히는, 제2 송신 인터페이스(3372)는 압축 해제부(3360)로부터 압축 데이터를 제공받아 출력 타이밍을 조정한 후 제2 프레임 생성기(3374)에 출력한다.

제2 프레임 생성기(3374)는 압축 해제부(3360)로부터 압축된 데이터를 제2 송신 인터페이스(3372)를 경유하여 제공받아 시작 및 종료 플래그를 생성하고, '0'을 보충하며, CRC를 생성하여 압축된 병렬 데이터를 비트 지향 프로토콜을 만족하는 프레임으로 변환한 후 변환된 데이터를 제4 인터페이스(3376)를 경유하여 제2 차동증폭기(350)에 출력한다.

그러면, 본 발명의 핵심이라 할 수 있는 대역폭 최적화 전용 프로세서의 압축 및 압축 해제 동작을 상기한 도 5와 도 6을 각각 참조하여 보다 상세히 설명한다.

먼저 본 발명에 따른 압축 동작의 일례로서 도 5에 도시한 바와 같이, 16워드 용량의 사전 버퍼와 9워드 용량의 윈도우 버퍼를 사용하며, LZSS 알고리즘을 이용한다.

도 5는 본 발명의 실시예에 따른 데이터 전송 대역폭 최적화 방법을 이용한 압축 방법을 설명하기 위한 도면이다.

도 5에 도시한 바와 같이, 윈도우 버퍼를 사용하여 새로운 데이터를 저장하고, 이전에 수신되어 사전 버퍼에 저장된 임의의 데이터와 매칭되는 데이터의 새로운 스트링을 식별한다. 따라서, 통상 영숫자 문자(alphanumeric character)이며, 기존 스트링과 매칭되는 새로운 데이터 스트링은 윈도우 버퍼 내에 있는 스트링 시퀀스의 최초 지점의 오프셋 및 길이를 참조함으로써 간단히 식별될 수 있다. 예측되는 바와 같이, 윈도우 버퍼의 크기가 증가하고 윈도우 버퍼 내에서 데이터 문자의 패턴의 반복이 증가할 수록 LZSS 알고리즘이 더욱 더 효과적이다.

인코더의 첫번째 작업은 윈도우 버퍼내의 스트링이 사전 버퍼와 정확히 일치하는 최장 프리픽스 매칭을 찾는 것이다. 여기서, 최장 매칭의 길이는 상기 인코더에 의하여 제공되는 토큰의 일부이며, 상기 매칭이 위치하는 사전 버퍼내의 위치 또는 오프셋은 상기 인코더에 의하여 제공된 토큰의 다른 부분이다.

압축 동작을 간략히 설명하면, 먼저 시간 '0'에서 윈도우 버퍼의 출력단에 위치하는 'B'워드가 사전 버퍼에는 5개가 있으므로 일단 매칭이 이루어지는 것으로 간주하고, 시간 '1'에서 윈도우 버퍼의 출력단에 위치하는 'e'워드가 사전 버퍼에는 5개가 있으므로 역시 매칭이 이루어지는 것으로 간주하며, 시간 '2'에서 윈도우 버퍼의 출력단에 위치하는 't'워드가 사전 버퍼에는 1개가 있으므로 매칭이 이루어지는 최대의 것으로 간주하여 출력코드로서, 최대 문자열의 시작 위치(Cp), 최대 문자열의 크기(Cl)와 정보비트(Ci) 로 각각 '0', '3', '1'를 출력한다.. 그러나 시간 '3'에서 윈도우 버퍼의 출력단에 위치하는 'a'워드가 사전 버퍼에는 존재하지 않으므로 매칭이 이루어지지 않은 것으로 간주하여 출력코드로서, 불일치 문자(Cu), 정보비트(Ci) 로 각각 'a', '0'를 출력한다.

이하 시간 '4' 내지 시간 '8'까지의 압축 동작도 상기한 바와 같이 동일한 동작을 통해 Cp, Cl, Ci에 대해 각각 'B', '4', '1'를 각각 출력한다. 상기에서 언급된 정보 비트(Ci)는 8개의 출력 코드단위당 1바이트로 표현되며 결과적으로 출력 코드 8개당 1개의 정보바이트가 선행되어 출력된다.

다음은 본 발명에 따른 압축 해제 동작의 일례로서, 도 6에 도시한 바와 같이, 16워드 용량의 사전 버퍼를 사용하며, LZSS 알고리즘을 이용한다.

도 6은 본 발명의 실시예에 따른 데이터 전송 대역폭 최적화 방법을 이용한 압축 해제 방법을 설명하기 위한 도면이다.

도 6을 참조하면, 압축 해제 과정은 압축 과정에서 생성된 패킷의 HDLC 프레임화된 직렬 데이터의 수신에서부터 시작된다. 일단 수신데이터가 제2 프레임 탐색기(3352), 제1 송신 인터페이스(3354)를 통과하여 진행하는 과정은 압축 과정에서 언급한 제1 프레임 탐색기(3312)와 제1 수신 인터페이스(3314)를 통과하면서 수행되는 동작과 동일하다. 이렇게 처리된 각 수신 코드의 수신 문자열은 압축 해제부로 전달된다.

일단 압축 해제부에 전달된 데이터 문자열은 윈도우 버퍼에 저장된다. 윈도우 버퍼가 최소 6바이트 정도 채워질 때, 저장된 최초 번지의 데이터를 읽는다. 수신 데이터열은 상대측에서 압축부를 통해 압축된 문자열인 관계로, 최종 시작을 알리는 플래그 이후 첫 번째 바이트는 항상 정보 바이트이다. 이 값에 따라 이후 8 내지 16바이트의 문자열이 압축 코드인지 아닌지를 판별해 사전 버퍼에 복원된 값을 순서대로 저장한다.

이상 설명한 바와 같이 본 발명은 기존 고비용의 전용회선을 보다 효율적으로 사용하고자 하는데 있다. 즉, 기존의 전용회선 상에서 운용되고 있는 장비 교체 없이 본 발명을 추가설치 함으로써, 기존 고정 대역(예를 들면, 56Kbps ~T1/E1 등)을 전송되는 데이터의 유형에 따라 최고 400% 향상시킬 수 있다.

따라서 동일한 임대 비용으로 전용회선을 효과적으로 활용 가능하게 된다. 아울러, 상기 기술된 목적의 기존 제품은 그 가격이 높은 관계로 비용 대비 효과 면에서 실제 사용이 어려운 상황인데 본 발명은 압축복원 기능을 하나의 전용 프로세서로 만들어 가격을 혁신적으로 줄일 수 있다.

또한 본 발명 내에서 사용되고 있는 핵심 반도체의 활용으로서, 점대점 (Point-to-Point) 접속 방식이라면 HDLC 유형의 모든 시리얼 데이터의 압축 복원 필요한 부분에 사용이 가능하다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

이상 설명한 바와 같이, 본 발명에 따라 데이터 터미널 장비(DTE)와 데이터 통신 장비(DCE)간에 설치되어 DTE 시스템의 전송 데이터 소스를 압축하여 DCE 시스템측에 전송하고, DCE 시스템의 전송 데이터 소스를 압축 해제하여 DTE 시스템측에 전송하므로써, 종래의 장비 교체나 채널 확장을 위한 추가 비용없이도 채널 대역폭을 최적화하도록 확장할 수 있다.

또한 압축이나 압축 해제 방식을 소프트웨어가 아닌 하드웨어 방식을 채택하여 구현하였고, 또한 하나의 칩에 전용 DSP 코어를 실장하여 개발하므로써 그 사용을 용이하게 할 수 있고, 시스템 성능을 향상할 수 있으며, 가격 대비 성능면에서 데이터 전송 대역폭을 최적화하기 위해 구현한 종래의 기술과 비교해볼 때 경쟁력을 가질 수 있다.

Claims (10)

1. 압축 동작시, 네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임을 일단을 통해 제공받아 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역을 압축한 후 HDLC 유형의 프레임으로 재구성하여 타단을 통해 전송하고,

   압축 해제 동작시, 상기 HDLC 유형의 프레임을 타단을 통해 제공받아 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역을 압축 해제한 후 HDLC 유형의 프레임으로 재구성하여 일단을 통해 전송하는 것을 특징으로 하는 데이터 전송 대역폭 최적화 전용 프로세서.
2. 제1항에 있어서,

   상기 데이터 전송 대역폭 최적화 전용 프로세서는 하나의 칩으로 구현되는 것을 특징으로 하는 데이터 전송 대역폭 최적화 전용 프로세서.
3. 제1항에 있어서,

   상기 데이터 전송 대역폭 최적화 전용 프로세서는,

   외부로부터 입력되는 비압축된 비트 지향 시리얼 데이터를 제공받아 프레임 탐색 동작을 수행하여 데이터 영역을 구분하기 위해 보충된 '0'비트의 위치를 찾아 제거하고, 바이트 단위 병렬 데이터로 변환하여 출력하는 제1 프레임 탐색부;

   외부로부터 입력되는 시스템 클럭과 리셋 신호를 제공받아 클럭 신호를 출력하는 클럭발생부;

   네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임속에서 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역 전부를 압축한 후 HDLC 유형으로 프레임을 재구성하여 출력하는 압축부; 및

   상기 압축부로부터 제공되는 압축된 데이터를 제공받아 시작 및 종료 플래그를 생성하고, '0'비트를 보충하며, CRC를 생성하여 압축된 병렬 데이터를 비트 지향 프로토콜을 만족하는 프레임으로 변환한 후 변환된 데이터를 출력하는 제1 프레임 생성부

   를 포함하는 것을 특징으로 하는 데이터 전송 대역폭 최적화 전용 프로세서.
4. 제1항에 있어서,

   상기 데이터 전송 대역폭 최적화 전용 프로세서는,

   비트 지향 시리얼 입력으로부터 데이터 영역을 구분하여 보충된 '0'비트 위치를 찾아 제거한 후 '0'비트가 제거된 비트 지향 데이터를 바이트 단위의 병렬 데이터로 변환한 후 소정의 출력 타이밍을 근거로 출력하는 제2 프레임 탐색부;

   네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임속에서 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역 전부를 압축 해제한 후 HDLC 유형으로 프레임을 재구성하여 출력하는 압축 해제부; 및

   상기 압축 해제부로부터 출력 타이밍을 근거로 압축 해제된 데이터를 제공받아 시작 및 종료 플래그를 생성하고, '0'을 보충하며, CRC를 생성하여 압축된 병렬 데이터를 비트 지향 프로토콜을 만족하는 프레임으로 변환한 후 변환된 데이터를 출력하는 제2 프레임 생성부

   를 포함하는 것을 특징으로 하는 데이터 전송 대역폭 최적화 전용 프로세서.
5. 데이터 터미널 장비(DTE)와 데이터 통신 장비(DCE)에 각각 연결되어 압축된 또는 비압축된 데이터를 제공받아 소정의 압축 또는 압축 해제 알고리즘을 이용하여 압축 또는 압축 해제하여 압축 또는 압축 해제된 데이터를 전송하는 데이터 전송 대역폭 최적화 장치에 있어서,

   압축 동작시, 상기 DTE로부터 네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임을 일단을 통해 제공받아 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역을 압축한 후 HDLC 유형의 프레임으로 재구성하여 타단을 통해 상기 DCE에 전송하고,

   압축 해제 동작시, 상기 DCE로부터 HDLC 유형의 프레임을 타단을 통해 제공받아 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역을 압축 해제한 후 HDLC 유형의 프레임으로 재구성하여 일단을 통해 상기 DTE에 전송하는 것을 특징으로 하는 데이터 전송 대역폭 최적화 장치.
6. 제5항에 있어서,

   상기 데이터 전송 대역폭 최적화 장치는,

   일단을 통해 연결된 DTE로부터 비압축된 데이터를 제공받아 타단을 통해 출력하는 DTE 연결부;

   상기 DTE 연결부로부터 비압축된 데이터를 제공받아 증폭하고, 증폭된 비압축 데이터를 출력하는 제1 차동증폭기;

   일단을 통해 연결된 DCE로부터 압축된 데이터를 제공받아 타단을 통해 출력하는 DCE 연결부;

   상기 DCE 연결부로부터 압축된 데이터를 제공받아 증폭하고, 증폭된 압축 데이터를 출력하는 제2 차동증폭기;

   소정의 발진주파수를 출력하는 오실레이터; 및

   압축 동작시, 상기 발진주파수를 근거로 상기 제1 차동증폭기로부터 출력되는 증폭된 비압축 데이터를 제공받아 무손실 압축하고, 무손실 압축된 데이터를 상기 제2 차동증폭기에 출력하고,

   압축 해제 동작시, 상기 발진 주파수를 근거로 상기 제2 차동증폭기로부터 출력되는 증폭된 압축 데이터를 제공받아 무손실 압축 해제하고, 무손실 압축 해제된 데이터를 상기 제1 차동증폭기에 출력하는 대역폭 최적화 전용 프로세서

   를 포함하는 데이터 전송 대역폭 최적화 장치.
7. 제6항에 있어서,

   상기 대역폭 최적화 전용 프로세서는 하나의 칩으로 구현되는 것을 특징으로 하는 데이터 전송 대역폭 최적화 장치.
8. 제6항에 있어서,

   상기 대역폭 최적화 전용 프로세서는,

   압축 동작시, 상기 제1 차동 증폭기를 경유하여 입력되는 데이터가 압축된 데이터인 경우에는 상기 압축된 데이터를 제1 저장하기 위한 제1 메모리 블럭과, 상기 제1 차동 증폭기를 경유하여 입력되는 데이터가 비압축된 데이터인 경우에는 상기 비압축된 데이터를 제2 저장하기 위한 제2 메모리 블럭을 더 포함하여, 데이터의 확장을 방지하는 것을 특징으로 하는 데이터 전송 대역폭 최적화 장치.
9. 제6항에 있어서,

   상기 대역폭 최적화 전용 프로세서는,

   외부로부터 입력되는 비압축된 비트 지향 시리얼 데이터를 제공받아 프레임 탐색 동작을 수행하여 데이터 영역을 구분하기 위해 보충된 '0'비트의 위치를 찾아 제거하고, 바이트 단위 병렬 데이터로 변환하여 출력하는 제1 프레임 탐색부;

   외부로부터 입력되는 시스템 클럭과 리셋 신호를 제공받아 DTE DCE간 데이터 흐름 제어용 클럭 신호를 출력하는 클럭발생부;

   네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임속에서 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역 전부를 압축한 후 HDLC 유형으로 프레임을 재구성하여 출력하는 압축부; 및

   상기 압축부로부터 제공되는 압축된 데이터를 제공받아 시작 및 종료 플래그를 생성하고, '0'비트를 보충하며, CRC를 생성하여 압축된 병렬 데이터를 비트 지향 프로토콜을 만족하는 프레임으로 변환한 후 변환된 데이터를 출력하는 제1 프레임 생성부

   를 포함하는 것을 특징으로 하는 데이터 전송 대역폭 최적화 장치.
10. 제6항에 있어서,

    상기 대역폭 최적화 전용 프로세서는,

    비트 지향 시리얼 입력으로부터 데이터 영역을 구분하여 보충된 '0'비트 위치를 찾아 제거한 후 '0'비트가 제거된 비트 지향 데이터를 바이트 단위의 병렬 데이터로 변환한 후 소정의 출력 타이밍을 근거로 출력하는 제2 프레임 탐색부;

    네트워크상에서 시리얼 통신 방식으로 이용되는 HDLC 유형의 프레임속에서 시작, 종료, 취소, 휴지 상태를 나타내는 플래그를 제외한 나머지 영역 전부를 압축 해제한 후 HDLC 유형으로 프레임을 재구성하여 출력하는 압축 해제부; 및

    상기 압축 해제부로부터 출력 타이밍을 근거로 압축 해제된 데이터를 제공받아 시작 및 종료 플래그를 생성하고, '0'을 보충하며, CRC를 생성하여 압축된 병렬 데이터를 비트 지향 프로토콜을 만족하는 프레임으로 변환한 후 변환된 데이터를 출력하는 제2 프레임 생성부

    를 포함하는 것을 특징으로 하는 데이터 전송 대역폭 최적화 장치.