KR20020060113A - Method for providing transparent substrate having protection layer on crystalized polysilicon layer, method for forming polysilicon active layer thereof and method for manufacturing polysilicon tft using the same - Google Patents
Method for providing transparent substrate having protection layer on crystalized polysilicon layer, method for forming polysilicon active layer thereof and method for manufacturing polysilicon tft using the same Download PDFInfo
- Publication number
- KR20020060113A KR20020060113A KR1020020026315A KR20020026315A KR20020060113A KR 20020060113 A KR20020060113 A KR 20020060113A KR 1020020026315 A KR1020020026315 A KR 1020020026315A KR 20020026315 A KR20020026315 A KR 20020026315A KR 20020060113 A KR20020060113 A KR 20020060113A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- film
- polysilicon
- protective film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 72
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010408 film Substances 0.000 claims abstract description 129
- 239000010410 layer Substances 0.000 claims abstract description 120
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 230000001681 protective effect Effects 0.000 claims description 55
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 34
- 238000002425 crystallisation Methods 0.000 claims description 18
- 230000008025 crystallization Effects 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000010924 continuous production Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000007790 solid phase Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 230000006698 induction Effects 0.000 claims description 2
- 238000007715 excimer laser crystallization Methods 0.000 claims 1
- 239000010453 quartz Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 8
- 230000004913 activation Effects 0.000 abstract 2
- 238000005224 laser annealing Methods 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B2/00—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls
- E04B2/74—Removable non-load-bearing partitions; Partitions with a free upper edge
- E04B2/7407—Removable non-load-bearing partitions; Partitions with a free upper edge assembled using frames with infill panels or coverings only; made-up of panels and a support structure incorporating posts
- E04B2/7416—Removable non-load-bearing partitions; Partitions with a free upper edge assembled using frames with infill panels or coverings only; made-up of panels and a support structure incorporating posts with free upper edge, e.g. for use as office space dividers
- E04B2/7422—Removable non-load-bearing partitions; Partitions with a free upper edge assembled using frames with infill panels or coverings only; made-up of panels and a support structure incorporating posts with free upper edge, e.g. for use as office space dividers with separate framed panels without intermediary support posts
- E04B2/7425—Details of connection of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B2/00—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls
- E04B2/74—Removable non-load-bearing partitions; Partitions with a free upper edge
- E04B2002/7487—Partitions with slotted profiles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
Abstract
Description
본 발명은 결정화된 폴리실리콘층 상에 보호막이 형성된 투명 기판을 제공하는 방법에 관한 것으로, 특히, 폴리실리콘/게이트 절연막 계면을 깨끗하게 보호하여 박막트랜지스터의 특성을 유지할 수 있도록 하기 위해서 결정화된 폴리실리콘층 상에 보호막이 형성된 투명 기판을 제공하는 방법에 관한 것이다.The present invention relates to a method for providing a transparent substrate having a protective film formed on the crystallized polysilicon layer, in particular, a polysilicon layer crystallized in order to maintain the characteristics of the thin film transistor by cleanly protecting the polysilicon / gate insulating film interface A method of providing a transparent substrate having a protective film formed thereon.
최근, 액정 표시소자(Liquid Crystal Display; LCD)의 스위칭 소자로 박막 트랜지스터(Thin Film Transistor; 이하, TFT로 칭함)가 주로 사용되고 있다. 이 TFT의 채널(channel)로 사용되는 반도체층을 다결정 실리콘으로 제작하기 위해서는 기판 상에 형성된 비정질 상태의 실리콘막을 결정화해야 할 필요가 있다.Recently, thin film transistors (hereinafter referred to as TFTs) are mainly used as switching elements of liquid crystal displays (LCDs). In order to fabricate the semiconductor layer used as the channel of the TFT from polycrystalline silicon, it is necessary to crystallize the amorphous silicon film formed on the substrate.
이러한 폴리실리콘 결정화 방법은 고상결정방법(SPC:Solid phase crystallization), 금속유도결정화 방법(MIC:Metal induced crystallization) 및 엑시머 레이저 어닐링법(ELA:Excimer laser annealing method) 등이 있다.Such polysilicon crystallization methods include solid phase crystallization (SPC), metal induced crystallization (MIC), and excimer laser annealing (ELA).
고상결정방법은 고온(600도)에서 비정질 실리콘을 결정화하는 방법이다. 이 방법은 고상에서 결정화가 이루어지기 때문에 결정립 내에 결함이 많아서 결정도가 떨어지며, 이를 보완하기 위하여 고온(∼1000도)의 열산화막을 게이트 절연막으로 사용한다. 따라서, 1000℃ 이상에서 견딜수 있는 수정과 같은 고 가격대의 소재를 사용해야만 하는 단점이 있다.The solid phase crystal method is a method of crystallizing amorphous silicon at a high temperature (600 degrees). In this method, since crystallization takes place in a solid phase, there are many defects in crystal grains and crystallinity is lowered. In order to compensate for this, a high temperature (˜1000 degrees) thermal oxide film is used as a gate insulating film. Therefore, there is a disadvantage that a high priced material such as a crystal that can withstand above 1000 ℃ must be used.
금속유도결정화 방법은 비정질실리콘층 위에 금속을 증착하여 열을 가해줌으로서 결정화하는 방법이다. 이 때, 금속은 결정화 되는 비정질 실리콘의 엔탈피를 낮추어 주는 역할을 한다. 따라서, 500℃정도의 저온공정처리가 가능하나, 표면의 상태가 좋지않고 금속에 의한 전기적인 특성 저하를 보인다. 또한, 이 방법도 고상 결정화이므로 결정립내의 결함이 다수 존재한다.The metal induction crystallization method is a method of crystallizing by applying heat by depositing a metal on an amorphous silicon layer. At this time, the metal serves to lower the enthalpy of the amorphous silicon to be crystallized. Therefore, it is possible to process at low temperatures of about 500 ° C., but the surface condition is not good and the electrical properties are degraded by the metal. In addition, since this method is also solid phase crystallization, there are many defects in the grains.
엑시머 레이저 어닐링법은 가장 널리 사용되는 방법으로, 엑시머 레이저(excimer laser)라는 펄스화된 자외선(UV beam)을 사용하는 어닐링 방법이다. 레이저를 이용한 어닐링(annealing)은 1976년 Khaibullin이 처음 개발한 이후로 대규모 집적회로(Large Scale Integration; LSI) 공정에서 불순물 이온을 주입한 실리콘의 어닐링을 목적으로 개발되어 오다가, 대면적의 표시소자 개발에 적용되면서 비교적 근래에 와서 중소형 저온 다결정 실리콘 TFT-LCD 제품의 제조에 응용되기 시작하였다. 비정질 실리콘 박막을 레이저를 사용하여 어닐링함으로써 양질의 다결정실리콘을 제작하는 상술한 방법은, 녹는 온도가 높음에도 불구하고 짧은 시간에 열처리되기 때문에 기판에 손상을 주지 않는 장점을 가지고 있도, 제조된 박막트랜지스터의 이동도도 100㎠/Vsec 이상을 획득할 수 있으므로 가장 촉망받는 결정화방법이다.The excimer laser annealing method is the most widely used method, and an annealing method using a pulsed ultraviolet (UV) beam called an excimer laser. Since annealing was first developed by Khaibullin in 1976, laser annealing has been developed for the purpose of annealing silicon implanted with impurity ions in a large scale integration (LSI) process. In recent years, it has been applied to the development of small and medium-sized low-temperature polycrystalline silicon TFT-LCD products. The above-described method of fabricating high-quality polysilicon by annealing an amorphous silicon thin film using a laser has the advantage of not damaging the substrate because it is heat-treated in a short time despite the high melting temperature. The mobility of is also the most promising crystallization method because it can obtain more than 100 cm2 / Vsec.
이하, 레이저 어닐링을 이용한 비정질 실리콘막의 결정화 방법을 설명한다.Hereinafter, a method of crystallizing an amorphous silicon film using laser annealing will be described.
레이저를 비정질의 실리콘막에 조사하여 실리콘막을 일시적으로 용융 및 냉각시킴으로써 곁정화를 수행한다. 이 때, 조사되는 레이저의 에너지 밀도에 따라 비정질 실리콘막의 용융 정도및 그에 따른 결정화의 상태가 변화한다. 예를 들어, 조사하는 레이저의 에너지 밀도를 높이면 비정질 실리콘막은 표면으로부터 더 깊은곳까지 용융되는데, 에너지 밀도가 증가할수록 용융되는 양이 많아지며, 소정의 임계 에너지밀도 이상에서는 비정질 실리콘막이 완전히 용융되어 버린다. 그리고, 결정화되는 다결정실리콘의 그레인의 크기(grain size)는 조사되는 레이저의 에너지 밀도에 비례한다(즉, 비정질 실리콘막이 많이 용융될수록 그레인 크기가 증가된다). 이는 임계 에너지 이하의 에너지 밀도에서는 비정질 실리콘막의 위쪽(표면쪽)만이 용융되었다가 냉각되는 과정을 통해 작은 그레인으로 결정화되는 것을 의미한다. 임계 에너지 밀도에 근접한 레이저의 에너지 밀도에서는 아래쪽의 소량의 비정질 실리콘막만 남고 나머지는 거의 용융된 상태(nearly complete melting)이므로 용융되지 않는 실리콘막이 시드(seed)로서 작용하여, 결국 큰 그레인으로 결정화된다.The side purification is performed by irradiating an amorphous silicon film with a laser to temporarily melt and cool the silicon film. At this time, the degree of melting of the amorphous silicon film and the state of crystallization according thereto change according to the energy density of the irradiated laser. For example, if the energy density of the irradiated laser is increased, the amorphous silicon film melts from the surface to a deeper depth. As the energy density increases, the amount of melting increases, and above the predetermined critical energy density, the amorphous silicon film melts completely. . The grain size of the polysilicon to be crystallized is proportional to the energy density of the laser to be irradiated (i.e., the more the amorphous silicon film is melted, the grain size increases). This means that at an energy density below the critical energy, only the upper side (surface side) of the amorphous silicon film is melted and crystallized into small grains by cooling. In the energy density of the laser close to the critical energy density, only a small amount of the amorphous silicon film at the bottom remains almost completely melted, so that the silicon film which does not melt acts as a seed and eventually crystallizes into large grains. .
한편, 액정표시장치, 유기발광소자와 같은 평판 디스플레이 분야에서 그 응용이 점차 다양화되고 확대되면서, 폴리실리콘 TFT를 제조함에 있어서는 고특성 뿐만 아니라, 균일하며 재현성 있는 결과를 얻는 것이 점차 중요해지고 있다.On the other hand, in the field of flat panel displays such as liquid crystal display devices and organic light emitting devices, the application is gradually diversified and expanded, it is increasingly important to obtain not only high characteristics but also uniform and reproducible results in the production of polysilicon TFTs.
폴리실리콘 TFT 의 균일성 및 재현성을 저하 시키는 가장 큰 이유는 특성에 영향을 끼치는 각 층들 사이의 게면을 깨끗하게 유지하는 것이 불가능했기 때문이다. 이 때, TFT의 구조에 따라 다르지만, 통상 마스크 수를 적게 쓰고 LDD 제작이 용이하여 대부분의 회사에서 적용되는 탑게이트 구조의 경우 레이져 결정화를 거친 후, 액티브 패터닝을 하고 난 폴리실리콘의 표면이 게이트 옥사이드를 증착하기 위해 다시 노출되는 과정을 거쳐야 한다. 이 때문에 가장 중요한 게이트 산화막과 활성층 계면을 깨끗하게 유지하는 것이 불가능한 단점이 있었다.The main reason for lowering the uniformity and reproducibility of the polysilicon TFT is that it was impossible to keep the crab surface between the layers affecting the properties clean. In this case, the top gate structure, which is applied to most companies because it uses a small number of masks and is easy to manufacture LDD, depending on the structure of TFT, the surface of polysilicon after active patterning after laser crystallization is gate oxide It must be exposed again in order to deposit it. For this reason, it is impossible to keep the most important gate oxide film and the active layer interface clean.
이와 같은 단점을 해결하기 위해서 다양한 세정법이 개발되었는데, 특히 HF 계열의 세정이 가장 널리 이용되고 있는 공정이다. 그러나. HF 세정조건이 오염된 정도에 미치지 못 할 경우, 조그만 조건의 변화에도 TFT 특성이 변하는 문제점은 여전히 상존하고 있고, 또한, 결정화 공정 후 다음 공정 진행까지 기판을 상당 시간 방치하거나, 클린룸 외부로 반출하여야 하는 경우는 여전히 그 특성이 확보되지 못하는 문제점이 있었다.Various cleaning methods have been developed to solve such disadvantages, and HF-based cleaning is the most widely used process. But. If HF cleaning conditions do not reach the level of contamination, there is still a problem that TFT characteristics change even after a small change of conditions, and the substrate is left for a considerable time after the crystallization process to the next process or taken out of the clean room. If it should be still there was a problem that the characteristics are not secured.
상술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 장기 정체하거나 외부로 이동하더라도 결정화된 폴리실리콘/게이트 절연막계면을 깨끗하게 보호하여 박막트랜지스터의 특성을 유지할 수 있는 방법을 제공하는 것이다.It is an object of the present invention to provide a method capable of maintaining the characteristics of a thin film transistor by protecting the crystallized polysilicon / gate insulating layer cleanly even when stagnant for a long time or moving outside. .
도 1은 본 발명의 바람직한 실시예에 따른 투명 기판의 제공 방법을 도시한 도면이다.1 is a view showing a method of providing a transparent substrate according to a preferred embodiment of the present invention.
도 2는 본 발명의 바람직한 실시예에 따른 폴리실리콘 활성층 형성 방법을 도시한 도면이다.2 is a view showing a polysilicon active layer forming method according to a preferred embodiment of the present invention.
도 3은 본 발명의 바람직한 실시예에 따른 폴리실리콘 박막트랜지스터를 제조하는 방법을 도시한 도면이다.3 is a view illustrating a method of manufacturing a polysilicon thin film transistor according to a preferred embodiment of the present invention.
*도면의 주요부분에 대한 설명* Description of the main parts of the drawings
10 : 투명 기판 20 : 버퍼층10 transparent substrate 20 buffer layer
30 : 비정질 실리콘층 40 : 폴리실리콘층30: amorphous silicon layer 40: polysilicon layer
50 : 보호막 60 : 게이트 절연막50: protective film 60: gate insulating film
70 : 게이트 전극 80 : 층간 절연층70 gate electrode 80 interlayer insulating layer
90 : 컨택90: contact
본 발명의 목적을 달성하기 위한 기술적 수단으로서, 본 발명의 일태양은 결정화된 폴리실리콘층 상에 보호막이 형성된 투명 기판을 제공하는 방법에 있어서, 투명 기판상에 비정질 실리콘 박막을 형성하는 단계, 비정질 실리콘 박막의 일부분 또는 전체를 결정화하는 단계, 결정화된 폴리실리콘층 상에 보호막을 형성하는 단계를 포함하는 폴리실리콘층 상에 보호막이 형성된 투명 기판의 제공 방법이다.As a technical means for achieving the object of the present invention, an aspect of the present invention is a method for providing a transparent substrate having a protective film formed on the crystallized polysilicon layer, forming an amorphous silicon thin film on the transparent substrate, amorphous A method of providing a transparent substrate having a protective film formed on a polysilicon layer comprising crystallizing a part or the whole of a silicon thin film, and forming a protective film on the crystallized polysilicon layer.
본 발명의 다른 태양은 폴리실리콘층 및 보호막이 형성된 기판을 이용하여 폴리실리콘 활성층 패턴 방법에 있어서, 보호막의 두께 일부분 또는 전체를 전면식각하여 게이트 절연층의 두께 이하를 갖도록 하는 단계 및 전면 식각후 잔류한 구조물을 패터닝하여 활성층을 형성하는 단계를 포함하는 폴리실리콘 활성층 패턴 방법을 제공한다.According to another aspect of the present invention, in a polysilicon active layer pattern method using a substrate on which a polysilicon layer and a protective film are formed, a partial or full thickness of the protective film is etched to have a thickness less than or equal to the thickness of the gate insulating layer and remaining after the front etch. It provides a polysilicon active layer pattern method comprising the step of patterning a structure to form an active layer.
본 발명의 또다른 태양은 폴리실리콘층의 활성층이 형성된 기판을 이용하여 폴리실리콘 박막 트랜지스터 제조 방법에 있어서, 소정 두께를 갖는 게이트 절연막을 형성하되, 보호막 식각 단계에서 잔류한 상기 보호막 전체를 게이트 절연막으로 이용하거나, 잔류한 상기 보호막과 함께 게이트 절연막을 추가로 형성하여 게이트 절연막으로 이용하거나, 잔류한 보호막이 없는 경우 절연막을 형성하여 게이트 절연막으로 이용하는 단계, 게이트 절연막 상부에 게이트 전극을 형성하는 단계, 게이트 전극을 마스크로 이온 도핑하여, 상기 활성층의 소정 부위를 소오스/드레인으로 형성하는 단계, 게이트 전극 상에 층간 절연층을 형성하고 패터닝하여 컨택을 형성하는 단계 및 상기 컨택과 상기 층간절연층 상에 금속층을 형성하는 단계를 포함하는 폴리실리콘 박막 트랜지스터 제조 방법을 제공한다.According to another aspect of the present invention, in a method of manufacturing a polysilicon thin film transistor using a substrate on which an active layer of a polysilicon layer is formed, a gate insulating film having a predetermined thickness is formed, and the entire protective film remaining in the protective film etching step is used as the gate insulating film. Or forming a gate insulating film together with the remaining protective film to form a gate insulating film, or forming an insulating film as a gate insulating film when there is no remaining protective film, forming a gate electrode on the gate insulating film, and forming a gate insulating film. Ion-doped an electrode with a mask to form a predetermined portion of the active layer as a source / drain; forming and patterning an interlayer insulating layer on a gate electrode; and forming a contact on the contact and the interlayer insulating layer Polysilicon comprising forming a Provided is a method of manufacturing a cone thin film transistor.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 또한, 본 실시예에서 언급된 절연층, 비정질 실리콘층, 금속층 등의 증착방법은 LPCVD, PECVD 등의 가능하고, 막의 종류에 따라서는 스퍼터링등의 방법도 가능함은 당연하다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments are provided to those skilled in the art to fully understand the present invention, and may be modified in various forms, and the scope of the present invention is limited to the embodiments described below. It doesn't happen. Like numbers refer to like elements in the figures. In addition, the deposition method of the insulating layer, the amorphous silicon layer, the metal layer and the like mentioned in this embodiment can be LPCVD, PECVD, or the like, and it is natural that a method such as sputtering can be possible depending on the type of film.
(폴리실리콘층 상에 보호막이 형성된 투명 기판의 제공 방법)(Method of providing a transparent substrate having a protective film formed on a polysilicon layer)
도 1은 본 발명의 바람직한 실시예에 따른 투명 기판의 제공 방법을 도시한 도면이다.1 is a view showing a method of providing a transparent substrate according to a preferred embodiment of the present invention.
먼저, 투명 기판(10) 상에 버퍼층(20)을 형성한다. 투명 기판(10)은 특별히 한정되지 않고 다양하게 가능하며, 예를 들어, 유리 기판, 플라스틱 기판, 또는 플렉시블 기판이다. 다만, 본 발명의 기술적 사상은 투명 기판(10) 대신 당업자에게 공지된 반도체 기판을 이용할 수 있다.First, the buffer layer 20 is formed on the transparent substrate 10. The transparent substrate 10 is not particularly limited and can be variously used, for example, a glass substrate, a plastic substrate, or a flexible substrate. However, in the spirit of the present invention, a semiconductor substrate known to those skilled in the art may be used instead of the transparent substrate 10.
또한, 버퍼층(20)은 후속되는 공정에서 비정질 실리콘층(30)을 증착하고 이를 결정화하여 다결정실리콘의 활성층을 형성할 경우, 상기 투명기판(10)에 함유된 불순물에 의해 결정화된 실리콘이 오염되는 현상을 방지하는 역할을 한다.In addition, the buffer layer 20 is contaminated with silicon crystallized by impurities contained in the transparent substrate 10 when the amorphous silicon layer 30 is deposited and crystallized to form an active layer of polysilicon in a subsequent process. It prevents the phenomenon.
버퍼층(20)은 절연층으로 형성될 수 있으며, 예를 들어 실리콘 산화막, 실리콘 질화막 등 당업계에 알려진 절연 물질이 모두 채용가능하고 PECVD방법을 이용하여 증착할 수 있다. 버퍼층(20)의 두께는 예를 들어 1000 내지 10000Å이 가능하며, 바람직하게는 2000 내지 5000Å 이다.The buffer layer 20 may be formed of an insulating layer. For example, all insulating materials known in the art, such as a silicon oxide film and a silicon nitride film, may be employed and may be deposited using a PECVD method. The thickness of the buffer layer 20 may be, for example, 1000 to 10000 mm 3, and preferably 2000 to 5000 mm 3.
다음으로, 투명 기판(10)상에 비정질 실리콘층(30)을 형성한다. 상기 버퍼층상에 소스가스인 모노실레인(SiH4)을 아르곤(Ar)가스로 희석하여 PECVD방법을 이용하여 비정질실리콘층(30)을 형성시킨다. 바람직하게는, 이러한 비정질 실리콘층(30) 형성공정과 버퍼층(20) 형성공정은 연속 공정으로 진행할 수 있다.Next, an amorphous silicon layer 30 is formed on the transparent substrate 10. Monosilicon (SiH 4 ), which is a source gas, is diluted on the buffer layer with argon (Ar) gas to form an amorphous silicon layer 30 using PECVD. Preferably, the amorphous silicon layer 30 forming process and the buffer layer 20 forming process may be performed in a continuous process.
더욱 바람직하게는, PECVD 방법을 이용하여 연속공정으로 증착할 수도 있다. 비정질 실리콘층(30)의 두께는 예를 들어 300 내지 1000Å이 가능하며, 바람직하게는 약 500Å 이다.More preferably, it may be deposited in a continuous process using a PECVD method. The thickness of the amorphous silicon layer 30 may be, for example, 300 to 1000 mm 3, and preferably about 500 mm 3.
다음으로, 비정질 실리콘층(30)의 일부분 또는 전체를 결정화한다. 결정화 방법은 예를 들어, 고상 결정 방법, 금속유도 결정화 방법 및 엑시머 레이저 어닐링법이 있으나, 이하에서는 레이져 어닐링 방법의 경우를 예로 들어 설명한다. 이 경우, "일부분 또는 전체"의 의미는 비정질 실리콘층(30)을 결정화하는 부위가 투명 기판(10)의 평면상의 일부 영역을 결정화 하는 경우, 전체 영역을 결정화하는 경우, 상기 투명 기판(10)의 단면상에서 비정질 실리콘층(30)의 일부 두께까지만 결정화되는 경우와 전체 영역이 결정화되는 경우를 모두 포함하는 것으로 이해되어야 한다. 이러한 결정화 단계는 비정질 실리콘층(30)의 형성공정 이후에 진공상태를 유지하면서 레이져 결정화 장비로 이동될 수 있도록, 클러스터(cluster) 형태로 구성되는 것이 바람직하다. 이런 구조로 구성되면, 버퍼층(20) 형성공정과 비정질실리콘층(30) 형성공정이 연속 공정으로 진행되고, 진공상태를 유지하면서 레이져결정화를 수행할 수 있게 된다.Next, part or all of the amorphous silicon layer 30 is crystallized. Crystallization methods include, for example, a solid phase crystallization method, a metal-induced crystallization method, and an excimer laser annealing method. Hereinafter, a laser annealing method will be described as an example. In this case, the term “partial or all” means that the portion that crystallizes the amorphous silicon layer 30 crystallizes a partial region on a plane of the transparent substrate 10, or when the entire region is crystallized, the transparent substrate 10. It should be understood that both the case of crystallizing up to a part of the thickness of the amorphous silicon layer 30 and the case in which the entire region is crystallized on the cross-section of the film. This crystallization step is preferably configured in the form of a cluster (cluster) to be moved to the laser crystallization equipment while maintaining a vacuum after the process of forming the amorphous silicon layer 30. With this structure, the buffer layer 20 forming process and the amorphous silicon layer 30 forming process proceed in a continuous process, and laser crystallization can be performed while maintaining a vacuum state.
한편, 상기의 폴리실리콘층(40)의 형성 방법은 특별하게는 비정질 실리콘과 비슷한 일명 에즈-데포지션(as-deposition)증착으로도 가능하다. 이와 같은 방법의 폴리실리콘 증착 조건의 일예를 비정질 실리콘 증착과 비교하여 표로 나타내면 다음과 같다.Meanwhile, the polysilicon layer 40 may be formed by, for example, as-deposition deposition, which is similar to amorphous silicon. An example of polysilicon deposition conditions of such a method is shown in a table comparing with amorphous silicon deposition as follows.
다음으로, 상기 결정화된 폴리실리콘층(40) 상에 보호막(50)을 형성한다.Next, a protective film 50 is formed on the crystallized polysilicon layer 40.
보호막(50)은 폴리실리콘층(40) 상에 접촉되게 형성되므로, 활성층인 폴리실리콘층(40)과 보호막(50)의 계면을 깨끗하게 유지하는 것이 필수적이다. 따라서, 바람직하게는, 전술한 바와 같이 PECVD와 레이져 어닐링 장비를 클러스터 형태로 구성된 구조를 이용하여 레이져 어닐링이 완료되고 난 후, 다시 진공 상태를 유지하며 PECVD 장비로 이동하여 보호막(50)을 증착한다. 이러한 과정에 의해, 비정질실리콘층 형성 단계, 상기 비정질 박막의 일부분 또는 전체를 결정화하는 단계 및 보호막을 형성하는 단계가 연속 공정으로 수행될 수 있다. 여기서, "연속공정"이라함은 진공 상태에서 대기중으로 투명 기판(10)이 노출되지 않은 상태로 연속하여 상술한 공정들이 진행되는 것을 의미한다.Since the passivation layer 50 is formed to be in contact with the polysilicon layer 40, it is essential to keep the interface between the active layer polysilicon layer 40 and the passivation layer 50 clean. Therefore, preferably, after the laser annealing is completed by using the PECVD and the laser annealing equipment in the form of a cluster as described above, the protective film 50 is deposited by moving to the PECVD equipment while maintaining the vacuum state again. . By this process, an amorphous silicon layer forming step, crystallizing a part or all of the amorphous thin film, and forming a protective film may be performed in a continuous process. Here, the "continuous process" means that the above-described processes are continuously performed in a state where the transparent substrate 10 is not exposed to the atmosphere in a vacuum state.
이러한 보호막(50)은 실리콘 산화막, 실리콘 질화막 등 당업계에 알려진 절연 물질이 모두 채용가능하고 PECVD방법을 이용하여 증착할 수 있다. 다만, 버퍼층(20)과는 동일한 물질일 수도 있고, 다른 물질일 수도 있음은 당연하다. 보호막(50)의 두께는 예를 들어 50Å 내지 수㎛ 까지 다양한 두께를 선택할 수 있다.The protective film 50 may employ all of insulating materials known in the art, such as a silicon oxide film and a silicon nitride film, and may be deposited using a PECVD method. However, the material may be the same as or different from that of the buffer layer 20. The thickness of the protective film 50 may be selected from various thicknesses, for example, from 50 kPa to several micrometers.
이와 같은 보호막(50)의 두께는 후단 공정의 종류, 방법, 보호막 형성의 중점적 목적 등에 따라서 다양하게 변형 가능하다.The thickness of the protective film 50 can be variously modified depending on the kind, method, and main purpose of forming the protective film.
한편, 결정화후 기판이 대기중에 노출되지 않고 보호막(50)이 형성되며, 이 보호막(50)의 일부 또는 전부를 게이트 절연막으로 이용하는 경우, 폴리실리콘층(40)과 보호막(게이트 절연층)의 계면에 대한 세정공정이 대폭적으로 간소화된다.On the other hand, after the crystallization, the substrate is not exposed to the air and a protective film 50 is formed. When a part or all of the protective film 50 is used as the gate insulating film, the interface between the polysilicon layer 40 and the protective film (gate insulating layer) The cleaning process for is greatly simplified.
즉, 종래에는 활성층과 게이트 절연층의 계면을 HF 등을 이용하여 세정하는 것이 필수적이었지만, 상술한 본 실시예에 있어서는 이러한 세정공정을 이용하지 않고서도 우수한 계면특성을 갖도록 할 수 있다.That is, in the prior art, it was essential to clean the interface between the active layer and the gate insulating layer using HF or the like, but in the above-described embodiment, it is possible to have excellent interface characteristics without using such a cleaning process.
이와 같이 제조된, 폴리실리콘층 상에 보호막이 형성된 투명 기판은 공정중에 장기 정체를 시키는 경우에도 그 특성이 보장될 수 있으며, 또한, 후단 공정의 진행까지의 지체 시간에 관계없는 일정한 특성을 나타낼 수 있다. 공정의 안정성에도 현저한 효과가 있다.As described above, the transparent substrate having the protective film formed on the polysilicon layer may be guaranteed even when long-term stagnation occurs in the process, and may also exhibit a constant characteristic regardless of the delay time until the progress of the subsequent process. have. There is also a remarkable effect on the stability of the process.
이러한 폴리실리콘층상에 보호막이 형성된 투명 기판을 제공방법을 실제로 구현함에 있어서는 이러한 형태로 포장하여 외부로 반출하거나, 판매할 수도 있다.In actual implementation of the method of providing a transparent substrate having a protective film formed on the polysilicon layer, it may be packaged in such a form and then carried out or sold.
상기 투명기판을 이용하여 LCD, OLED 등의 소자를 형성하기 위해서는 폴리실리콘층 및 상기 보호막을 이용하여 활성층을 형성하여야 한다. 이하에서는, 폴리실리콘층 및 보호막이 형성된 기판을 이용하여 폴리실리콘 활성층을 형성하는 방법을 자세히 설명한다.In order to form a device such as an LCD or an OLED using the transparent substrate, an active layer should be formed using a polysilicon layer and the protective layer. Hereinafter, a method of forming the polysilicon active layer using the substrate on which the polysilicon layer and the protective film are formed will be described in detail.
(폴리실리콘 활성층 형성 방법)(Polysilicon Active Layer Formation Method)
이하, 도 2를 참조하여 폴리실리콘층(40) 및 보호막(50)이 형성된 투명기판(10)을 이용하여 폴리실리콘 활성층을 형성하는 방법을 상세히 설명한다.Hereinafter, a method of forming the polysilicon active layer using the transparent substrate 10 having the polysilicon layer 40 and the protective layer 50 formed thereon will be described in detail with reference to FIG. 2.
먼저, 폴리실리콘층(40)상의 보호막(50)의 일부분 또는 전체를 식각한다.First, part or all of the protective film 50 on the polysilicon layer 40 is etched.
즉, 전술한 바와 같이 결정화된 폴리실리콘층(40)을 보호하기 위한 보호막(50)이 부분적으로 또는 전체적으로 게이트 절연층으로 형성될 수 있다는 의미이다.That is, it means that the protective film 50 for protecting the polysilicon layer 40 crystallized as described above may be partially or wholly formed of the gate insulating layer.
예를 틀어, 보호막이 2000Å으로 형성된 경우, 게이트 절연층을 1000Å으로 형성하고자 한다면(게이트 절연막의 두께는 예를 들어 500 내지 2000Å이 가능하며, 바람직하게는 약 1000Å 이다), 보호막(50)의 전체를 식각하고, 활성층이 될 폴리실리콘층(40)의 소정부위를 식각한다. 또한, 보호막이 2000Å으로 형성된 경우, 게이트 절연층을 1000Å으로 형성할 수 있는 다른 경우는 보호막을 500Å 두께만 남도록 전면 식각하고, 활성층이 될 폴리실리콘층(40)의 소정부위를 식각할 때, 보호막(50)과 폴리실리콘층 (40)을 함께 식각할 수도 있다.For example, in the case where the protective film is formed at 2000 GPa, if the gate insulating layer is to be formed at 1000 GPa (the thickness of the gate insulating film may be, for example, 500 to 2000 GPa, preferably about 1000 GPa), the entire protective film 50 Is etched, and a predetermined portion of the polysilicon layer 40 to be the active layer is etched. In addition, in the case where the protective film is formed to be 2000 mu m, the gate insulating layer may be formed to be 1000 mu m. In other cases, the protective layer may be etched entirely so that only 500 mu m thickness is left, and when the predetermined portion of the polysilicon layer 40 to be the active layer is etched. 50 and the polysilicon layer 40 may be etched together.
다만, 상술한 두께의 경우는 예를 들어 설명한 것으로, 보호막(50)의 두께 일부분 또는 전체를 전면식각하여 형성하고자 하는 게이트 절연층 이하의 두께가 되도록 보호막(50)을 잔류시킬 수 있음은 당연하다(도 2에 도시된 도면에 의하면, 보호막(50)이 잔류하여 그 일부가 게이트 절연막으로 이용되는 경우를 도시하고 있다). 그 후, 잔류한 구조물을 패터닝하여 활성층을 형성한다. 따라서, 상기 구조물의 최상위층은 보호막(50)일 수도 있고, 폴리실리콘층(40)일 수도 있다.However, in the case of the above-described thickness, for example, the protective film 50 may be left to have a thickness less than or equal to a gate insulating layer to be formed by etching the entire portion or the entire thickness of the protective film 50. (The figure shown in FIG. 2 shows the case where the protective film 50 remains and a part thereof is used as the gate insulating film.) Thereafter, the remaining structure is patterned to form an active layer. Therefore, the top layer of the structure may be a protective film 50, or may be a polysilicon layer 40.
(폴리실리콘 박막 트랜지스터 제조 방법)(Polysilicon Thin Film Transistor Manufacturing Method)
이하, 도 3을 참조하여 폴리실리콘 활성층이 형성된 투명기판(10)을 이용하여 폴리실리콘 박막트랜지스터를 제조하는 방법을 상세히 설명한다.Hereinafter, a method of manufacturing a polysilicon thin film transistor using the transparent substrate 10 on which the polysilicon active layer is formed will be described in detail with reference to FIG. 3.
폴리실리콘 활성층이 형성되면, 소정 두께를 갖는 게이트 절연막을 형성하기 위하여, 보호막(50) 식각 단계에서 잔류한 폴리실리콘 활성층 상의 보호막(50) 전체를 게이트 절연막으로 이용하거나, 잔류한 보호막(50)과 추가로 형성된 게이트 절연막을 게이트 절연막으로 이용하거나, 추가로 형성된 절연막만으로 게이트 절연막을 형성할 수 있다. 예를 들어, 게이트 절연막의 두께는 통상 500 내지 2000Å이다.When the polysilicon active layer is formed, in order to form a gate insulating film having a predetermined thickness, the entire protective film 50 on the polysilicon active layer remaining in the protective film 50 etching step is used as the gate insulating film, or the remaining protective film 50 and The additionally formed gate insulating film may be used as the gate insulating film, or the gate insulating film may be formed only by the additionally formed insulating film. For example, the thickness of a gate insulating film is 500-2000 kPa normally.
이 경우, 보호막(50)과 새로 형성되는 게이트 절연막(60)은 서로 동일 물질로 형성될 수도 있고, 다른 물질로 형성될 수도 있다. 예를 들어, 보호막(50)을 실리콘 산화막으로 형성하고 게이트 절연막(60)을 실리콘 산화막으로 형성하는 경우, 보호막(50)을 실리콘 산화막으로 형성하고 게이트 절연막(60)을 실리콘 질화막으로 형성하는 경우 등 다양한 변형이 가능하다.In this case, the passivation layer 50 and the newly formed gate insulating layer 60 may be formed of the same material or different materials. For example, when the protective film 50 is formed of a silicon oxide film and the gate insulating film 60 is formed of a silicon oxide film, the protective film 50 is formed of a silicon oxide film, and the gate insulating film 60 is formed of a silicon nitride film, or the like. Various variations are possible.
다음으로, 게이트 절연막(60) 상부에 게이트 전극(70)을 형성한다. 그리고, 상기 게이트 전극(70)을 마스크로 n+ 또는 p+이온을 도핑하여, 상기 활성층의 소정 부위를 소오스/드레인으로 형성한다. 게이트 전극(70)의 두께는 예를들어 1500 내지 4000Å이 가능하며, 바람직하게는 약 3000Å 이다.Next, the gate electrode 70 is formed on the gate insulating film 60. The gate electrode 70 is doped with n + or p + ions as a mask to form a predetermined portion of the active layer as a source / drain. The thickness of the gate electrode 70 may be, for example, 1500 to 4000 kPa, preferably about 3000 kPa.
다음으로, 게이트 전극(70) 상에 층간 절연층(80)을 형성하고 패터닝하여 컨택(90)을 형성하고, 그 후 컨택(90)을 통해서 활성층의 상기 소오스 또는 드레인이데이터 라인에 접속되도록 금속층(100)을 증착하고 패터닝하다. 층간절연층(80)의 두께는 예를 들어 2000 내지 8000Å이 가능하다.Next, an interlayer insulating layer 80 is formed and patterned on the gate electrode 70 to form a contact 90, and then a metal layer such that the source or drain of the active layer is connected to the data line through the contact 90. Deposit and pattern 100. The thickness of the interlayer insulating layer 80 may be, for example, 2000 to 8000 kPa.
도 3에 도시한 일련의 공정을 통해서는 N형 또는 P형 폴리 실리콘 박막트랜지스터를 형성할 수도 있고, 본 실시예의 공지된 LDD(Lightly doped drain) 구조를 적용할 수도 있음은 당연하다. LDD 구조는 상술한 게이트 전극(70)을 도핑 마스크로 하여 저농도 도핑하고, 다음으로, 스페이서 공정 등을 이용하여 게이트 전극(70)의 양쪽 또는 한쪽에 도핑마스트의 역할을 할 수 있는 스페이스 또는 포토 레지스트 등을 형성하고, 이를 마스크로 고농도 도핑을 한 후, 상술한 바와 같은 소오스 또는 드레인 전극을 형성하여 LDD 구조를 완성한다.It is natural that an N-type or P-type polysilicon thin film transistor may be formed through a series of processes shown in FIG. 3, and a known lightly doped drain (LDD) structure of the present embodiment may be applied. The LDD structure has a low concentration doping using the above-described gate electrode 70 as a doping mask, and then a space or photoresist capable of acting as a doping mast on both or one side of the gate electrode 70 by using a spacer process or the like. And the like, and then heavily doped with a mask, the source or drain electrode as described above is formed to complete the LDD structure.
본 발명의 사상이나 범위로부터 이탈됨이 없이 본 발명의 다양한 변경이 가능해질 수 있다. 따라서, 본 발명에 따른 구현예에 대한 상기의 설명은 예시의 목적으로만 제공될 것이며, 첨부된 청구 범위 및, 그것의 등가물에 의해서 한정되는 본발명을 제한하기 위한 목적을 위해서 제공되는 것은 아니다.Various changes may be made in the present invention without departing from the spirit or scope of the invention. Accordingly, the foregoing description of the embodiments according to the present invention will be provided for purposes of illustration only, and not for the purpose of limiting the invention as defined by the appended claims and their equivalents.
상술한 바와 같은 구성을 통하여, 결정화 공정 후 다음 공정 진행까지 기판을 상당 시간 방치하거나, 클린룸 외부로 반출하여야 하는 경우의 결정화된 폴리실리콘/게이트 절연막 계면을 깨끗하게 보호할 수 있는 효과가 있다.Through the above-described configuration, there is an effect that the crystallized polysilicon / gate insulating film interface can be cleanly protected when the substrate is left for a considerable time after the crystallization process and proceeds to the next process or to be carried out to the outside of the clean room.
Claims (11)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020026315A KR20020060113A (en) | 2002-05-13 | 2002-05-13 | Method for providing transparent substrate having protection layer on crystalized polysilicon layer, method for forming polysilicon active layer thereof and method for manufacturing polysilicon tft using the same |
| AU2003230330A AU2003230330A1 (en) | 2002-05-13 | 2003-05-12 | Method for providing transparent substrate having protection layer on crystalized polysilicon layer, method for forming polysilicon active layer thereof and method for manufacturing polysilicon tft using the same |
| PCT/KR2003/000935 WO2003096110A1 (en) | 2002-05-13 | 2003-05-12 | Method for providing transparent substrate having protection layer on crystalized polysilicon layer, method for forming polysilicon active layer thereof and method for manufacturing polysilicon tft using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020026315A KR20020060113A (en) | 2002-05-13 | 2002-05-13 | Method for providing transparent substrate having protection layer on crystalized polysilicon layer, method for forming polysilicon active layer thereof and method for manufacturing polysilicon tft using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020060113A true KR20020060113A (en) | 2002-07-16 |
Family
ID=27726291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020026315A KR20020060113A (en) | 2002-05-13 | 2002-05-13 | Method for providing transparent substrate having protection layer on crystalized polysilicon layer, method for forming polysilicon active layer thereof and method for manufacturing polysilicon tft using the same |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR20020060113A (en) |
| AU (1) | AU2003230330A1 (en) |
| WO (1) | WO2003096110A1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528021B2 (en) | 2004-09-16 | 2009-05-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| KR100973800B1 (en) * | 2003-03-03 | 2010-08-03 | 삼성전자주식회사 | Manufacturing method of Thin film transistor array panel |
| KR100988084B1 (en) * | 2003-06-07 | 2010-10-18 | 삼성전자주식회사 | Method for manufacturing thin film transistor |
| KR101007244B1 (en) * | 2008-04-10 | 2011-01-13 | 주식회사 비아트론 | The Method for Manufacturing Thin Film Transistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156106A (en) * | 1984-12-28 | 1986-07-15 | Sanyo Electric Co Ltd | Substrate for liquid crystal display |
| JPH11298003A (en) * | 1998-04-07 | 1999-10-29 | Toshiba Corp | Manufacture of active matrix substrate for liquid crystal display device and manufacture thereof |
| JP4769997B2 (en) * | 2000-04-06 | 2011-09-07 | ソニー株式会社 | THIN FILM TRANSISTOR AND ITS MANUFACTURING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY DEVICE MANUFACTURING METHOD, ORGANIC EL DEVICE, AND ORGANIC EL DEVICE MANUFACTURING METHOD |
-
2002
- 2002-05-13 KR KR1020020026315A patent/KR20020060113A/en not_active Application Discontinuation
-
2003
- 2003-05-12 AU AU2003230330A patent/AU2003230330A1/en not_active Abandoned
- 2003-05-12 WO PCT/KR2003/000935 patent/WO2003096110A1/en not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973800B1 (en) * | 2003-03-03 | 2010-08-03 | 삼성전자주식회사 | Manufacturing method of Thin film transistor array panel |
| KR100988084B1 (en) * | 2003-06-07 | 2010-10-18 | 삼성전자주식회사 | Method for manufacturing thin film transistor |
| US7528021B2 (en) | 2004-09-16 | 2009-05-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| US7803672B2 (en) | 2004-09-16 | 2010-09-28 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| KR101007244B1 (en) * | 2008-04-10 | 2011-01-13 | 주식회사 비아트론 | The Method for Manufacturing Thin Film Transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003230330A1 (en) | 2003-11-11 |
| WO2003096110A1 (en) | 2003-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211536B1 (en) | Semiconductor device having improved crystal orientation | |
| JP4026182B2 (en) | Semiconductor device manufacturing method and electronic device manufacturing method | |
| US6916690B2 (en) | Method of fabricating polysilicon film | |
| US6376290B1 (en) | Method of forming a semiconductor thin film on a plastic substrate | |
| US5834071A (en) | Method for forming a thin film transistor | |
| US20060060848A1 (en) | Semiconductor device and method of fabricating a ltps film | |
| US6569720B2 (en) | Method for fabricating thin-film transistor | |
| CN100356506C (en) | Crystal mask, amorphous silicon crystallization method and method of manufacturing array base plate using same | |
| JPH01241862A (en) | Manufacture of display device | |
| TW200425221A (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| US6596572B1 (en) | Method of fabricating a thin-film transistor having a plurality of island-like regions | |
| JP2002164283A (en) | Method of forming polycrystalline semiconductor film | |
| US7682950B2 (en) | Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method | |
| KR100282233B1 (en) | Thin film transistor and its manufacturing method | |
| KR100782769B1 (en) | Align key, method of forming align key and laser crystalization method using the same | |
| KR20020060113A (en) | Method for providing transparent substrate having protection layer on crystalized polysilicon layer, method for forming polysilicon active layer thereof and method for manufacturing polysilicon tft using the same | |
| US6972246B2 (en) | Method for manufacturing an oriented crystalline semiconductor using a pulsed laser | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| JPH09139502A (en) | Semiconductor device and its manufacture | |
| KR100709282B1 (en) | The manafacturing method of the silicon thin film transistor | |
| KR100623687B1 (en) | Method for fabricating semiconductor device | |
| KR100749872B1 (en) | silicon thin film transistor and method for manufacturing the same | |
| KR20050045983A (en) | Optical mask for crystallization of amorphous silicon | |
| JPH08255915A (en) | Liquid crystal display | |
| JPH0982970A (en) | Unsingle crystal semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |