KR20020058586A

KR20020058586A - 메모리 소자에서의 ｘ１６의 동작을 ｘ４ 및 ｘ８동작으로 전환하는 방법

Info

Publication number: KR20020058586A
Application number: KR1020000086699A
Authority: KR
Inventors: 신보현
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-12-30
Filing date: 2000-12-30
Publication date: 2002-07-12
Also published as: KR100370140B1

Abstract

본 발명은 MUX 구조를 간소화한 메모리 소자에서의 X16의 동작을 X4/ X8의 동작으로 전환하는 방법에 관한 것으로, X16의 동작시 각각의 DQ1 ∼ DQ16 단자에 순차 입력되는 글로벌 데이터 D[0]내지 D[15]를, X4의 동작으로 전환시에는, D[0] ∼ D[3]을 제 1 MUX에, D[4] ∼ D[7]을 제 2 MUX에, D[8] ∼ D[11]을 제 3 MUX에, D[12] ∼ D[15]를 제 4 MUX에 거치도록 하여 각각 D1, D2, D3, D4를 선택하여, 각각 DQ2, DQ6, DQ9, DQ13 단자로 출력하고, X8의 동작으로 전환시에는, D[0], D[1]은 제 5 MUX에, D[4], D[5]는 제 6 MUX에, D[10], D[11]은 제 7 MUX에, D[14], D[15]는 제 8 MUX에 거치도록 하여 각각 D5, D6, D7, D8를 선택하여 각각 DQ0, DQ4, DQ11, DQ15 단자로 출력하고, 이들 데이터를 제외한 다른 데이터들은 상기 제 1, 제 2, 제 3, 제 4 MUX의 선택에 의해 출력되고, 이들 출력 신호 D1 ∼ D4는 상기 각각의 DQ 단자로 출력되는 것을 특징으로 한다.

Description

메모리 소자에서의 Ｘ１６의 동작을 Ｘ４ 및 Ｘ８ 동작으로 전환하는 방법{ Method for Transition X16 to X4 and X8 of Same Memory}

본 발명은 메모리 소자에 관한 것으로 특히, MUX 구조를 간소화한 메모리 소자에서의 X16의 동작을 X4/ X8의 동작으로 전환하는 방법에 관한 것이다.

메모리 소자(Memory Device)란, 밖의 데이터를 써넣은(write) 뒤 일정 기간 후(store)에 다시 데이터를 읽어볼(read) 수 있는 소자이다.

따라서, 메모리 소자는 외부의 신호를 메모리 소자 내에 쓰거나, 내부의 신호를 외부에 쓰기 위해서는, 외부와 연결시킬 핀이 필요하다. 필수적으로 데이터 입력 핀, 데이터 출력 핀과, 읽기(read)/쓰기(write)를 결정하는 핀, 주소(address)를 인가받는 핀이 필요하다. 상기 데이터 입출력 핀은 패키징의 편리를 위해서 공유하여 쓴다.

일반적으로 메모리 소자는, 몇 비트의 데이터로 입출력되는가에 따라 표현된다. 16M DRAM을 예로 들면, 16M X 1, 4M X 4, 2M X 8, 1M X 16 와 같이 표현되듯이,[A]X W로 표시된다. 여기서 [A]는 주소(Address)에 의해 선택되는 메모리의 개수를 뜻하며, W는 한 번지에 몇 비트의 데이터가 존재하는가 나타낸다. 즉 동시에 읽혀지거나 쓰여지는 데이터 양(data_width)을 나타낸다.

위와 같이, 동일 메모리 소자로서, 같은 용량을 가지고 있으면서도 한 번지에 전송하는 데이터 양(data_width)에 따라, 여러 동작을 수행할 수 있다.

이하, 첨부된 도면을 참조하여, 종래의 메모리 소자내 X 16의 동작을 X4 및 X8의 동작으로 전환되는 방법에 대해 설명하면, 다음과 같다.

도 1은 종래의 X16의 동작을 X4 동작으로 전환시의 입출력 데이터 먹싱법을 나타낸 블럭도이다.

도 2는 종래의 X16의 동작을 X4 동작으로 전환시의 패키지 핀 연결을 나타낸 그림이다.

도 3은 종래의 X16의 동작을 X8 동작으로 전환시의 입출력 데이터 먹싱법을 나타낸 블록도이다.

도 4는 종래의 X16의 동작을 X8 동작으로 전환시의 패키지 핀 연결을 나타낸 그림이다.

도 5는 종래의 X16의 동작을 X4 및 X8의 동작으로 전환시의 MUX 구조를 나타낸 블록도이다.

X16의 동작시 들어오는 데이터는 D[0] 내지 D[15]로 16비트의 데이터 라인이다.

우선, 도 1과 같이 X16의 동작이 X4의 동작으로 전환할 때를 살펴보면, 4개의 MUX를 사용하고, 상기 MUX에서 각각 한 개씩 데이터를 선택하여 메모리 소자의 각각의 DQ 단자에 입력한다.

도 1과 같이, 제 1 MUX는 D[0], D[1], D[14], D[15]를 받아, 하나를 선택하여 이를 D1라 하여 출력하고, 제 2 MUX는 D[4], D[5], D[10], D[11]을 받아 하나를 선택하여 이를 D2라 하여 출력하고, 제 3 MUX는 D[6], D[7], D[8], D[9]를 받아 하나를 선택하여 이를 D3라 하여 출력하고, 제 4 MUX는 D[2], D[3], D[12], D[13]을 받아 하나를 선택하여 이를 D4라 하여 출력한다.

도 2와 같이 상기 제 1, 제 2, 제 3, 제 4 MUX를 통하여 출력되는 D1, D2, D3, D4는 각각 메모리 소자 내의 DQ2, DQ6, DQ9, DQ13으로 들어가 데이터 입출력 기능을 수행하게 된다.

도 2의 DQ 단자로 입력되는 부위(DQ2, DQ6, DQ9, DQ13)는 동일 메모리 소자가 X4 동작으로 기설정되었을 때, 데이터 입출력되는 부위로 메모리 소자마다 고유의 사양으로 정해져 있다.

X4 동작으로 전환하였을 때 연결되지 않은 DQ 단자 12개는 일반적으로 NC(No Connection)로 처리한다.

둘째로, 도 3과 같이, X16의 동작이 X8의 동작으로 전환할 때를 살펴보면, 8개의 MUX를 사용하고, 상기 MUX에서 각각 한 개씩 데이터를 선택하여 메모리 소자의 각각의 DQ 단자에 입력한다.

도 3과 같이, 제 5 MUX는 D[0], D[15]를 받아, 하나를 선택하여 이를 D5라 하여 출력하고, 제 6 MUX는 D[2], D[13]을 받아, 하나를 선택하여 이를 D6라 하여 출력하고, 제 7 MUX는 D[4], D[11]을 받아, 하나를 선택하여 이를 D7라 하여 출력하고, 제 8 MUX는 D[6], D[9]를 받아, 하나를 선택하여 이를 D8라 하여 출력하고, 제 9 MUX는 D[7], D[8]을 받아, 하나를 선택하여 이를 D9라 하여 출력하고, 제 10MUX는 D[5], D[10]을 받아, 하나를 선택하여 이를 D10라 하여 출력하고, 제 11 MUX는 D[3], D[12]를 받아, 하나를 선택하여 이를 D11라 하여 출력하고, 제 12 MUX는 D[1], D[14]를 받아, 하나를 선택하여 이를 D12라 하여 출력한다.

도 4와 같이 상기 제 5, 제 6, 제 7, 제 8, 제 9, 제 10, 제 11, 제 12 MUX를 통하여 출력되는 D5, D6, D7, D8, D9, D10, D11, D12는 각각 메모리 소자 내의 DQ0, DQ2, DQ4, DQ6, DQ9, DQ11, DQ13, DQ15로 들어가 데이터 입출력 기능을 수행하게 된다.

도 4의 DQ 단자로 입력되는 부위(DQ0, DQ2, DQ4, DQ6, DQ9, DQ11, DQ13 DQ15)는 동일 메모리 소자가 X8 동작으로 기설정되었을 때, 데이터 입출력되는 부위로 메모리 소자마다 고유의 사양으로 정해져 있다.

X8 동작으로 전환하였을 때 연결되지 않은 DQ 단자 8개는 일반적으로 NC(No Connection)로 처리한다.

X4, X8의 동작에서 사용되어지는 DQ를 통해서 입출력되는 데이터는 인접한 데이터 가운데, MUX 회로를 통하여 하나의 데이터를 선별하여 입출력된다. 인접한 데이터란 X4의 경우는 인접한 4개의 DQ를 통해서 나가는 데이터, X8의 경우는 인접한 2개의 DQ를 통해서 나가는 데이터를 뜻한다. 이러한 데이터 선별은 도 1과 같은 데이터 패드 구조에 의해 정해져 있다.

도 5와 같이, 전송되는 데이터의 비트를 전환하는 메모리 소자는 각각의 해당 단자에, 각각의 MUX가 연결되어 있다.

DQ2, DQ6, DQ9, DQ13은 X4와 X8 동작을 위해 상기 MUX들과 중복 연결되어 있다.

그러나, 상기와 같은 종래의 메모리 소자에서의 X16의 동작을 X4 및 X8의 동작으로 전환하는 방법은 다음과 같은 문제점이 있다.

첫째로, 입출력되는 데이터 라인 측에서 나온 데이터 중 선택한 데이터를 DQ 단자에 입력하는 MUX가, 제 1 MUX부터 제 12 MUX까지, 모두 DQ 단자에 연결되어, DQ2, DQ6, DQ9, DQ13과 같은 단자는 중복 연결되어 이로 인해 과도 부하가 생기게 된다.

둘째로, X16의 동작을 X4의 동작으로 전환시에 필요한 MUX 구조와 X16의 동작을 X4의 동작으로 전환시에 필요한 MUX 구조를 서로 독립적으로 구성하기 때문에, MUX 사용에 대한 회로의 부담이 커진다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 MUX 구조를 보다 간소화한 메모리 소자에서의 X16의 동작을 X4 및 X8의 동작으로 전환하는 방법을 제공하는 데 그 목적이 있다.

도 1은 종래의 X16의 동작을 X4 동작으로 전환시의 입출력 데이터 먹싱법을 나타낸 블럭도

도 2는 종래의 X16의 동작을 X4 동작으로 전환시의 패키지 핀 연결을 나타낸 그림

도 3은 종래의 X16의 동작을 X8 동작으로 전환시의 입출력 데이터 먹싱법을 나타낸 블록도

도 4는 종래의 X16의 동작을 X8 동작으로 전환시의 패키지 핀 연결을 나타낸 그림

도 5는 종래의 X16의 동작을 X4 및 X8의 동작으로 전환시의 MUX 구조를 나타낸 블럭도

도 6은 본 발명의 X16의 동작을 X4 및 X8 동작으로 전환시의 글로벌 데이터 먹싱법을 나타낸 블록도

도 7은 본 발명의 X16의 동작을 X4 및 X8 동작으로 전환시의 패키지 핀 연결을 나타낸 그림

도 8은 본 발명의 X16의 동작을 X4 및 X8의 동작으로 전환시의 MUX 구조를나타낸 블럭도

도면의 주요 부분에 대한 부호 설명

DQi : 데이터 입출력 단자

상기와 같은 목적을 달성하기 위한 본 발명의 메모리 소자에서의 X16의 동작을 X4/ X8의 동작으로 전환하는 방법은, X16의 동작시 각각의 DQ1 ∼ DQ16 단자에 순차 입력되는 글로벌 데이터 D[0]내지 D[15]를, X4의 동작으로 전환시에는, D[0] ∼ D[3]을 제 1 MUX에, D[4] ∼ D[7]을 제 2 MUX에, D[8] ∼ D[11]을 제 3 MUX에, D[12] ∼ D[15]를 제 4 MUX에 거치도록 하여 각각 D1, D2, D3, D4를 선택하여, 각각 DQ2, DQ6, DQ9, DQ13 단자로 출력하고, X8의 동작으로 전환시에는, D[0], D[1]은 제 5 MUX에, D[4], D[5]는 제 6 MUX에, D[10], D[11]은 제 7 MUX에, D[14], D[15]는 제 8 MUX에 거치도록 하여 각각 D5, D6, D7, D8를 선택하여 각각 DQ0, DQ4, DQ11, DQ15 단자로 출력하고, 이들 데이터를 제외한 다른 데이터들은 상기 제 1, 제 2, 제 3, 제 4 MUX의 선택에 의해 출력되고, 이들 출력 신호 D1 ∼ D4는 상기 각각의 DQ 단자로 출력되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 디램의 데이터 먹싱 방법을 설명하면 다음과 같다.

도 6은 본 발명의 X16의 동작을 X4 및 X8 동작으로 전환시의 글로벌 데이터 먹싱법을 나타낸 블록도이다.

도 7은 본 발명의 X16의 동작을 X4 및 X8 동작으로 전환시의 패키지 핀 연결을 나타낸 그림이다.

도 8은 본 발명의 X16의 동작을 X4 및 X8의 동작으로 전환시의 MUX 구조를 나타낸 블록도이다.

X16의 동작시 들어오는 데이터는 D[0] 내지 D[15]로 16비트의 데이터 라인이다

본 발명의 메모리 소자에서의 X16의 동작을 X4의 동작으로 전환시에는 4개의 MUX를 사용하고, X8의 동작으로 전환시에는 상기 X4의 동작시 사용한 4개의 MUX와 별도로 4개의 MUX를 사용하여 메모리 소자 DQ 단자에 입출력 데이터를 전송한다. 이때 DQ 단자는 제 1내지 제 8MUX의 출력이 각각 연결되므로, 중복 연결되지 않는다.

먼저, X16의 동작을 X4의 동작으로 전환시의 MUX 구조를 살펴보면, 도 6과 같이, 들어오는 데이터를 차례로, D[0] 내지 D[3]은 제 1 MUX로, D[4] 내지 D[7]은 제 2 MUX로, D[8] 내지 D[11]은 제 3 MUX로, D[12]내지 D[15]는 제 4 MUX로 입력하며, 각각 D1, D2, D3, D4를 출력한다.

제 1 내지 제 4MUX에서 출력한 D1, D2, D3, D4는 원래의 X4동작시의 연결단자의 DQ2, DQ6, DQ9, DQ13에 차례로 연결된다.

둘째로, X16의 동작을 X8의 동작으로 전환시의 MUX 구조를 살펴보면, 상기 X4의 동작시 사용한 제 1내지 제 4 MUX의 출력을 그대로 DQ 단자에 입력하고, 4개의 MUX를 추가하는 데, 그 연결은 다음과 같다.

D[0]내지 D[15]의 데이터 라인에서, D[0]과 D[1]을 제 5 MUX로, D[4], D[5]를 제 6 MUX로, D[10], D[11]을 제 7 MUX로, D[14], D[15]을 제 8 MUX로 입력하여, 각각 D5, D6, D7, D8을 출력한다.

상기 X8의 동작시 X4의 동작에서 사용한 제 1내지 제 4 MUX 공용시, 각 MUX에서 먹싱방법은 도 6과 같이, 굵은 선으로 표시된 부분만을 먹싱한다. 즉, 제 1 MUX에서는 D[2], D[3]에, 제 2 MUX에서는 D[6],D[7]에, 제 3 MUX에서는 D[8],D[9]에, 제 4 MUX에서는 D[12], D[13]에 들어온 데이터를 먹싱한다.

위와 같은 제 1내지 제 8 MUX에서 먹싱작업이 끝난 후에는 도 7과 같이, 각각의 MUX에서의 출력 D1 내지 D8은, 차례로, DQ2, DQ6, DQ9, DQ13, DQ0, DQ4, DQ11, DQ15로 들어간다.

도 8과 같이, 상기 DQ 단자는 X16의 동작을 X4 및 X8의 동작으로 전환시 8개의 MUX의 출력은 상기와 같이 중복되지 않고 연결된다.

상기와 같은 본 발명의 메모리 소자에서의 X16의 동작을 X4 및 X8의 동작으로 전환하는 방법은 다음과 같은 효과가 있다.

첫째로, X16의 동작을 X8의 동작으로 전환시에, X16의 동작을 X4의 동작으로 전환시에 사용한 MUX를 공용하여 MUX 수를 줄이고, 데이터 라인 X4의 동작과 X8의 동작에 공통적으로 사용되어, 회로 전체적인 부하를 줄이고, 전송 속도를 향상시킬 수 있다,

둘째로, X16의 동작을 X4 및 X8의 동작으로 전환시에, MUX 구조를 통해 연결되는 DQ 단자의 라인을 줄여, 연결시마다 사용되는 트랜지스터 개수를 줄일 수 있다. 또한, 보다 간편한 회로구성이 가능하여, 집적도를 높일 수 있다.

Claims

X16의 동작시 각각의 DQ1 ∼ DQ16 단자에 순차 입력되는 글로벌 데이터 D[0]내지 D[15]를,

X4의 동작으로 전환시에는,

D[0] ∼ D[3]을 제 1 MUX에, D[4] ∼ D[7]을 제 2 MUX에, D[8] ∼ D[11]을 제 3 MUX에, D[12] ∼ D[15]를 제 4 MUX에 거치도록 하여 각각 D1, D2, D3, D4를 선택하여, 각각 DQ2, DQ6, DQ9, DQ13 단자로 출력하고,

X8의 동작으로 전환시에는,

D[0], D[1]은 제 5 MUX에, D[4], D[5]는 제 6 MUX에, D[10], D[11]은 제 7 MUX에, D[14], D[15]는 제 8 MUX에 거치도록 하여 각각 D5, D6, D7, D8를 선택하여 각각 DQ0, DQ4, DQ11, DQ15 단자로 출력하고, 이들 데이터를 제외한 다른 데이터들은 상기 제 1, 제 2, 제 3, 제 4 MUX의 선택에 의해 출력되고, 이들 출력 신호 D1 ∼ D4는 상기 각각의 DQ 단자로 출력되는 것을 특징으로 하는 메모리 소자에서의 X16의 동작을 X4 및 X8의 동작으로의 전환 방법.