KR20020057532A - Method of fabricating a structure of silicon wafer using wet etching - Google Patents

Method of fabricating a structure of silicon wafer using wet etching Download PDF

Info

Publication number
KR20020057532A
KR20020057532A KR1020010000616A KR20010000616A KR20020057532A KR 20020057532 A KR20020057532 A KR 20020057532A KR 1020010000616 A KR1020010000616 A KR 1020010000616A KR 20010000616 A KR20010000616 A KR 20010000616A KR 20020057532 A KR20020057532 A KR 20020057532A
Authority
KR
South Korea
Prior art keywords
etching
silicon wafer
pattern
etch
wet etching
Prior art date
Application number
KR1020010000616A
Other languages
Korean (ko)
Other versions
KR100414199B1 (en
Inventor
김덕봉
장우혁
조성제
김은지
김승균
Original Assignee
장우혁
주식회사 오랜텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장우혁, 주식회사 오랜텍 filed Critical 장우혁
Priority to KR10-2001-0000616A priority Critical patent/KR100414199B1/en
Publication of KR20020057532A publication Critical patent/KR20020057532A/en
Application granted granted Critical
Publication of KR100414199B1 publication Critical patent/KR100414199B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Micromachines (AREA)

Abstract

PURPOSE: A method for fabricating a structure of a silicon wafer by a wet etch method is provided to form a structure having complicated shape or various etch depths through a simple and inexpensive method, by using an etch barrier pattern which disappears just before the etch process is finished or at the time to finish the etch process. CONSTITUTION: The etch barrier pattern is formed in a predetermined region on an etch region of the silicon wafer so that the shape of the structure is varied and the (111) surface of the structure having a protruded convex corner is not corroded. The silicon wafer is exposed to an etch solution to etch the silicon wafer.

Description

습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법{Method of fabricating a structure of silicon wafer using wet etching}Method of fabricating a structure of silicon wafer using wet etching}

본 발명은 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법에 관한 것으로서, 식각 방지 패턴을 이용하여 복잡한 모양의 구조물을 용이하게 제조하고 다양한 식각 깊이를 갖는 구조물을 한번의 공정으로 제조할 수 있는 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a structure of a silicon wafer using wet etching, and to easily prepare a structure having a complex shape by using an etching prevention pattern, and to provide a wet etching method for manufacturing a structure having various etching depths in one process. It relates to a method for manufacturing a structure of a used silicon wafer.

실리콘은 그 전기적 특성으로 인하여 반도체 분야를 비롯한 각종 분야에서 기본적인 재료로 많이 이용되고 있다. 특히, 성장축이 100인 실리콘 웨이퍼의 (100)면과 (111)면의 식각 선택비를 이용하여 특수한 각을 가지는 식각면을 얻을 수 있는 실리콘 습식 식각을 이용하여 다양한 형상의 구조물을 형성할 수 있으므로, 최근 각광을 받고 있는 마이크로 머시닝(Micro Elecro-Mechanical Systems, MEMS)이나 광소자(Optic device)분야 등에서도 실리콘을 많이 이용하고 있다.Silicon is widely used as a basic material in various fields including the semiconductor field due to its electrical characteristics. In particular, various shapes of structures may be formed by using silicon wet etching, which may obtain an etching surface having a special angle by using an etching selectivity between (100) and (111) surfaces of a silicon wafer having a growth axis of 100. In recent years, the use of silicon is also widely used in the field of micro machining (Micro Elecro-Mechanical Systems, MEMS) and optical devices (Optic devices).

실리콘의 습식 식각은 식각 속도가 빠르고 식각 면의 표면조도(Ra)가 수 nm (10-9m) 까지 조절되며, 실리콘의 결정구조에서 기인하는 특수한 각도의 식각면을 형성할 수 있으므로 응용범위가 매우 넓고, 결정면 각각의 식각비를 이용하므로 단순한 직사각형 모양이나 깊은 깊이의 식각에 용이하다. 하지만, 복잡한 모양이나 다양한 깊이가 있는 구조물을 제작하기에는 그 공정이 매우 복잡하다. 일반적으로돌충출된 볼록 코너(Convex Corner)가 존재하는 구조물은 보상 패턴(Compensation Pattern)을 이용하여 형성하며, 여러 가지 깊이를 갖는 구조물은 여러 번의 반복되는 공정을 실행함으로써 형성하게 된다.The wet etching of silicon has a fast etching speed and the surface roughness (Ra) of the etching surface is controlled up to several nm (10 -9 m), and it is possible to form a special angle etching surface due to the crystal structure of silicon. It is very wide and uses the etch ratio of each crystal plane, so it is easy to etch a simple rectangular shape or deep depth. However, the process is very complicated to produce structures with complex shapes or varying depths. In general, a structure in which convex corners are formed is formed using a compensation pattern, and structures having various depths are formed by performing a plurality of repeated processes.

도 1은 종래 실리콘 웨이퍼의 습식 식각 진행 과정을 나타내는 개략도들로서, 도 1의 (a)는 식각 너비가 각각 다르도록 습식 식각한 것이고, 도 1의 (b)는 식각 깊이가 각각 다르도록 습식 식각한 것이다. 이때, 도 1 내지 도 7에서 식각된 바닥면은(100)면이고, 경사진 측면은 (111)면이며, 화살표는 공정의 진행을 나타낸다.1 is a schematic view showing a wet etching process of a conventional silicon wafer, (a) of Figure 1 is a wet etching so that the etch width is different, Figure 1 (b) is a wet etching so that each etching depth is different will be. In this case, the bottom surface etched in FIGS. 1 to 7 is a (100) plane, the inclined side is a (111) plane, and an arrow indicates the progress of the process.

실리콘 웨이퍼의 습식 식각은 실리콘 웨이퍼의 (100)면에 식각 마스크인 SiO2또는 SiNx 등을 증착한 다음 습식 식각을 위해 미리 설정된 너비만큼의 마스크를 제거한 후에, 실리콘 웨이퍼를 식각액에 노출시킴으로써 이루어진다.The wet etching of the silicon wafer is performed by depositing an etching mask, such as SiO 2 or SiNx, on the (100) surface of the silicon wafer, removing a mask having a predetermined width for wet etching, and then exposing the silicon wafer to an etchant.

도 1의 (a)를 참조하면, 실리콘 웨이퍼를 습식 식각하게 되면 (100)면은 빠른 속도로 식각이 되고, (111)면은 매우 느리게 식각되는 데 이 때, 실리콘 웨이퍼의 (100)면과 (111)면의 식각 속도는 약 수십에서 100배 정도의 차이가 발생하게 된다. 따라서, 식각 마스크가 적게 제거됨으로써 식각액에 대하여 노출이 적은 영역(A)에서는 (111)면으로 이루어진 식각면이 견고한 식각 중지(Etch-Stop)벽을 이루게 되어 V자 홈(V-groove)을 형성하므로 깊이 방향으로 계속해서 식각이 이루어지지 않고 있지만, 식각액의 노출이 많은 영역(B)에서는 (100)면의 식각으로 깊이 방향의 식각이 계속 이루어지고 있다.Referring to (a) of FIG. 1, when wet etching a silicon wafer, the (100) plane is etched at a high speed, and the (111) plane is etched very slowly. The etching rate of the (111) plane is about 10 to 100 times the difference occurs. Therefore, since the etching mask is removed less, in the region A having less exposure to the etching liquid, the etching surface consisting of the (111) plane forms a strong etching-stop wall to form a V-groove. Therefore, although etching is not continuously performed in the depth direction, etching in the depth direction is continuously performed by etching the (100) plane in the region B where the etchant is exposed.

도 1의 (b)를 참조하면, 여러 가지의 깊이를 갖도록 구조물을 형성하는 경우에는 식각 마스크의 식각 공정과 실리콘 웨이퍼의 식각 공정을 반복하여야 하며, 미도시 되었지만 통상 식각 방지막으로 사용되는 포토 레지스트 패턴 공정이 수 차례 반복 실행되게 된다.Referring to FIG. 1B, when the structure is formed to have various depths, the etching process of the etching mask and the etching process of the silicon wafer should be repeated. Although not shown, a photoresist pattern which is usually used as an etching prevention layer is illustrated. The process is run several times.

도 2는 실리콘 웨이퍼의 습식 식각으로 제조된 구조물에서 볼록 코너 및 오목(Concave Corner) 코너를 설명하기 위한 개략도이다.FIG. 2 is a schematic diagram for explaining convex corners and concave corner corners in a structure manufactured by wet etching of a silicon wafer. FIG.

도 2를 참조하면, (111)면으로 구성된 식각면들이 서로 교차함으로써 형성된 교차각이 위쪽에서 내려다보았을 경우에 90도를 이루는 코너(C)가 오목 코너이고, 교차각이 270도를 이루는 코너(D)가 볼록 코너이다.Referring to FIG. 2, when the crossing angles formed by the etch planes formed by the (111) planes cross each other are viewed from the top, the corner C, which is 90 degrees, is a concave corner, and the intersection angle is 270 degrees ( D) is a convex corner.

도 3은 도 2의 구조물을 제조하기 위한 습식 식각 공정을 실시하였을 경우에 볼록 코너 및 오목 코너에서의 식각되는 현상을 설명하기 위한 개략도들이다. 도 3에서 굵은 실선은 (111)면이고, 작은 정사각형은 (111)면에 존재하는 실리콘 원자이다.FIG. 3 is a schematic diagram for describing a phenomenon of etching at the convex corner and the concave corner when the wet etching process for manufacturing the structure of FIG. 2 is performed. In FIG. 3, the thick solid line is the (111) plane, and the small square is the silicon atom existing on the (111) plane.

도 3을 참조하면, 실리콘 웨이퍼의 (111)면에서는 도 3의 (a)와 같이 원자층이 하나씩 순서대로 식각되지 않고 도 3의 (b)와 같이 삐뚤어지면서 식각되는 킹크(Kink)가 나타나는데 그 이유는 원자가 붙거나, 반대로 떨어지는 증착과 식각의 메카니즘(Mechanism)에서 이론적으로 적은 에너지로 증착과 식각이 이루어지기 때문이다.Referring to FIG. 3, on the (111) plane of the silicon wafer, as shown in (a) of FIG. 3, an atomic layer is not etched one by one, but a kink etched while being skewed as shown in (b) of FIG. 3 appears. The reason is that deposition and etching are theoretically performed with less energy in the deposition and etching mechanisms where atoms are attached or vice versa.

도 3의 (c)를 참조하면, 오목 코너에서는 점선으로 표시된 킹크들을 연결한 새로운 결정면들이 생기기는 하지만, 식각이 진행되면서 계속적으로 (111)면의 식각 방지 효과를 받게 되어 (111)면의 교차의 의한 코너(C)는 계속해서 존재하고 있다.Referring to (c) of FIG. 3, in the concave corner, although new crystal planes are formed by connecting the kinks indicated by the dotted lines, the etching progresses continuously to prevent the (111) plane from being etched. The corner C by continually exists.

하지만 도 3의 (d)를 참조하면, 볼록 코너에서는 역시 킹크들을 연결한 점선으로 나타낸 새로운 결정면들이 생김으로써 빠른 속도로 식각이 진행되어 (111)면의 식각 방지벽을 계속적으로 잠식하고 있다. 즉 실리콘 구조물을 습식 식각할 때, 볼록 코너에서는 습식 식각이 진행이 되면서 의도하던 바와는 달리 식각액의 식각을 받아서 (111)면의 교차에 의한 코너(D)가 그 형체를 유지하지 못하는 문제점이 생긴다. 따라서, 볼록 코너를 원하는 모양대로 유지하기 위하여 일반적으로 식각 마스크에 보상 패턴을 추가적으로 형성하여 볼록 코너를 보강시키고 있다.However, referring to (d) of FIG. 3, in the convex corner, new crystal planes, which are also indicated by dotted lines connecting the kinks, are etched at a high speed to continuously erode the etch barrier of the (111) plane. That is, when wet etching a silicon structure, the wet etching proceeds in the convex corner, and thus the corner (D) due to the intersection of the (111) planes cannot be maintained due to the etching of the etchant unlike the intended. . Therefore, in order to maintain the convex corner in a desired shape, a compensation pattern is generally formed in the etching mask to reinforce the convex corner.

도 4는 보상 패턴을 형성시킨 다음에 습식 식각을 진행하였을 경우의 식각 진행 과정을 나타내는 개략도들이다.FIG. 4 is a schematic diagram illustrating an etching process when wet etching is performed after forming a compensation pattern.

도 4를 참조하면, 볼록 코너를 원하는 모양으로 유지하기 위해서 식각 마스크에 보상 패턴을 추가적으로 형성함으로써 볼록 코너를 보강하는 효과를 얻고 있다.Referring to FIG. 4, in order to maintain the convex corner in a desired shape, an effect of reinforcing the convex corner is obtained by additionally forming a compensation pattern on the etching mask.

하지만 보상 패턴을 이용하는 경우에, 구조물의 모델이 바뀌면 보상 패턴의 형태가 다르게 되므로 사전에 시뮬레이션을 통해 최적의 보상 패턴의 형태를 찾는 공정을 거쳐야 하며, 얻고자 하는 구조물의 모양이 복잡하거나 좁은 영역에서는 보상 패턴의 사용이 어렵게 된다.However, in the case of using the compensation pattern, since the shape of the compensation pattern is changed when the model of the structure is changed, it is necessary to go through the process of finding the optimal compensation pattern through simulation in advance. The use of compensation patterns becomes difficult.

특히, 도 1의 (b)와 같이 다양한 깊이를 가지는 복잡한 모양의 구조물을 제작하는 경우에도 역시 시뮬레이션을 이용하여 최적의 보상 패턴을 찾아야 하므로고가의 실리콘 웨이퍼 습식 식각 시뮬레이션 소프트웨어를 사용하여야 하며, 여러 번의 시행 착오를 거치게 되고, 식각 공정을 반복 실행하는 등의 문제점이 있다.In particular, even when fabricating a structure having a complex shape having various depths as shown in (b) of FIG. 1, an optimum compensation pattern must also be found by using simulation, and thus, expensive silicon wafer wet etching simulation software must be used. There is a problem such as undergoing trial and error, repeating the etching process.

따라서, 본 발명은 여러 가지 공정 또는 반복 공정을 거치지 않고 간단하고 저렴하게 복잡한 모양이나 다양한 식각 깊이를 갖는 구조물을 제조할 수 있는 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법을 제공하는 데 있다.Accordingly, the present invention provides a method for manufacturing a structure of a silicon wafer using wet etching, which can produce a structure having a complex shape or various etching depths simply and inexpensively without undergoing various processes or repetitive processes.

도 1은 종래 실리콘 웨이퍼의 습식 식각 진행 과정을 나타내는 개략도들;1 is a schematic view showing a wet etching process of a conventional silicon wafer;

도 2는 실리콘 웨이퍼의 습식 식각으로 제조된 구조물에서 볼록 코너 및 오목 코너를 설명하기 위한 개략도;2 is a schematic diagram illustrating convex and concave corners in structures fabricated by wet etching of a silicon wafer;

도 3은 도 2의 구조물을 제조하기 위한 습식 식각 공정을 실시하였을 경우에 볼록 코너 및 오목 코너에서의 식각되는 현상를 설명하기 위한 개략도들;3 is a schematic view for explaining a phenomenon of etching in the convex corner and concave corner when the wet etching process for manufacturing the structure of FIG.

도 4는 보상 패턴을 형성시킨 다음에 습식 식각을 진행하였을 경우의 식각 진행 과정을 나타내는 개략도들;4 is a schematic diagram illustrating an etching process when wet etching is performed after forming a compensation pattern;

도 5는 종래의 습식 식각 진행 과정과 본 발명에 의한 습식 식각 진행 과정을 비교한 개략도들;5 is a schematic view comparing a conventional wet etching process and a wet etching process according to the present invention;

도 6은 각각 다른 식각 깊이를 가지는 구조물을 제조하기 위하여 본 발명에 따른 식각 방지 패턴을 적용하는 일 예를 나타낸 개략도들; 및Figure 6 is a schematic diagram showing an example of applying an anti-etching pattern according to the present invention to produce a structure having a different etching depth, respectively; And

도 7은 종래의 습식 식각 공정에 의하여 제조된 구조물과 본 발명에 따른 습식 식각 공정에 의하여 제조된 구조물을 비교하기 위한 개략도들이다.7 is a schematic diagram for comparing a structure manufactured by a conventional wet etching process and a structure manufactured by a wet etching process according to the present invention.

상기 기술적 과제를 달성하기 위한 본 발명의 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법은, 구조물의 모양을 다양하게 하고, 돌출된 볼록 코너를 가지는 상기 구조물의 (111)면이 침식되는 것이 방지되도록 실리콘 웨이퍼의 식각될 영역 상의 소정영역에 식각 방지 패턴을 형성한 다음 상기 실리콘 웨이퍼를 식각액에 노출시킴으로써 상기 실리콘 웨이퍼를 식각하는 것을 특징으로 한다.In the method of manufacturing a structure of a silicon wafer using the wet etching of the present invention for achieving the above technical problem, the shape of the structure, the silicon so that the (111) surface of the structure having a protruding convex corner is prevented from being eroded The silicon wafer may be etched by forming an anti-etching pattern in a predetermined area on the region to be etched and then exposing the silicon wafer to an etchant.

이 때, 상기 식각 방지 패턴이 적어도 식각 공정 종료시까지는 소멸되도록 상기 식각 방지 패턴을 형성하는 것이 바람직하다.In this case, it is preferable to form the etch stop pattern so that the etch stop pattern disappears at least until the end of the etching process.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 5는 종래의 습식 식각 진행 과정과 본 발명에 의한 습식 식각 진행 과정을 비교한 개략도들로서, 도 5의 (a)는 식각 마스크만을 형성하여 습식 식각하였을경우의 식각 진행을 나타낸 개략도들이고, 도 5의 (b)는 식각 방지 패턴을 형성한 다음 습식 식각 하였을 경우의 식각 진행을 나타낸 개략도들이다.FIG. 5 is a schematic view comparing a conventional wet etching process and a wet etching process according to the present invention. FIG. 5A is a schematic diagram illustrating an etching process when wet etching is performed by forming only an etching mask, and FIG. 5. (B) is schematic diagrams showing the etching progress when the etching prevention pattern is formed and then wet etching.

도 5의 (a)를 참조하면, 습식 식각이 진행되면서 (100)면은 식각이 빠르게 진행이 되어 아래쪽으로는 깊게 식각이 되지만, (111)면은 매우 느리게 식각이 되어 식각 마스크 밑으로 약간의 언더 컷(Under Cut)을 보이고 있다.Referring to FIG. 5A, while the wet etching is performed, the (100) surface is rapidly etched and deeply etched downward, but the (111) surface is very slowly etched and slightly under the etching mask. Under Cut is showing.

하지만 도 5의 (b)를 참조하면, 식각 방지 패턴 사이에서는 (100)면은 빠르게 식각되지만 (111)면은 느리게 진행되므로 V자 홈이 형성되어 깊이 방향으로는 식각이 중지되게 된다. 따라서, 식각 방지 패턴을 사용하여 식각한 경우의 식각 깊이는 식각 마스크만을 사용하여 식각한 경우의 식각 깊이보다 낮아지게 된다. 이 때, 시간이 흐름에 따라 느린 속도이기는 하지만 (111)면의 식각이 진행되면 식각 방지 패턴이 점점 줄어들어서 결국은 식각 방지 패턴이 식각액의 침투를 받아 사라지게 된다. 한편, 식각 방지 패턴의 재질은 식각 마스크와 동일하게 하거나 또는 다르게 하여도 무방하다.However, referring to FIG. 5B, since the (100) plane is rapidly etched between the etch stop patterns but the (111) plane is slow, the V-shaped groove is formed and the etching is stopped in the depth direction. Therefore, the etching depth in the case of etching using the etching prevention pattern is lower than the etching depth in the case of etching using only the etching mask. At this time, although the speed is slow as time passes, as the etching of the (111) plane proceeds, the etch stop pattern gradually decreases, and eventually the etch stop pattern is lost due to the penetration of the etchant. On the other hand, the material of the etching prevention pattern may be the same as or different from the etching mask.

여기서, 식각 방지 패턴의 형상을 선형으로 하였을 경우에 식각 종료 직전 또는 식각 종료시에 식각 방지 패턴이 없어지게 하기 위한 식각 방지 패턴의 폭(Wp)은 (100)면과 (111)면의 식각 속도비를 이용한 후술되는 수학식 1에 의하여 결정된다.Here, in the case where the shape of the etch stop pattern is linear, the width W p of the etch stop pattern for removing the etch stop pattern immediately before or after the etch stop is equal to the etch rate of the (100) plane and the (111) plane. It is determined by Equation 1 to be described later using the ratio.

여기서, Wp는 식각 방지 패턴의 폭이고, R111는 (111)면의 식각 속도, R100은 (100)면의 식각 속도, D는 종래 식각 마스크만을 사용한 식각 공정에 따른 최종 식각 깊이이며, h는 식각 방지 패턴을 형성한 뒤에 식각하였을 경우에 형성되는 V자 홈의 깊이이고, α는 공정 변수로서 공정 온도, 식각액의 종류, 및 식각액의 농도 등에 따라서 변화한다.Here, W p is the width of the etching prevention pattern, R 111 is the etching speed of the (111) plane, R 100 is the etching speed of the (100) plane, D is the final etching depth according to the etching process using only the conventional etching mask, h is the depth of the V-shaped groove formed when the etching prevention pattern is formed and then etched, and α is a process variable and changes depending on the process temperature, the type of etchant, the concentration of the etchant, and the like.

수학식 1에서,는 습식 식각 공정 중 (111)면의 식각 폭이고, 곱하기 2는 식각 방지 패턴의 양쪽에서 (111)면의 식각이 이루어지기 때문이다. 따라서, 우변의 첫째항을 식각 방지 패턴의 폭으로 정하면 뾰족한 산 즉, V자 홈의 형태가 될 것이다. 본 발명을 이용한 습식 식각 공정에서는 식각 방지 패턴의 흔적을 완전히 사라지게 하기 위해서는 일정한 시간이 소요된다. 그런데 이 소요 시간은 식각 방지 패턴에 의해 형성된 V자 홈의 깊이가 깊을수록 오래 걸리므로 식각 방지 패턴의 폭을 (α×h)만큼 줄여야 한다.In Equation 1, Is the etch width of the (111) plane during the wet etching process, and multiply by 2 is because the (111) plane is etched on both sides of the etch stop pattern. Therefore, if the first term on the right side is defined as the width of the etch stop pattern, it will be in the form of a sharp mountain, that is, a V-shaped groove. In the wet etching process using the present invention, it takes a certain time to completely disappear the traces of the etching prevention pattern. However, since the required time takes longer as the depth of the V-shaped groove formed by the etch stop pattern is deeper, the width of the etch stop pattern should be reduced by (α × h).

예를 들어, (100)면과 (111)면의 식각비가 70:1이고, (100)면의 식각 깊이가 140㎛라고 가정을 하면 (100)면을 140㎛ 깊이로 식각을 하는 동안 (111)면이 2㎛ 식각이 된다. 따라서, 이러한 경우의 식각 방지 패턴의 폭은 4㎛ 이하 즉, 4㎛-(α×h)로 결정된다.For example, assuming that the etching ratio between the (100) plane and the (111) plane is 70: 1 and the etching depth of the (100) plane is 140 μm, the (100) plane is etched to a depth of 140 μm during the (111) plane. ) The surface is etched 2㎛. Therefore, the width of the etch stop pattern in this case is determined to be 4 μm or less, that is, 4 μm− (α × h).

도 6은 각각 다른 식각 깊이를 가지는 구조물을 제조하기 위하여 본 발명에 따른 식각 방지 패턴을 적용하는 일 예를 나타낸 개략도들이다.6 is a schematic diagram illustrating an example of applying an etch stop pattern according to the present invention to produce a structure having a different etching depth.

도 6을 참조하면, 서로 다른 식각 깊이를 갖는 구조물을 형성하는 경우에는식각 깊이가 가장 낮은 영역(E)에서는 식각 방지 패턴 간의 간격(x)을 좁혀서 촘촘하게 형성하고 식각 깊이가 중간 정도인 영역(F)에서는 식각 방지 패턴 간의 간격(x')을 식각 깊이가 가장 낮은 영역(E)보다 식각 방지 패턴 간의 간격을 약간 늘려서 형성한다. 이것은 식각 방지 패턴 간의 간격(x 또는 x')이 좁을수록 V자 홈이 적게 형성되므로 결과적으로 식각 깊이가 낮게 형성되기 때문이다. 이 때, 식각 깊이를 중간 정도로 형성하기 위한 식각 방지 패턴 간의 간격(x')은 식각 방지 패턴없이 식각 마스크만으로 이루어진 영역(G)에 형성된 간격(x'')보다 작아야 한다.Referring to FIG. 6, in the case of forming structures having different etching depths, in the region E having the lowest etching depth, the gap F between the etching prevention patterns is narrowed to form a densely formed region, and the etching depth is medium. ), The gap x 'between the etch stop patterns is formed by slightly increasing the gap between the etch stop patterns than the region E having the lowest etch depth. This is because the narrower the interval (x or x ') between the etch stop patterns, the smaller the V-groove is formed, and as a result, the etch depth is lower. At this time, the interval x 'between the etch stop patterns for forming the etch depth to the middle should be smaller than the gap x ″ formed in the region G formed only of the etch mask without the etch stop pattern.

이와 같이, 식각 방지 패턴의 간격을 이용하여 식각 깊이를 조절함으로써 식각의 높이가 각각 다른 복잡한 구조물도 단 한번의 습식 식각 만으로도 제작할 수 있다.As such, by adjusting the depth of etching using the interval of the etch stop pattern, a complicated structure having different heights of etching may be manufactured by only one wet etching.

도 7은 종래의 습식 식각 공정에 의하여 제조된 구조물과 본 발명에 따른 습식 식각 공정에 의하여 제조된 구조물을 비교하기 위한 개략도들이다.7 is a schematic diagram for comparing a structure manufactured by a conventional wet etching process and a structure manufactured by a wet etching process according to the present invention.

도 7에서 (a)는 제조하고자 하는 구조물의 형상이고, (b)는 (a)의 구조물을 제조하기 위하여 식각 마스크의 패턴만을 형성하여 습식 식각한 것이며 (c)는 (b)의 식각 마스크 패턴과 보상 패턴을 형성하여 습식 식각한 것이고, (d)는 (b)의 식각 마스크 패턴과 본 발명의 실시예에 따른 식각 방지 패턴을 형성하여 습식 식각한 것이다.In Figure 7 (a) is the shape of the structure to be manufactured, (b) is a wet etching by forming only the pattern of the etching mask in order to manufacture the structure of (a) and (c) is the etching mask pattern of (b) And wet etching by forming a compensation pattern, and (d) is a wet etching by forming an etching mask pattern of (b) and an etching prevention pattern according to an embodiment of the present invention.

도 7의 (a)를 참조하면, 구조물에는 돌출된 볼록 코너가 존재한다.Referring to Figure 7 (a), there is a protruding convex corner in the structure.

도 7의 (b)에 의하여 형성된 구조물을 참조하면, 도 6(a)의 돌출된 볼록 코너는 식각액의 침투로 인하여 제조하고자 하는 형태로 제조되지 않았음을 알 수 있다. 그리고 도 7의 (c)를 참조하면, 시뮬레이션에 의한 보상 패턴을 넣은 경우에는 구조물의 형태가 어느 정도 제조하고자 하는 형태를 얻을 수 있으나 최적의 보상 패턴을 얻기 위해 많은 시행 착오를 거쳐야만 한다.Referring to the structure formed by (b) of Figure 7, it can be seen that the protruding convex corner of Figure 6 (a) is not manufactured in the form to be prepared due to the penetration of the etchant. In addition, referring to FIG. 7C, when the compensation pattern is simulated, a shape of the structure may be obtained to a certain degree, but a lot of trial and error may be required to obtain an optimal compensation pattern.

하지만 도 7의 (d)에 의하면, 식각 방지 패턴을 사용함으로써 도 7의 (a)와 동일한 형태의 구조물이 제작되었음을 알 수 있다.However, according to FIG. 7D, it can be seen that the structure having the same shape as that of FIG. 7A is manufactured by using the etching prevention pattern.

상술한 바와 같이 본 발명의 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법에 의하면, 식각 공정 종료 직전 또는 식각 공정 종료시에 사라지게 되는 식각 방지 패턴을 사용함으로써 여러 가지 공정 또는 반복 공정을 거치지 않고 간단하고 저렴하게 복잡한 모양이나 다양한 식각 깊이를 갖는 구조물을 제조할 수 있다.As described above, according to the method of fabricating a silicon wafer using wet etching, the etching prevention pattern disappears immediately before or after the end of the etching process, thereby simplifying and inexpensively without undergoing various processes or repetitive processes. Structures with complex shapes or various etching depths can be produced.

또한, 제조하고자 하는 구조물의 형태를 정확하게 구현함으로써 실리콘 구조물을 사용하는 여러 가지 소자의 신뢰성을 향상시킬 수 있다.In addition, by accurately implementing the shape of the structure to be manufactured can improve the reliability of the various devices using the silicon structure.

본 발명은 상기 실시예들에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.

Claims (4)

습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법에 있어서;A method of fabricating a structure of a silicon wafer using wet etching; 상기 구조물의 모양을 다양하게 하고, 돌출된 볼록 코너를 가지는 상기 구조물의 (111)면이 침식되는 것이 방지되도록 상기 실리콘 웨이퍼의 식각될 영역 상의 소정영역에 식각 방지 패턴을 형성한 다음 상기 실리콘 웨이퍼를 식각액에 노출시킴으로써 상기 실리콘 웨이퍼를 식각하는 것을 특징으로 하는 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법.By varying the shape of the structure, and forming an anti-etching pattern in a predetermined area on the area to be etched of the silicon wafer to prevent erosion of the (111) surface of the structure having a protruding convex corner, and then the silicon wafer Method for producing a structure of a silicon wafer using wet etching, characterized in that for etching the silicon wafer by exposure to an etchant. 제 1항에 있어서, 상기 식각 방지 패턴이 적어도 식각 공정 종료시까지는 소멸되도록 상기 식각 방지 패턴을 형성하는 것을 특징으로 하는 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법.The method of claim 1, wherein the etching prevention pattern is formed such that the etching prevention pattern disappears at least until the end of the etching process. 제 2항에 있어서, 상기 식각 방지 패턴의 형상을 선형으로 하였을 경우에 상기 식각 방지 패턴의 폭은로 산출하는 것을 특징으로 하는 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법. 여기서, Wp는 식각 방지 패턴의 폭이고, R111는 (111)면의 식각 속도, R100은 (100)면의 식각 속도, D는 종래의 식각 공정에 따른 최종 식각 깊이이며, h는 식각 방지 패턴을 형성한 뒤에 식각하였을 경우에 형성되는 V자 홈의 깊이, α는 공정 변수이다.3. The width of the etch stop pattern when the etch stop pattern is linear. Method for producing a structure of a silicon wafer using a wet etching, characterized in that calculated by. Here, Wp is the width of the etching prevention pattern, R 111 is the etching speed of the (111) plane, R 100 is the etching speed of the (100) plane, D is the final etching depth according to the conventional etching process, h is the etching prevention The depth of the V-groove formed when the pattern is formed and then etched, α is a process variable. 제1 항에 있어서, 상기 식각 방지 패턴을 복수 개 형성하되, 상기 구조물의 식각 깊이가 낮은 경우에는 상기 구조물의 식각 깊이가 높은 경우보다 상기 식각 방지 패턴 사이의 간격을 좁게 형성하는 것을 특징으로 하는 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법.The wet etching method of claim 1, wherein a plurality of the etch stop patterns are formed, and when the etch depth of the structure is low, the spacing between the etch stop patterns is narrower than when the etch depth of the structure is high. Structure manufacturing method of silicon wafer using etching.
KR10-2001-0000616A 2001-01-05 2001-01-05 Method of fabricating a structure of silicon wafer using wet etching KR100414199B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0000616A KR100414199B1 (en) 2001-01-05 2001-01-05 Method of fabricating a structure of silicon wafer using wet etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0000616A KR100414199B1 (en) 2001-01-05 2001-01-05 Method of fabricating a structure of silicon wafer using wet etching

Publications (2)

Publication Number Publication Date
KR20020057532A true KR20020057532A (en) 2002-07-11
KR100414199B1 KR100414199B1 (en) 2004-01-07

Family

ID=27690885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0000616A KR100414199B1 (en) 2001-01-05 2001-01-05 Method of fabricating a structure of silicon wafer using wet etching

Country Status (1)

Country Link
KR (1) KR100414199B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200109104A (en) * 2019-03-12 2020-09-22 주식회사 에프에스티 Fine metal mask and method of manufacturing pellicle for EUV lithography using the same
WO2021075708A1 (en) * 2019-10-15 2021-04-22 충남대학교산학협력단 Selective droplet flow surface and method for manufacturing same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5478980A (en) * 1977-12-07 1979-06-23 Hitachi Ltd Anisotropic etching method
JPS57130433A (en) * 1981-02-04 1982-08-12 Nec Corp Manufacture of single crystal semiconductor thin film
JPS5898927A (en) * 1981-12-09 1983-06-13 Hitachi Ltd Etching method for silicon substrate
KR940004777A (en) * 1992-08-24 1994-03-16 김광호 Manufacturing Method of Semiconductor Device
JPH06163511A (en) * 1992-11-19 1994-06-10 Toyota Motor Corp Etching mask pattern and fabrication of microdevice employing its pattern
KR19990003107A (en) * 1997-06-24 1999-01-15 윤종용 Wet etching method of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200109104A (en) * 2019-03-12 2020-09-22 주식회사 에프에스티 Fine metal mask and method of manufacturing pellicle for EUV lithography using the same
WO2021075708A1 (en) * 2019-10-15 2021-04-22 충남대학교산학협력단 Selective droplet flow surface and method for manufacturing same

Also Published As

Publication number Publication date
KR100414199B1 (en) 2004-01-07

Similar Documents

Publication Publication Date Title
US4938841A (en) Two-level lithographic mask for producing tapered depth
US4808260A (en) Directional aperture etched in silicon
US4470875A (en) Fabrication of silicon devices requiring anisotropic etching
US5338400A (en) Micromachining process for making perfect exterior corner in an etchable substrate
US20050153247A1 (en) Method of making multilevel MEMS structures
JP5078058B2 (en) Mold and mold manufacturing method
US5259925A (en) Method of cleaning a plurality of semiconductor devices
US7158701B2 (en) Method for making optical devices with a moving mask and optical devices made thereby
KR100414199B1 (en) Method of fabricating a structure of silicon wafer using wet etching
US20050231802A1 (en) Birefringence optical element and manufacturing method thereof
US6086774A (en) Method of making released micromachined structures by directional etching
JPH06169135A (en) Positioning structure for rectangular optical component
JP2006313300A (en) Method for manufacturing prism
WO2015161808A1 (en) A method of manufacture of micro components, and components formed by such a process
JPS6314322B2 (en)
JPH06232112A (en) Fine processing of silicon wafer
KR100283338B1 (en) Machining of coating for patterning of silicon wafer
US20100129610A1 (en) Prismatic silicon and method of producing same
KR20030071899A (en) Method for manufacturing waveguide groove by using the dry etching
JP3944585B2 (en) Vertical surface fabrication method by dry etching
JPS63281488A (en) Manufacture of optical component
JPH07283117A (en) Mask alignment method
CN118083902A (en) Etching method of silicon wafer and semiconductor structure
JP2006222378A (en) Stencil mask and method of manufacturing the same
Frühauf Simple Shape Elements

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee