KR20020057026A - Low consumption power operating system of lcd module - Google Patents

Low consumption power operating system of lcd module Download PDF

Info

Publication number
KR20020057026A
KR20020057026A KR1020000087258A KR20000087258A KR20020057026A KR 20020057026 A KR20020057026 A KR 20020057026A KR 1020000087258 A KR1020000087258 A KR 1020000087258A KR 20000087258 A KR20000087258 A KR 20000087258A KR 20020057026 A KR20020057026 A KR 20020057026A
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
thin film
film transistor
voltage
Prior art date
Application number
KR1020000087258A
Other languages
Korean (ko)
Other versions
KR100619162B1 (en
Inventor
이형필
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR1020000087258A priority Critical patent/KR100619162B1/en
Publication of KR20020057026A publication Critical patent/KR20020057026A/en
Application granted granted Critical
Publication of KR100619162B1 publication Critical patent/KR100619162B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A low power consumption driving apparatus of a liquid crystal display module is provided, which reduces power consumption by preventing a rapid current flow by forming a step at a voltage applied between a gate electrode and a source electrode of a thin film transistor. CONSTITUTION: The driving apparatus of a liquid crystal display module drives a liquid crystal cell of a pixel unit by applying a gate electrode to a gate of a thin film transistor arranged in a matrix array type. The first and the second switching device(20a,20b) are complementary each other to apply a B voltage of 1-H period to each gate in common for a gate on driving of the thin film transistor. The first reference voltage generation part(22) applies the first reference voltage to a source of the first switching device. The second reference voltage generation part(24) forms a clamping level as to a potential of a connection node of the first and the second switching device. The driving apparatus generates a gate-source voltage of a step waveform of the thin film transistor.

Description

액정표시모듈의 저소비전력 구동장치{LOW CONSUMPTION POWER OPERATING SYSTEM OF LCD MODULE}LOW CONSUMPTION POWER OPERATING SYSTEM OF LCD MODULE}

본 발명은 액정표시모듈의 저소비전력 구동장치에 관한 것으로, 보다 상세하게는 박막트랜지스터-액정표시장치모듈(TFT-LCM)를 채용하여 대면적 및 고해상도의 화면재생을 실현하는 경우에 소비전력의 저감이 가능하도록 하기 위한 액정표시모듈의 저소비전력 구동장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low power consumption driving device for a liquid crystal display module, and more particularly, to reduce power consumption when a large area and high resolution screen is reproduced by adopting a TFT-LCM. A low power consumption driving device of a liquid crystal display module for enabling this.

현재, 화면재생을 위한 디스플레이장치로서 주목되는 액정표시장치는 대개 2매의 상부글래스기판과 하부글래스기판의 사이에 액정이 주입된 액정패널과, 그 액정패널의 구동을 위한 드라이버 LSI를 포함하는 다양한 회로소자가 집적된 PCB를 갖춘 구동부 및, 백라이트(Backlight)를 포함하는 섀시구조물로 구성된다.Currently, a liquid crystal display device, which is noted as a display device for screen reproduction, generally includes a liquid crystal panel in which a liquid crystal is injected between two upper glass substrates and a lower glass substrate, and a driver LSI for driving the liquid crystal panel. It consists of a drive unit having a PCB with integrated circuit elements and a chassis structure including a backlight.

여기서, 액정패널을 구동하기 위해 채용되는 매트릭스 어레이 형태로 형성되는 박막트랜지스터(Thin film transistor)는 화소단위의 액정셀을 구동하기 위한 스위칭소자로서 역할을 하게 되는 바, 그 TFT는 게이트와 소오스 및 드레인을 갖추고서 화소전극에 신호전압을 인가하기 위한 스위칭작용을 하게 된다.Herein, a thin film transistor formed in the form of a matrix array used to drive a liquid crystal panel serves as a switching element for driving a liquid crystal cell in pixel units. The TFT includes a gate, a source, and a drain. It has a switching function for applying a signal voltage to the pixel electrode.

즉, 액티브 매트릭스 구조를 갖는 TFT-LCD를 구동하기 위해서는 로우(Row)라인의 TFT 게이트에 게이트전압을 인가함과 더불어 TFT의 소오스 및 드레인에 데이터전압을 인가해야만 되고, 상부글래스기판에 형성된 공통전극(Com전극)에는 Vcom전압을 기준으로 데이터전압이 +/-의 레벨로 교번적으로 인가된다.That is, in order to drive a TFT-LCD having an active matrix structure, a gate voltage must be applied to a TFT gate of a low line, and a data voltage must be applied to a source and a drain of the TFT, and a common electrode formed on the upper glass substrate. The data voltage is alternately applied to the (Com electrode) at a +/- level based on the Vcom voltage.

액정셀에 데이터전압을 인가하기 위해서는 TFT에 채널이 형성되어야만 되는 바, 그 채널은 해당하는 TFT의 게이트전극와 소오스전극 사이에 형성되는 Vgs레벨에 의존하게 된다.In order to apply a data voltage to the liquid crystal cell, a channel must be formed in the TFT, and the channel depends on the Vgs level formed between the gate electrode and the source electrode of the corresponding TFT.

그 경우, 순간적으로 TFT의 게이트에 높은 전압이 인가됨에 따라 그 게이트와 소오스전극의 사이에는 기생용량(Cgs)이 영향으로 큰 충전전류가 흐르게 되어 전력소모가 증대되게 되면서 게이트전압의 왜곡이 발생하게 된다.In this case, as a high voltage is momentarily applied to the gate of the TFT, a large charging current flows between the gate and the source electrode under the influence of the parasitic capacitance Cgs, resulting in increased power consumption and distortion of the gate voltage. do.

즉, 도 1에 도시된 종래의 액정표시모듈의 구동방식에 따르면 일측에 액정셀(CE)이 접속된 TFT(10)의 게이트와 소오스의 사이에서 채널의 형성을 위해 Vgs레벨이 인가되는 경우(도 2a 참조), 순간적으로 게이트에 큰 전압이 인가되어 결국 게이트와 소오스의 사이에 기생용량(Cgs)에 의한 영향이 가해지게 되어 큰 충전전류(i=Cgs*dVgs/dt; 도 2b 참조)가 흐르게 됨에 따라 전력소모가 증대(즉, P=V*i=Vgs*Cgs*dVgs/dt)되는 한편, 게이트전압에 왜곡(도 2c의 "A"부분 참조)이 발생된다. 더구나, 상기 게이트전압이 왜곡되는 경우에는 액정 셀에 충전율이 변화되게 되어 결국 플리커(Fliker)가 발생될 가능성도 상당히 높아지게 된다.That is, according to the driving method of the conventional liquid crystal display module illustrated in FIG. 1, when the Vgs level is applied to form a channel between the gate and the source of the TFT 10 to which the liquid crystal cell CE is connected to one side ( 2a), a large voltage is instantaneously applied to the gate, resulting in an influence of parasitic capacitance Cgs between the gate and the source, resulting in a large charge current (i = Cgs * dVgs / dt; see FIG. 2b). As it flows, power consumption increases (that is, P = V * i = Vgs * Cgs * dVgs / dt), while distortion in the gate voltage (see “A” in FIG. 2C) occurs. In addition, when the gate voltage is distorted, the charge rate is changed in the liquid crystal cell, and thus the likelihood of generating flicker is considerably increased.

따라서, 본 발명은 상기한 종래 기술의 사정을 감안하여 이루어진 것으로, 액정표시모듈의 구동을 위한 박막트랜지스터의 게이트전극와 소오스전극의 사이에 인가되는 전압에 단차(Step)를 형성하여 급격한 전류흐름을 방지하여 소비전력을 감소시키도록 된 액정표시모듈의 저소비전력 구동장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above-described state of the art, and forms a step in the voltage applied between the gate electrode and the source electrode of the thin film transistor for driving the liquid crystal display module to prevent rapid current flow. The purpose is to provide a low power consumption driving device of the liquid crystal display module to reduce the power consumption.

상기한 목적을 달성하기 위해, 본 발명의 바람직한 실시양태에 따르면 매트릭스 어레이형태로 배치된 박막트랜지스터의 게이트에 게이트전압을 인가하여 화소단위의 액정셀을 구동하도록 된 액정표시모듈의 구동장치에 있어서, 상기 박막트랜지스터의 게이트on구동을 위해 각 게이트에 1-H주기의 B전압이 공통적으로 인가되도록 상호 상보적인 제 1 및 제 2스위칭소자와, 상기 제 1스위칭소자의 소오스에 제 1기준전압을 인가하는 제 1기준전압발생부, 상기 제 1 및 제 2스위칭소자의 접속마디의 전위에 대한 클램핑레벨을 형성하기 위한 제 2기준전압발생부로 이루어져, 상기 박막트랜지스터의 게이트-소오스전압을 스텝파형으로 발생하도록 된 액정표시모듈의 저소비전력 구동장치가 제공된다.In order to achieve the above object, according to a preferred embodiment of the present invention, in the driving device of the liquid crystal display module to apply a gate voltage to the gate of the thin film transistor arranged in the form of a matrix array to drive the liquid crystal cell pixel unit, A first reference voltage is applied to the first and second switching elements, which are complementary to each other, and a source of the first switching element, so that a B voltage of 1-H period is commonly applied to each gate for gate-on driving of the thin film transistor. And a second reference voltage generator for forming a clamping level for the potentials of the connection nodes of the first and second switching elements, and generating a gate-source voltage of the thin film transistor as a step waveform. A low power consumption driving device for a liquid crystal display module is provided.

본 발명의 바람직한 실시예에 따르면, 상기 박막트랜지스터의 게이트-소오스전압의 스텝파형은 상기 제 1 및 제 2스위칭소자의 인가되는 게이트전압에 의해 상보적으로 작동하는 상기 제 1 및 제 2스위칭소자의 접속마디의 전위가 클럭펄스버티컬신호에 기반하여 형성된다.According to a preferred embodiment of the present invention, the step waveform of the gate-source voltage of the thin film transistor of the first and second switching elements of the first and second switching elements are complementary to the operation of the first and second switching elements The potential of the connection node is formed based on the clock pulse vertical signal.

또, 본 발명의 다른 적용예에 따르면 상기 박막트랜지스터의 게이트-소오스전압의 스텝파형은 상기 제 1 및 제 2스위칭소자의 인가되는 게이트전압에 의해 상보적으로 작동하는 상기 제 1 및 제 2스위칭소자의 접속마디의 전위가 외부로부터 지연되어 인가되는 클럭펄스버티컬신호에 기반하여 형성됨으로써 플리커발생의 저감이 이루어지게 된다.In addition, according to another application of the present invention, the step waveform of the gate-source voltage of the thin film transistor is complementarily operated by the gate voltages applied by the first and second switching devices. The potential of the connection node of is formed on the basis of the clock pulse vertical signal delayed from the outside, thereby reducing flicker.

상기한 구성의 본 발명에 따른 액정표시모듈의 저소비전력 구동장치에 의하면, 상호 상보적인 형태로 게이트가 공통접속된 제 1 및 제 2스위칭소자의 출력에 제 1 및 제 2기준전압발생부로부터 인가되는 제 1 및 제 2기준전압을 부가하여 박막트랜지스터의 게이트-소오스전압을 스텝파형으로 형성하여 그 박막트랜지스터의 게이트ON시에도 큰 충전전류가 흐르지 않도록 함으로써 소비전력의 저감을 달성하게 된다.According to the low power consumption driving apparatus of the liquid crystal display module according to the present invention having the above-described configuration, the first and second reference voltage generators are applied to the outputs of the first and second switching elements in which the gates are commonly connected in a mutually complementary form. The first and second reference voltages are added to form a gate-source voltage of the thin film transistor in a step waveform so that a large charging current does not flow even when the thin film transistor is gated on, thereby reducing power consumption.

도 1은 종래의 액정표시모듈의 구동방식을 설명하기 위한 모식도,1 is a schematic diagram for explaining a driving method of a conventional liquid crystal display module;

도 2a 내지 도 2c는 도 1에 도시된 종래의 액정표시모듈의 구동방식을 설명하기 위해 참조되는 파형도,2A to 2C are waveform diagrams for explaining a driving method of the conventional liquid crystal display module shown in FIG. 1;

도 3은 본 발명의 바람직한 실시예에 따른 액정표시모듈의 저소비전력 구동장치의 구성을 나타낸 도면,3 is a view showing the configuration of a low power consumption driving device of a liquid crystal display module according to an embodiment of the present invention;

도 4a는 도 3에 도시된 제 1기준전압발생부의 구성예를 나타낸 회로도,4A is a circuit diagram illustrating an example of a configuration of a first reference voltage generator shown in FIG. 3;

도 4b는 도 3에 도시된 제 2기준전압발생부의 구성예를 나타낸 회로도,4B is a circuit diagram showing an example of the configuration of a second reference voltage generator shown in FIG. 3;

도 5a 내지 도 5e는 도 3에 도시된 본 발명에 따른 액정표시모듈의 저소비전력 구동장치의 작용을 설명하기 위한 파형도,5A to 5E are waveform diagrams for explaining the operation of a low power consumption driving device of the liquid crystal display module according to the present invention shown in FIG.

도 6a 내지 도 6c는 본 발명의 다른 적용예를 설명하기 위한 파형도이다.6A to 6C are waveform diagrams for explaining another application example of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 박막트랜지스터(TFT), 20a,20b: 제 1 및 제 2스위칭소자,10: thin film transistor (TFT), 20a, 20b: first and second switching elements,

22: 제 1기준전압발생부, 24: 제 2기준전압발생부,22: the first reference voltage generator, 24: the second reference voltage generator,

224: 반전증폭기.224: inverting amplifier.

이하, 본 발명에 대해 첨부도면을 참조하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.

도 3은 본 발명의 바람직한 제 1실시예에 따른 액정표시모듈의 저소비전력 구동장치의 구성을 나타낸다.3 shows a configuration of a low power consumption driving device of a liquid crystal display module according to a first embodiment of the present invention.

도면에서, 참조부호 20a와 20b는 상호 상보적으로 작용하는 예컨대 MOS FET로 구성된 제 1 및 제 2스위칭소자이고, 22는 상기 제 1스위칭소자(20a)에 제 1기준전압(V1)을 인가하기 위한 제 1기준전압발생부이며, 24는 상기 제 1 및 제 2스위칭소자(20a,20b)의 접속마디에 나타나는 전압에 대한 클램핑전위를 형성하기 위한 제 2기준전압(V2)을 인가하는 제 2기준전압발생부이다.In the drawing, reference numerals 20a and 20b denote first and second switching elements composed of, for example, MOS FETs, which are complementary to each other, and reference numeral 22 denotes applying a first reference voltage V1 to the first switching element 20a. And a second reference voltage generator 24 for applying a second reference voltage V2 for forming a clamping potential with respect to the voltage appearing at the connection node of the first and second switching elements 20a and 20b. Reference voltage generator.

보다 구체적으로, 상기 제 1스위칭소자(20a)의 게이트와 제 2스위칭소자(20b)의 액티브 로우레벨 게이트에는 공통적으로 전압(B)이 인가되고, 상기 제 1스위칭소자(20a)의 소오스는 상기 제 1기준전압발생부(22)에 접속되며, 상기 제 2스위칭소자(20b)의 드레인은 접지전위에 접속된다.More specifically, a voltage B is commonly applied to the gate of the first switching element 20a and the active low level gate of the second switching element 20b, and the source of the first switching element 20a is It is connected to the first reference voltage generator 22, and the drain of the second switching element 20b is connected to the ground potential.

또, 상기 제 1 및 제 2스위칭소자(20a,20b)의 접속마디에는 캐패시터(26)를 매개하여 상기 제 2기준전압발생부(24)가 접속되어 Von전압을 얻게 된다.The second reference voltage generator 24 is connected to the connection nodes of the first and second switching devices 20a and 20b via a capacitor 26 to obtain a Von voltage.

도 4a를 참조하면, 상기 제 1기준전압발생부(22)는 외부적으로 인가되는 Vin1전압이 저항(220)을 매개하여 반전단자(-)에 인가되면서 그 비반전단자(+)는 접지전위에 접속되고 그 반전단자(-)와 출력단의 사이에 부궤환 저항(222)이 접속된 반전증폭기(224)로 구성되어 그 출력측에서 상기 제 1기준전압(V1)을 얻도록 구성된다.Referring to FIG. 4A, the first reference voltage generator 22 receives an externally applied Vin1 voltage to the inverting terminal (−) through the resistor 220, and the non-inverting terminal (+) has a ground potential. And an inverting amplifier 224 connected to the inverting terminal (-) and an output terminal thereof, and configured to obtain the first reference voltage V1 at its output side.

또, 도 4b를 참조하면, 상기 제 2기준전압발생부(24)는 외부적인 Vin2전압이 저항(230,232)에 의해 분압된 상태로 그 비반전단자(+)에 인가되어 상기 제 2기준전압을 얻도록 된 증폭기(234)구성된다.In addition, referring to FIG. 4B, the second reference voltage generator 24 is applied to the non-inverting terminal (+) with the external Vin2 voltage divided by the resistors 230 and 232 to convert the second reference voltage. Configured to obtain an amplifier 234.

상기 제 1기준전압발생부(22)의 Vin1전압은 도 5a에 도시된 바와 같이 1-H의 주기로 인가되고, 상기 제 1 및 제 2스위칭소자(20a,20b)의 게이트에 인가되는 B전압은 도 5c에 도시된 형태로 인가된다.The voltage Vin1 of the first reference voltage generator 22 is applied in a period of 1-H as shown in FIG. 5A, and the voltage B applied to the gates of the first and second switching devices 20a and 20b is It is applied in the form shown in Fig. 5c.

따라서, 상기 제 1기준전압발생부(22)에 Vin1전압이 인가(도 5a 참조)되면 상기 제 2스위칭소자(20b)가 턴온되어 상기 캐패시터(26)의 양단에는 상기 제 2기준전압발생부(24)로부터의 제 2기준전압(V2)만의 전압레벨이 인가되는 반면 상기 도 5c의 파형에서 T1기간에 상기 제 1스위칭소자(20a)가 턴온되면 상기 Von전압의 레벨은 V1+V2로 된다(도 5b 참조).Accordingly, when the Vin1 voltage is applied to the first reference voltage generator 22 (see FIG. 5A), the second switching device 20b is turned on so that the second reference voltage generator (2) is connected at both ends of the capacitor 26. When the voltage level of only the second reference voltage V2 from 24 is applied, while the first switching device 20a is turned on in the period T1 in the waveform of FIG. 5C, the level of the Von voltage becomes V1 + V2 ( 5b).

그 상태에서 도 5d에 도시된 CPV신호(즉, 클럭펄스 버티컬 신호)가 도 5c의 T0시점에서 게이트 드라이버IC(도시 생략)로부터 인가되면 상기 TFT구동 게이트펄스(Vgs)는 도 5d에 도시된 바와 같이 스텝파형으로 얻어지게 되고, 그 파형에 의해 TFT의 게이트전극을 구동하게 되면 큰 전류 흐름이 방지되어 소비전력이 저감되게 된다.In this state, when the CPV signal (i.e., clock pulse vertical signal) shown in FIG. 5D is applied from the gate driver IC (not shown) at time T0 of FIG. 5C, the TFT driving gate pulse Vgs is as shown in FIG. 5D. Similarly, a step waveform is obtained. When the gate electrode of the TFT is driven by the waveform, large current flow is prevented and power consumption is reduced.

한편, 도 6을 참조하여 본 발명의 다른 적용예에 대해 설명하면, 도 6a에 도시된 Von전압이 인가되는 상태에서 게이트 드라이버 IC로부터 인가되는 CPV신호를 도 6b에 나타낸 바와 같이 T1만큼 지연시키게 되면 그 게이트 드라이버IC의 출력파형이 도 6c의 스텝파형으로 얻어지게 되고, 그에 따라 게이트전압의 라인지연으로 인해 초래되는 플리커발생을 감소시킬 수 있게 된다.Meanwhile, referring to FIG. 6, another application example of the present invention is described. When the CPV signal applied from the gate driver IC is delayed by T1 as shown in FIG. 6B while the Von voltage shown in FIG. 6A is applied, The output waveform of the gate driver IC is obtained with the step waveform of Fig. 6C, thereby reducing the flicker generation caused by the line delay of the gate voltage.

상기한 바와 같이, 본 발명에 따른 액정표시모듈의 저소비전력 구동장치와 그 구동방법에 의하면, TFT의 게이트에 인가되는 전압을 스텝파형화하여 인가함에 따라 급격한 전류의 흐름이 방지되고, 그에 따라 전체적인 전력소모가 감소될 수 있다.As described above, according to the low power consumption driving apparatus and the driving method thereof of the liquid crystal display module according to the present invention, the step of applying the voltage applied to the gate of the TFT by step waveform is applied to prevent the rapid flow of current, thereby Power consumption can be reduced.

상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.The preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, and such modifications and changes belong to the following claims Should be seen.

Claims (3)

매트릭스 어레이형태로 배치된 박막트랜지스터의 게이트에 게이트전압을 인가하여 화소단위의 액정셀을 구동하도록 된 액정표시모듈의 구동장치에 있어서,In the driving device of a liquid crystal display module to drive a liquid crystal cell in pixel units by applying a gate voltage to the gate of the thin film transistor arranged in a matrix array form, 상기 박막트랜지스터의 게이트on구동을 위해 각 게이트에 1-H주기의 B전압이 공통적으로 인가되도록 상호 상보적인 제 1 및 제 2스위칭소자와,First and second switching elements complementary to each other so that a B voltage of 1-H period is commonly applied to each gate for gate-on driving of the thin film transistor; 상기 제 1스위칭소자의 소오스에 제 1기준전압을 인가하는 제 1기준전압발생부,A first reference voltage generator configured to apply a first reference voltage to a source of the first switching device; 상기 제 1 및 제 2스위칭소자의 접속마디의 전위에 대한 클램핑레벨을 형성하기 위한 제 2기준전압발생부로 이루어져, 상기 박막트랜지스터의 게이트-소오스전압을 스텝파형으로 발생하도록 된 것을 특징으로 하는 액정표시모듈의 저소비전력 구동장치.And a second reference voltage generator for forming a clamping level with respect to the potential of the connection node of the first and second switching elements, so that the gate-source voltage of the thin film transistor is generated in a step waveform. Low power consumption drive of the module. 제 1항에 있어서, 상기 박막트랜지스터의 게이트-소오스전압의 스텝파형은 상기 제 1 및 제 2스위칭소자의 인가되는 게이트전압에 의해 상보적으로 작동하는 상기 제 1 및 제 2스위칭소자의 접속마디의 전위가 클럭펄스버티컬신호에 기반하여 형성되는 것을 특징으로 하는 액정표시모듈의 저소비전력 구동장치.The gate waveform of claim 1, wherein the step waveform of the gate-source voltage of the thin film transistor is connected to the connection node of the first and second switching elements which are complementary to each other by the applied gate voltages of the first and second switching elements. A low power consumption driving device of a liquid crystal display module, characterized in that a potential is formed based on a clock pulse vertical signal. 제 1항에 있어서, 상기 박막트랜지스터의 게이트-소오스전압의 스텝파형은 상기 제 1 및 제 2스위칭소자의 인가되는 게이트전압에 의해 상보적으로 작동하는상기 제 1 및 제 2스위칭소자의 접속마디의 전위가 외부로부터 지연되어 인가되는 클럭펄스버티컬신호에 기반하여 형성됨으로써 플리커발생의 저감이 이루어지도록 된 것을 특징으로 하는 액정표시모듈의 저소비전력 구동장치.2. The method of claim 1, wherein the step waveform of the gate-source voltage of the thin film transistor is connected to the connection node of the first and second switching elements that are complementarily operated by the applied gate voltages of the first and second switching elements. A low power consumption driving device of a liquid crystal display module, wherein the electric potential is formed on the basis of a clock pulse vertical signal applied by being delayed from the outside, thereby reducing flicker.
KR1020000087258A 2000-12-30 2000-12-30 Low consumption power operating system of lcd module KR100619162B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000087258A KR100619162B1 (en) 2000-12-30 2000-12-30 Low consumption power operating system of lcd module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000087258A KR100619162B1 (en) 2000-12-30 2000-12-30 Low consumption power operating system of lcd module

Publications (2)

Publication Number Publication Date
KR20020057026A true KR20020057026A (en) 2002-07-11
KR100619162B1 KR100619162B1 (en) 2006-09-05

Family

ID=27690136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000087258A KR100619162B1 (en) 2000-12-30 2000-12-30 Low consumption power operating system of lcd module

Country Status (1)

Country Link
KR (1) KR100619162B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779494A (en) * 2012-03-29 2012-11-14 北京京东方光电科技有限公司 Gate driving circuit, method and liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779494A (en) * 2012-03-29 2012-11-14 北京京东方光电科技有限公司 Gate driving circuit, method and liquid crystal display
US9378692B2 (en) 2012-03-29 2016-06-28 Beijing Boe Optoelectronics Technology Co., Ltd. Gate driving circuit and method, and liquid crystal display

Also Published As

Publication number Publication date
KR100619162B1 (en) 2006-09-05

Similar Documents

Publication Publication Date Title
TW459158B (en) A liquid crystal display
KR100796787B1 (en) Liquid crystal display system, panel and method for compensating gate line delay
KR100759974B1 (en) A liquid crystal display apparatus and a driving method thereof
KR100405026B1 (en) Liquid Crystal Display
US8217926B2 (en) Liquid crystal display having compensation circuit for reducing gate delay
JP3037886B2 (en) Driving method of liquid crystal display device
US7259738B2 (en) Liquid crystal display device
JP2004505303A (en) Active matrix display device
US7321355B2 (en) Liquid crystal display
US6275210B1 (en) Liquid crystal display device and driver circuit thereof
KR20060134758A (en) Shift register and liquid crystal display using the same
KR100877456B1 (en) Display drive method, display element, and display
US20040056832A1 (en) Driving circuit and voltage generating circuit and display using the same
JPH1039277A (en) Liquid crystal display device, and driving method therefor
JP4612153B2 (en) Flat panel display
US6803895B2 (en) Active matrix display device
US20060262063A1 (en) Display device
KR100656918B1 (en) liquid crystal display apparatus driven by at least 2 dot inversion method, circuit and method for generating common electrode voltage
KR100619162B1 (en) Low consumption power operating system of lcd module
KR100188380B1 (en) Quasi-static level shifter
KR101167698B1 (en) Device for controlling the gate drive voltage in liquid crystal display
KR100412120B1 (en) Circuit for driving for liquid crystal display device and method for driving the same
JP4200709B2 (en) Display driving method, display element, and display device
KR20010036715A (en) Liquid Crystal Display Device
KR101119523B1 (en) Abnormal signal blocking circuit for LCD

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 13