KR100656918B1 - liquid crystal display apparatus driven by at least 2 dot inversion method, circuit and method for generating common electrode voltage - Google Patents

liquid crystal display apparatus driven by at least 2 dot inversion method, circuit and method for generating common electrode voltage Download PDF

Info

Publication number
KR100656918B1
KR100656918B1 KR1020000081254A KR20000081254A KR100656918B1 KR 100656918 B1 KR100656918 B1 KR 100656918B1 KR 1020000081254 A KR1020000081254 A KR 1020000081254A KR 20000081254 A KR20000081254 A KR 20000081254A KR 100656918 B1 KR100656918 B1 KR 100656918B1
Authority
KR
South Korea
Prior art keywords
signal
common electrode
liquid crystal
crystal display
data
Prior art date
Application number
KR1020000081254A
Other languages
Korean (ko)
Other versions
KR20020052071A (en
Inventor
하우석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000081254A priority Critical patent/KR100656918B1/en
Publication of KR20020052071A publication Critical patent/KR20020052071A/en
Application granted granted Critical
Publication of KR100656918B1 publication Critical patent/KR100656918B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 2 이상의 도트 반전방식을 사용하는 액정 디스플레이 장치에서 데이터 신호 전압 반전 시의 신호지연에 의한 인접한 두 라인간의 상대적 충전율의 차이를 보완하기 위한 공통 전극 전압 발생 회로 및 방법과 상기 공통 전극 전압 발생 회로 및 방법을 적용한 액정 디스플레이 장치를 제공하기 위한 것이며, 본 발명의 액정 디스플레이 장치는, 액정 디스플레이 패널, 상기 액정 디스플레이 패널을 구동시키기 위하여 게이트라인에 박막 트랜지스터를 온/오프 시키는 게이트 신호를 인가하기 위한 게이트 드라이버, 상기 액정 디스플레이 장치 패널을 구동시키기 위하여 데이터라인에 화상신호를 나타내는 데이터 전압을 인가하기 위한 데이터 드라이버 및 상기 액정 디스플레이 패널을 2 이상의 도트 반전 구동시킴에 따라 데이터 신호 반전시의 신호지연에 의해 발생할 수 있는 인접한 라인간의 충전율차이를 보상하기 위하여, 상기 게이트 드라이버에서 상기 박막 트랜지스터를 온 시키기 위한 신호가 인가되기 이전에, 상기 데이터 신호 반전시의 신호지연을 보상할 수 있는 소정의 시간만큼 앞서서 공통 전압의 전위를 스윙하여 상기 데이터 신호 전압과의 차이를 크게 하기 위한 공통 전극 전압 발생부를 포함한다.The present invention provides a common electrode voltage generation circuit and method for compensating for a difference in relative charging rate between two adjacent lines due to signal delay in data signal voltage inversion in a liquid crystal display device using two or more dot inversion methods, and the common electrode voltage generation. The present invention provides a liquid crystal display device to which a circuit and a method are applied. The liquid crystal display device of the present invention provides a liquid crystal display panel and a gate signal for turning on / off a thin film transistor to a gate line for driving the liquid crystal display panel. A gate driver, a data driver for applying a data voltage representing an image signal to a data line to drive the liquid crystal display device panel, and driving the liquid crystal display panel by at least two dot inversions, In order to compensate for the difference in charge rate between adjacent lines that may be caused by signal delay, a predetermined signal may be compensated for the signal delay in inversion of the data signal before the signal for turning on the thin film transistor is applied from the gate driver. And a common electrode voltage generator for swinging the potential of the common voltage ahead of time to increase the difference with the data signal voltage.

액정 디스플레이, 구동 회로, 도트 반전 구동, RC Delay, 공통 전극 전압Liquid Crystal Display, Drive Circuit, Dot Invert Drive, RC Delay, Common Electrode Voltage

Description

2 이상의 도트 반전 구동 방식에 의한 액정 디스플레이 장치, 공통 전극 전압 발생 회로 및 방법{liquid crystal display apparatus driven by at least 2 dot inversion method, circuit and method for generating common electrode voltage }Liquid crystal display apparatus driven by at least 2 dot inversion method, circuit and method for generating common electrode voltage}

도1은 종래 기술의 액정 디스플레이 장치의 2 도트 반전 구동 방식을 나타낸다.1 shows a two-dot inversion driving method of the liquid crystal display device of the prior art.

도2는 종래 기술의 액정 디스플레이 장치의 2 도트 반전 구동 방식에 의하여 발생되는 두 인접한 라인간의 상대적인 충전율 차이에 의하여 화면상에 나타나는 가로줄 무늬를 도시한다.FIG. 2 shows a horizontal stripe pattern on a screen due to a relative difference in filling rate between two adjacent lines generated by the two dot inversion driving method of the liquid crystal display device of the prior art.

도3은 본 발명의 2 이상의 도트 반전 구동 방식에 의한 액정 디스플레이 장치를 나타낸다.Fig. 3 shows a liquid crystal display device by two or more dot inversion driving methods of the present invention.

도4는 본 발명의 액정 디스플레이 장치를 구동하기 위한 공통 전극 전압 발생 회로를 나타낸다.4 shows a common electrode voltage generating circuit for driving the liquid crystal display device of the present invention.

도5는 본 발명의 공통 전극 전압 발생 회로의 각 부에서의 신호와 각 구동 신호의 타이밍을 게이트 라인 구동 신호와 비교하여 나타낸다.Fig. 5 shows the timing of each signal and the signal at each part of the common electrode voltage generation circuit of the present invention in comparison with the gate line driving signal.

본 발명은 2 이상의 도트 반전 구동 방식에 의한 액정 디스플레이 장치, 공통 전극 전압 발생 회로 및 방법에 관한 것으로, 보다 상세하게는 1보다 큰 소정의 수평주기를 기준으로 데이터 전압의 극성이 반전되는 도트 반전방식(이하에서는 '2 이상의 도트 반전 방식'이라 한다)을 사용하는 액정 디스플레이 장치에서 데이터 신호 전압 반전 시의 신호지연(RC Delay)에 의한 인접한 두 라인간의 상대적 충전율의 차이를 보완하기 위한 공통 전극 전압 발생 회로 및 방법과 상기 공통 전극 전압 발생 회로 및 방법을 적용한 액정 디스플레이 장치를 제공하기 위한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, a common electrode voltage generation circuit, and a method using two or more dot inversion driving methods, and more particularly, a dot inversion method in which the polarity of a data voltage is inverted based on a predetermined horizontal period greater than one. (Hereinafter, referred to as 'two or more dot inversion method') Common electrode voltage generation to compensate for the difference in relative charge rate between two adjacent lines due to signal delay (RC Delay) in data signal voltage inversion It is an object of the present invention to provide a liquid crystal display device employing the circuit and method and the common electrode voltage generating circuit and method.

액정 디스플레이 장치(Liquid Crystal Display: LCD)는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 디스플레이 장치이다. 이러한 액정 디스플레이는 대표적인 평판형의 디스플레이로서, 박막 트랜지스터(Thin Film Transistor: TFT)를 스위칭 소자로 사용한 TFT-LCD가 주로 이용되고 있다.A liquid crystal display (LCD) applies an electric field to a liquid crystal material having an anisotropy dielectric constant injected between two substrates, and adjusts the intensity of the electric field to control the amount of light transmitted through the substrate to provide a desired image signal. It is a display device obtained. Such a liquid crystal display is a typical flat panel display, and a TFT-LCD using a thin film transistor (TFT) as a switching element is mainly used.

TFT-LCD는 주사신호를 전달하는 다수의 게이트 라인과 이 게이트 라인에 교차하여 형성되며 화상 데이터를 전달하는 데이터 라인이 형성되며, 각 데이터 라인과 게이트 라인의 교차 영역에 화소가 형성된다. 그리고, 상기 각 게이트 라인과 데이터 라인의 교차 영역의 한 쪽에는 게이트가 게이트 라인에 연결되고 소스가 데이터 라인에 연결되며 드레인이 화소 전극에 연결되는 박막 트랜지스터가 형성되어 있다. The TFT-LCD is formed by crossing a plurality of gate lines for transmitting a scan signal and data lines for intersecting the gate lines, and forming a pixel in an intersection region of each data line and a gate line. A thin film transistor having a gate connected to the gate line, a source connected to the data line, and a drain connected to the pixel electrode is formed at one side of the intersection region of each gate line and the data line.                         

디스플레이 장치의 해상도가 증가하는 추세에 따라, 고해상도의 액티브 매트릭스 방식 액정 디스플레이 장치의 구동에서 플리커(flicker)의 저하와 소비전류의 최소화는 중요한 과제이다. As the resolution of display devices increases, the reduction of flicker and the minimization of current consumption are important challenges in driving high-resolution active matrix liquid crystal display devices.

기존의 라인 반전 방식(line inversion)이 가지고 있는 크로스톡(cross-talk) 심화 등의 문제점을 극복하기 위하여, 데이터의 극성이 1 수평 주기(horizontal period)의 단위로 변환되며, 동일한 게이트 라인에 연결된 인접한 화소간에 극성이 반대로 인가되게 하는 방식인 1 도트 반전 방식이 제시되었으나, 소비 전력이 높고 또한 플리커(flicker) 레벨의 저하가 용이하지 않다. In order to overcome the problems such as the cross-talk deepening of the existing line inversion, the polarity of the data is converted into a unit of one horizontal period and connected to the same gate line. Although a 1 dot inversion method has been proposed, which allows a polarity to be applied oppositely between adjacent pixels, the power consumption is high and the flicker level is not easily lowered.

따라서 그 대안으로서 2 도트 반전 방식이 제시되었으며, 이는 2 수평 주기의 단위로 극성이 변환되게 하여 전력소모를 억제하려는 방법이나, 상기 소비 전력과 플리커 레벨의 문제를 개선하는 대신에 화면상에 가로줄 무늬가 발생하는 문제점이 나타나고 있다.Therefore, a two-dot inversion scheme has been proposed as an alternative, which is a method of suppressing power consumption by allowing polarity to be converted in units of two horizontal periods, or instead of improving the problem of power consumption and flicker level, a horizontal line pattern is displayed on the screen. There is a problem that occurs.

이는 인접한 라인간의 충전율의 차이에 의하여 발생되는 문제로서 도1에서 2 도트 반전 방식의 구동방식을 도시하였다.This is a problem caused by the difference in the filling rate between adjacent lines in FIG.

도1에 나타낸 것처럼 2 도트 반전 구동 방식에서는 홀수 프레임과 짝수 프레임간에 홀수 라인과 짝수 라인의 게이트 온 신호와 데이터 신호 반전간의 타이밍이 달라지게 되는데, 각각의 게이트 온 신호와 데이터 신호의 반전간의 타이밍을 홀수 프레임에서의 홀수 라인의 경우(10), 짝수 프레임에서의 홀수 라인의 경우(20), 홀수 프레임에서의 짝수 라인의 경우(30), 짝수 프레임에서의 짝수 라인의 경우(40)에 대하여 각각 나타내었으며, 각각의 게이트 온 신호(60), 데이터 신호(70), 신호 지연에 의해 변형된 데이터 신호(80) 및 공통 전극 전압(50)을 나타내었다.As shown in FIG. 1, in the two-dot inversion driving method, the timing between the gate-on signal and the data signal inversion of the odd line and the even line is changed between the odd frame and the even frame. For odd lines in odd frames (10), odd lines in even frames (20), even lines in odd frames (30), and even lines in even frames (40), respectively. Each gate on signal 60, data signal 70, data signal 80 modified by signal delay, and common electrode voltage 50 are shown.

도1에 나타낸 바와 같이 2 도트 반전 구동 방식에서는 동일한 프레임의 인접한 수직 라인에서 상대적인 충전율 차이가 발생하게 된다. 즉 홀수 프레임에서의 짝수 라인의 경우(30) 데이터 전압(70)은 액정 디스플레이 패널의 배선저항과 기생 용량(capacitance)에 기인한 RC Delay가 발생하여 실제로는 변형된 데이터 전압(80)으로 인가되게 되어, 게이트의 온 동안에 데이터가 충분히 charging 되지 않는 영역이 발생하며 discharging 되는 경우에도 이는 동일하게 적용되는데 비하여, 홀수 프레임에서의 홀수 라인(10)의 경우는 데이터 전압의 반전이 없으므로 게이트 온 상태인 동안에 데이터 극성의 변화 없이 이미 charging 되어 포화(saturation)상태에 도달한 데이터 전압 영역에 존재하게 되므로 상기 홀수 프레임에서의 짝수 라인의 경우(30)와 같이 charging 또는 discharging의 불충분이 발생하지 않게 된다.As shown in Fig. 1, in the two-dot inversion driving method, a difference in relative filling rate occurs in adjacent vertical lines of the same frame. That is, in the case of the even line in the odd frame 30, the data voltage 70 causes the RC delay due to the wiring resistance and the parasitic capacitance of the liquid crystal display panel to be actually applied to the modified data voltage 80. The same applies to the case where the data is not sufficiently charged while the gate is on and is discharging, whereas the odd line 10 in the odd frame has no inversion of the data voltage while the gate is in the on state. In the data voltage region which is already charged and reaches saturation without changing the data polarity, insufficient charging or discharging does not occur as in the case of the even line 30 in the odd frame.

따라서, 위의 홀수 프레임에서의 홀수 라인(10)의 경우 및 홀수 프레임에서의 짝수 라인의 경우(30)의 차이와 같이 두 인접한 라인간에 상대적인 충전율 차이가 발생하게 되며 이러한 차이는 화면상에서 가로줄 무늬의 형태로 나타나게 되는데, 도2에서는 이러한 결과로 나타나는 가로줄 무늬를 예시하였다.Therefore, as shown in the case of the odd line 10 in the odd frame and the even line 30 in the odd frame, a difference in the filling rate between two adjacent lines may occur. It appears in the form, Figure 2 illustrates the horizontal stripes resulting from this.

상기와 같은 두 인접한 라인간의 상대적 충전율의 차이는, 반드시 2 도트 반전 구동의 경우뿐만이 아니라 2 이상의 도트 반전 방식, 즉 3 도트, 4 도트 또는 일반적인 n 도트 반전 구동의 경우 등 1보다 큰 수평 주기를 단위로 데이터 신호의 극성이 변환되는 경우에도 발생하며, 그 결과로 상기와 같은 가로줄 무늬의 불량이 나타날 수 있는 것은 물론이다. The difference in the relative filling rate between two adjacent lines as described above is not necessarily a case of two-dot inversion driving but also a unit of horizontal period greater than one, such as two or more dot inversion schemes, that is, three dots, four dots, or a general n dot inversion driving unit. This occurs even when the polarity of the data signal is converted, and as a result, the above-described defects in the horizontal stripes may appear.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 2 이상의 도트 반전방식을 사용하는 액정 디스플레이 장치에서 데이터 신호 전압 반전 시의 신호지연에 의한 인접한 두 라인간의 상대적 충전율의 차이를 보완하기 위한 공통 전극 전압 발생 회로 및 방법과 상기 공통 전극 전압 발생 회로 및 방법을 적용한 액정 디스플레이 장치를 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and in a liquid crystal display device using two or more dot inversion methods, a common electrode voltage is generated to compensate for a difference in relative charge rate between two adjacent lines due to signal delay during data signal voltage inversion. It is an object of the present invention to provide a liquid crystal display device employing the circuit and method and the common electrode voltage generating circuit and method.

이와 같은 목적을 달성하기 위하여, 본 발명의 한 특징에 의한 액정 디스플레이 장치는, 다수의 게이트라인, 상기 다수의 게이트라인과 절연되어 교차하는 다수의 데이터라인, 상기 게이트라인에 연결되는 게이트 전극과 상기 데이터라인에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극 및 상기 화소 전극에 대향되어 공통 전압을 인가하기 위한 공통 전극이 형성되어 있는 액정 디스플레이 패널, 상기 액정 디스플레이 패널을 구동시키기 위하여 상기 게이트라인에 박막 트랜지스터를 온/오프 시키는 게이트 신호를 인가하기 위한 게이트 드라이버, 상기 액정 디스플레이 패널을 구동시키기 위하여 상기 데이터라인에 화상신호를 나타내는 데이터 전압을 인가하기 위한 데이터 드라이버 및 상기 게이트 드라이버에서 상기 박막 트랜지스터를 온 시키기 위한 신호가 인가되기 이전에, 상기 데이터 신호 반전시의 신호지연에 의한 인접 라인간의 충전율 차이를 보상할 수 있는 미리 설정된 시간만큼 앞서서 상기 공통 전압의 전위를 스윙하여 상기 데이터 신호 전압과의 차이를 크게 하기 위한 공통 전극 전압 발생부를 포함한다.In order to achieve the above object, a liquid crystal display device according to an aspect of the present invention, a plurality of gate lines, a plurality of data lines insulated from and cross the plurality of gate lines, the gate electrode connected to the gate line and the A plurality of thin film transistors having a source electrode connected to a data line, a pixel electrode connected to a drain electrode of the thin film transistor, and a common electrode opposite to the pixel electrode to apply a common voltage, the liquid crystal display panel being formed A gate driver for applying a gate signal to turn on / off a thin film transistor to the gate line to drive a liquid crystal display panel, and data for applying a data voltage representing an image signal to the data line to drive the liquid crystal display panel Drag Before the signal for turning on the thin film transistor is applied to the image driver and the gate driver, the potential of the common voltage is advanced by a predetermined time to compensate for the difference in charge rate between adjacent lines due to the signal delay during the data signal inversion. It includes a common electrode voltage generator for swinging to increase the difference with the data signal voltage.

바람직하게는, 상기 액정 디스플레이 장치의 상기 공통 전극 전압 발생부는, 데이터 로드 신호와 클락 신호를 입력하여 소정의 변형된 데이터 로드 신호를 출력하기 위한 로직 발생부 및 상기 로직 발생부에 연결되며, 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 회로부를 포함하는 것을 특징으로 한다.Preferably, the common electrode voltage generator of the liquid crystal display device is connected to a logic generator and a logic generator for inputting a data load signal and a clock signal to output a predetermined modified data load signal. And an integrated circuit unit for integrating the data load signal thus outputted as a predetermined modified common electrode voltage signal.

바람직하게는, 상기 액정 디스플레이 장치의 상기 적분 회로부는, 한쪽 단이 상기 변형된 데이터 로드 신호를 입력하는 입력 단이 되며, 다른 한쪽 단이 연산 증폭기의 부입력 단에 연결되는 저항, 한쪽 단이 상기 저항과 상기 연산 증폭기의 공통 단자에 연결되고 다른 한쪽 단이 상기 연산 증폭기의 출력 단자에 연결되는 커패시터 및 정입력, 부입력 및 출력 단자를 가지며, 상기 변형 전의 공통 전극 전압을 정입력으로 하고, 부입력 단자가 상기 저항 및 커패시터의 공통 단자에 연결되며, 출력단자가 상기 커패시터의 한 쪽 단자에 연결되는 연산 증폭기로 구성되어, 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 회로부인 것을 특징으로 한다.Preferably, the integrating circuit portion of the liquid crystal display device has an input terminal of which one end is inputting the modified data load signal, the other end of which is connected to a negative input terminal of an operational amplifier, and one end of which is the input terminal. A capacitor and a positive input, a negative input and an output terminal connected to a resistor and a common terminal of the operational amplifier, and the other end of which is connected to an output terminal of the operational amplifier, wherein the common electrode voltage before the deformation is a positive input; An input terminal is connected to the common terminal of the resistor and the capacitor, and the output terminal is composed of an operational amplifier connected to one terminal of the capacitor, integrating the modified data load signal to output as a predetermined modified common electrode voltage signal It is an integral circuit part.

바람직하게는, 상기 액정 디스플레이 장치의 상기 로직 발생부는, 소정의 펄스 열로 이루어지는 데이터 로드 신호와 클락 신호를 입력으로 하여, 소정의 리셋 신호로 변환시키기 위한 리셋 신호 발생부 및 상기 리셋 신호 발생부와 연결되며, 상기 리셋 신호와 클락 신호를 입력으로 하여 상기 소정의 변형된 데이터 로드 신 호를 출력하기 위한 신호 변환부를 포함하는 것을 특징으로 한다.Preferably, the logic generator of the liquid crystal display device is connected to a reset signal generator and a reset signal generator for converting a data load signal and a clock signal of a predetermined pulse string into a predetermined reset signal. And a signal converter for outputting the predetermined modified data load signal by using the reset signal and the clock signal as inputs.

본 발명의 다른 한 가지 특징에 의한 공통 전극 전압 발생 회로는 액정 디스플레이 패널, 게이트 드라이버, 데이터 드라이버를 포함하는 액정 디스플레이 장치에서, 상기 액정 디스플레이 패널에 공통 전극 전압을 공급하기 위한 공통 전극 전압 발생 회로이며, 액정 디스플레이 장치를 2 이상의 도트 반전 구동시킴에 따라, 게이트 드라이버에서 박막 트랜지스터를 온 시키기 위한 신호가 인가되기 이전에, 데이터 신호 반전시의 신호지연에 의한 인접한 라인간의 충전율 차이를 보상할 수 있는 소정의 시간만큼 앞서서 공통 전극 전압의 전위를 스윙하여 상기 데이터 신호 전압과의 차이를 크게 하는 공통 전극 전압 발생 회로이다.The common electrode voltage generating circuit according to another aspect of the present invention is a common electrode voltage generating circuit for supplying a common electrode voltage to the liquid crystal display panel in a liquid crystal display device including a liquid crystal display panel, a gate driver, and a data driver. When the liquid crystal display is driven with two or more dot inversions, the difference in charge rate between adjacent lines due to a signal delay in inversion of the data signal before the signal for turning on the thin film transistor in the gate driver is compensated. A common electrode voltage generation circuit that swings the potential of the common electrode voltage ahead of time to increase the difference with the data signal voltage.

바람직하게는, 상기 공통 전극 전압 발생 회로는 데이터 로드 신호와 클락 신호를 입력하여 소정의 변형된 데이터 로드 신호를 출력하기 위한 로직 발생부 및 상기 로직 발생부에 연결되어 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 회로부를 포함하는 것을 특징으로 한다.Preferably, the common electrode voltage generation circuit is connected to the logic generator and a logic generator for inputting a data load signal and a clock signal to output a predetermined modified data load signal to integrate the modified data load signal And an integrated circuit unit for outputting the predetermined modified common electrode voltage signal.

바람직하게는, 상기 공통 전극 전압 발생 회로의 상기 적분 회로부는, 한쪽 단이 상기 변형된 데이터 로드 신호를 입력하는 입력 단이 되며, 다른 한쪽 단이 연산 증폭기의 부입력 단에 연결되는 저항, 한쪽 단이 상기 저항과 상기 연산 증폭기의 공통 단자에 연결되고 다른 한쪽 단이 상기 연산 증폭기의 출력 단자에 연결되는 커패시터 및 정입력, 부입력 및 출력 단자를 가지며, 상기 변형 전의 공통 전극 전압을 정입력으로 하고, 부입력 단자가 상기 저항 및 커패시터의 공통 단자에 연결되며, 출력단자가 상기 커패시터의 한 쪽 단자에 연결되는 연산 증폭기로 구성되어, 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 회로부인 것을 특징으로 한다.Preferably, the integrating circuit portion of the common electrode voltage generator circuit has one end being an input terminal for inputting the modified data load signal, and the other end being a resistor connected to the negative input terminal of the operational amplifier, one end thereof. A capacitor and a positive input, a negative input and an output terminal connected to the resistor and a common terminal of the operational amplifier, and the other end of which is connected to the output terminal of the operational amplifier, and the common electrode voltage before the deformation is a positive input; A negative input terminal is connected to a common terminal of the resistor and a capacitor, and an output terminal is configured as an operational amplifier connected to one terminal of the capacitor, and integrates the modified data load signal to change a predetermined modified common electrode voltage signal. It is characterized in that it is an integrated circuit section for outputting.

바람직하게는, 상기 공통 전극 전압 발생 회로의 상기 로직 발생부는, 소정의 펄스 열로 이루어지는 데이터 로드 신호와 클락 신호를 입력으로 하여, 소정의 리셋 신호로 변환시키기 위한 리셋 신호 발생부 및 상기 리셋 신호 발생부와 연결되며, 상기 리셋 신호와 클락 신호를 입력으로 하여 상기 소정의 변형된 데이터 로드 신호를 출력하기 위한 신호 변환부를 포함하는 것을 특징으로 한다.Preferably, the logic generator of the common electrode voltage generation circuit includes a reset signal generator and a reset signal generator for converting a data load signal and a clock signal of a predetermined pulse string into a predetermined reset signal as inputs. And a signal converter configured to output the predetermined data load signal by inputting the reset signal and the clock signal.

본 발명의 또 다른 한 가지 특징에 의한 2 이상의 도트 반전 구동 방법은, 액정 디스플레이 패널, 게이트 드라이버, 데이터 드라이버 및 공통 전극 전압 발생부를 포함하는 액정 디스플레이 장치를 구동하기 위한 2 이상의 도트 반전 구동 방법이며, 상기 데이터 드라이버에 입력되는 데이터 로드 신호가 상승함에 따라 상기 데이터 라인에 데이터가 인가되는 제1 단계, 상기 데이터 로드 신호의 상승에 따라 상기 공통 전극 전압 발생부에 의하여 공통전압이 반전되어 상기 데이터 신호 전압과 상기 공통 전압과의 차이가 증가하는 제2 단계 및 상기 제2 단계에서 상기 공통 전압이 반전된 후 상기 데이터 신호 반전시의 신호지연에 의한 인접한 라인간의 충전율 차이를 보상할 수 있는 소정의 시간이 경과한 후 상기 게이트 드라이버의 신호에 의하여 상기 액정 디스플레이 패널상의 박막 트랜지스터를 온 시키는 제3 단계를 포함한다.The two or more dot inversion driving method according to another feature of the present invention is a two or more dot inversion driving method for driving a liquid crystal display device including a liquid crystal display panel, a gate driver, a data driver, and a common electrode voltage generator, The first step of applying data to the data line as the data load signal input to the data driver rises, the common voltage is inverted by the common electrode voltage generator according to the rise of the data load signal, thereby the data signal voltage. And a predetermined time for compensating for the difference in charge rate between adjacent lines due to the signal delay at the time of inversion of the data signal after the common voltage is inverted and the difference between the common voltage and the second step is increased. After the elapsed time, the liquid And a third step of turning on the thin film transistor on the positive display panel.

바람직하게는, 상기 제2 단계는 상기 데이터 로드 신호와 소정의 클락 신호 를 입력하여 소정의 변형된 데이터 로드 신호를 출력하는 로직 발생 단계 및 상기 로직 발생 단계에서 발생된 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 단계를 포함하는 것을 특징으로 한다.Preferably, the second step may include a logic generation step of outputting a predetermined modified data load signal by inputting the data load signal and a predetermined clock signal and integrating the modified data load signal generated in the logic generation step. And outputting the signal as a predetermined modified common electrode voltage signal.

바람직하게는, 상기 로직 발생 단계는, 소정의 펄스 열로 이루어지는 데이터 로드 신호와 상기 소정의 클락 신호를 입력으로 하여, 소정의 리셋 신호로 변환시키기 위한 리셋 신호 발생 단계 및 상기 리셋 신호 발생 단계에서 발생된 상기 리셋 신호와 클락 신호를 입력으로 하여 상기 소정의 변형된 데이터 로드 신호를 출력하기 위한 신호 변환 단계를 포함하는 것을 특징으로 한다.Preferably, the logic generating step includes a reset signal generation step for converting a data load signal consisting of a predetermined pulse string and the predetermined clock signal into a predetermined reset signal and the reset signal generating step. And a signal conversion step of outputting the predetermined modified data load signal by inputting the reset signal and the clock signal.

본 발명의 또 다른 한 가지 특징에 의한 공통 전극 전압 발생 방법은, 액정 디스플레이 패널, 게이트 드라이버, 데이터 드라이버를 포함하는 액정 디스플레이 장치에서, 상기 액정 디스플레이 패널에 공통 전극 전압을 공급하기 위한 공통 전극 전압 발생 방법이며, 액정 디스플레이 장치를 2 이상의 도트 반전 구동시킴에 따라 게이트 드라이버에서 박막 트랜지스터를 온 시키기 위한 신호가 인가되기 이전에, 데이터 신호 반전시의 신호지연에 의한 인접한 라인간의 충전율 차이를 보상할 수 있는 소정의 시간만큼 앞서서 공통 전극 전압의 전위를 스윙하여 상기 데이터 신호 전압과의 차이를 크게 하는 공통 전극 전압 발생 방법이다.According to another aspect of the present invention, a method of generating a common electrode voltage includes: generating a common electrode voltage for supplying a common electrode voltage to the liquid crystal display panel in a liquid crystal display device including a liquid crystal display panel, a gate driver, and a data driver A method of driving a liquid crystal display device with two or more dot inversions may compensate for a difference in charge rate between adjacent lines due to a signal delay in inversion of a data signal before a signal for turning on a thin film transistor in a gate driver is applied. The common electrode voltage generation method of swinging the potential of the common electrode voltage ahead of a predetermined time to increase the difference with the data signal voltage.

바람직하게는, 상기 공통 전극 전압 발생 방법은, 데이터 로드 신호와 클락 신호를 입력하여 소정의 변형된 데이터 로드 신호를 출력하는 로직 발생 단계 및 상기 로직 발생 단계에서 발생된 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 단계를 포함하는 것을 특징으로 한 다.Preferably, the common electrode voltage generation method may include a logic generation step of inputting a data load signal and a clock signal to output a predetermined modified data load signal and integrating the modified data load signal generated in the logic generation step. It characterized in that it comprises an integration step of outputting as a predetermined modified common electrode voltage signal.

바람직하게는, 상기 로직 발생 단계는, 소정의 펄스 열로 이루어지는 데이터 로드 신호와 클락 신호를 입력으로 하여, 소정의 리셋 신호로 변환시키기 위한 리셋 신호 발생 단계 및 상기 리셋 신호 발생 단계에서 발생된 상기 리셋 신호와 클락 신호를 입력으로 하여 상기 소정의 변형된 데이터 로드 신호를 출력하기 위한 신호 변환 단계를 포함하는 것을 특징으로 한다.Preferably, the logic generating step includes a reset signal generation step for converting a data load signal and a clock signal consisting of a predetermined pulse string into a predetermined reset signal and the reset signal generated in the reset signal generation step. And a signal conversion step of outputting the predetermined modified data load signal by using the clock signal as an input.

이하에서는 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도3은 본 발명의 2 이상의 도트 반전 구동 방식에 의한 액정 디스플레이 장치를 나타낸다.Fig. 3 shows a liquid crystal display device by two or more dot inversion driving methods of the present invention.

본 발명의 바람직한 실시예의 액정 디스플레이 장치는, 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)의 드레인 전극에 연결되는 화소 전극, 화소 전극에 대향되어 공통 전압(Common Voltage)을 인가하기 위한 공통 전극, 액정 및 스토리지 커패시터(Storage Capacitor)로 구성된 화소(810)가 다수 형성되어 있는 액정 디스플레이 패널(800), 게이트라인에 박막 트랜지스터를 온/오프 시키는 게이트 신호를 인가하기 위한 게이트 드라이버(600), 데이터라인에 화상신호를 나타내는 데이터 전압을 인가하기 위한 데이터 드라이버(500) 및 공통 전극 전압 발생부(700)를 포함한다.The liquid crystal display device according to the preferred embodiment of the present invention includes a thin film transistor (TFT), a pixel electrode connected to a drain electrode of the thin film transistor (TFT), a common electrode for applying a common voltage opposite to the pixel electrode, and a liquid crystal. And a liquid crystal display panel 800 in which a plurality of pixels 810 including storage capacitors are formed, a gate driver 600 for applying a gate signal for turning on / off a thin film transistor to a gate line, and a data line. A data driver 500 and a common electrode voltage generator 700 for applying a data voltage representing an image signal are included.

도4는 본 발명의 바람직한 실시예로서 액정 디스플레이 장치를 구동하기 위한 공통 전극 전압 발생부(700)의 회로 구성을 나타낸다. 4 shows a circuit configuration of a common electrode voltage generator 700 for driving a liquid crystal display device as a preferred embodiment of the present invention.                     

또한, 도5는 본 발명의 공통 전극 전압 발생부(700)의 각 부에서의 신호와 각 구동 신호의 timing을 게이트 구동 신호(S100)와 비교하여 나타낸다.5 shows the timing of each signal and the signal of each part of the common electrode voltage generator 700 of the present invention in comparison with the gate driving signal S100.

본 실시예에서의 액정 디스플레이 장치의 공통 전극 전압 발생부(700)는 데이터 로드 신호(S10)와 클락 신호(S20)를 입력하여 소정의 변형된 데이터 로드 신호(S50)를 출력하기 위한 로직 발생부(715) 및 로직 발생부(715)에 연결되며, 변형된 데이터 로드 신호(S50)를 적분하여 소정의 변형된 공통 전극 전압 신호(S60)로서 출력하는 적분 회로부(740)를 포함한다.The common electrode voltage generator 700 of the liquid crystal display according to the present exemplary embodiment may include a logic generator for inputting the data load signal S10 and the clock signal S20 to output a predetermined modified data load signal S50. And an integrated circuit unit 740 connected to the logic generator 715 and integrating the modified data load signal S50 and outputting the integrated data load signal S50 as a predetermined modified common electrode voltage signal S60.

여기서, 적분 회로부(740)는 한쪽 단이 변형된 데이터 로드 신호(S50)를 입력하는 입력 단이 되며, 다른 한쪽 단이 연산 증폭기(730)의 부입력 단에 연결되는 저항(720), 한쪽 단이 저항(720)과 연산 증폭기(730)의 공통 단자에 연결되고 다른 한쪽 단이 연산 증폭기(730)의 출력 단자에 연결되는 커패시터(725) 및 정입력, 부입력 및 출력 단자를 가지며, 변형 전의 공통 전극 전압(S30)을 정입력으로 하고, 부입력 단자가 저항(720) 및 커패시터(725)의 공통 단자에 연결되며, 출력단자가 커패시터(725)의 한 쪽 단자에 연결되는 연산 증폭기(730)로 구성되어, 변형된 데이터 로드 신호(S50)를 적분하여 소정의 변형된 공통 전극 전압 신호(S60)로서 출력한다.Here, the integral circuit unit 740 is an input terminal for inputting the modified data load signal S50 at one end thereof, and the other end of the resistor 720 and one end connected to the negative input end of the operational amplifier 730. It has a capacitor 725 and positive input, negative input and output terminals connected to the common terminal of the resistor 720 and the operational amplifier 730 and the other end connected to the output terminal of the operational amplifier 730, The operational amplifier 730 having the common electrode voltage S30 as a positive input, a negative input terminal connected to a common terminal of the resistor 720 and the capacitor 725, and an output terminal connected to one terminal of the capacitor 725. The integrated data load signal S50 is integrated and output as a predetermined modified common electrode voltage signal S60.

여기서, 로직 발생부(715)는, 1 수평 라인의 구동주기를 가지는 소정의 펄스 열로 이루어지는 데이터 로드 신호(S10)와 클락 신호(S20)를 입력으로 하여, 2 이상의 수평 라인의 구동주기를 가지는 소정의 리셋 신호(S40)로 변환시키기 위한 리셋 신호 발생부(705) 및 리셋 신호 발생부(705)와 연결되며, 리셋 신호(S40)와 클 락 신호(S20)를 입력으로 하여 소정의 변형된 데이터 로드 신호(S50)를 출력하기 위한 신호 변환부(710)를 포함한다.Here, the logic generation unit 715 receives a data load signal S10 and a clock signal S20 composed of a predetermined pulse string having a drive cycle of one horizontal line as inputs, and has a predetermined drive cycle of two or more horizontal lines. Is connected to a reset signal generator 705 and a reset signal generator 705 for converting the reset signal S40 into a reset signal S40. The predetermined modified data is inputted with the reset signal S40 and the clock signal S20 as inputs. And a signal converter 710 for outputting the load signal S50.

본 발명의 한 실시예로서의 액정 디스플레이의 2 이상의 도트 반전 구동 방법은 액정 디스플레이 장치를 상기 도1에 나타낸 바와 같이 도트 반전 구동시킴에 따라 데이터 신호 반전시의 신호지연에 의해 발생할 수 있는 인접한 라인간의 충전율 차이를 보상하기 위하여, 게이트 드라이버(600)에서 박막 트랜지스터(TFT)를 온 시키기 위한 신호(S100)가 인가되기 이전에, 데이터 신호 반전시의 신호지연을 보상할 수 있는 소정의 시간만큼 앞서서 상기 공통 전극 전압의 전위를 스윙하여 상기 데이터 신호 전압과의 차이를 크게 함으로써, 상기 인접한 라인 간의 충전율의 차이를 보상하기 위한 것이며, 데이터 로드 신호(S10)와 클락 신호(S20)를 입력하여 소정의 변형된 데이터 로드 신호(S50)를 출력하는 로직 발생 단계 및 로직 발생 단계에서 발생된 변형된 데이터 로드 신호(S50)를 적분하여 소정의 변형된 공통 전극 전압 신호(S60)로서 출력하는 적분 단계를 포함하는 방법이며, 여기서 상기 로직 발생 단계는, 1 수평 라인의 구동주기(1 horizontal period)를 가지는 소정의 펄스 열로 이루어지는 데이터 로드 신호(S10)와 클락 신호(S20)를 입력으로 하여, 2 이상의 수평 라인의 구동주기를 가지는 소정의 리셋 신호(S40)로 변환시키기 위한 리셋 신호 발생 단계 및 리셋 신호 발생 단계에서 발생된 리셋 신호(S40)와 클락 신호(S20)를 입력으로 하여 소정의 변형된 데이터 로드 신호(S50)를 출력하기 위한 신호 변환 단계를 포함한다.In the method of driving two or more dot inversions of a liquid crystal display as an embodiment of the present invention, the difference in charge rate between adjacent lines that may be caused by signal delay in data signal inversion when the liquid crystal display device is driven by dot inversion as shown in FIG. In order to compensate for the problem, before the signal S100 for turning on the thin film transistor TFT is applied from the gate driver 600, the common electrode is advanced by a predetermined time to compensate for the signal delay in inverting the data signal. Swinging the potential of the voltage to increase the difference between the data signal voltage, to compensate for the difference in the charge rate between the adjacent line, input data load signal (S10) and clock signal (S20) to the predetermined modified data Logic generation step of outputting load signal S50 and modified data generated in logic generation step An integration step of integrating the load signal S50 and outputting it as a predetermined modified common electrode voltage signal S60, wherein the logic generation step has a driving period of one horizontal line; A reset signal generation step and a reset signal generation step for converting the data load signal S10 and the clock signal S20 composed of a predetermined pulse string into inputted reset signals S40 having a driving cycle of two or more horizontal lines as inputs. And a signal conversion step of outputting a predetermined modified data load signal S50 by inputting the reset signal S40 and the clock signal S20 generated in the step.

실시예는 상기 도4 및 도5에 도시한 바와 같이 로직 발생부(715)를 구성하는 리셋 신호 발생부(705)에서 데이터 로드 신호(S10)를 사용하여 리셋 신호(S40)를 만들어 내는 구성을 개시하고 있으며, 여기서 로직 발생부의 구성에 따라, 데이터 신호 반전시의 신호지연을 보상할 수 있는 소정의 시간만큼 앞서서 공통 전극 전압의 전위를 스윙하여 데이터 신호 전압과의 차이를 크게 한다는 본 발명의 주요한 기술적 사상의 범위 내에서, 변형된 데이터 로드 신호는 제1 실시예(S50-1) 및 제2 실시예(S50-2)와 같이 구현이 가능하고, 또한 적분 회로부(740)의 출력으로 얻어지는 변형된 공통 전극 전압 신호는 제1 실시예(S60-1) 및 제2 실시예(S60-2)와 같이 구현이 가능하다. 이를 구현하기 위한 구체적 게이트의 조합 및 회로 구성은 많은 변형이 가능할 뿐 아니라 당 업계의 통상의 지식을 가진 자에게 자명하므로 상세한 기술은 생략한다. 4 and 5, the reset signal generator 705 constituting the logic generator 715 generates a reset signal S40 using the data load signal S10. According to the configuration of the logic generator, a main difference of the data signal voltage is increased by swinging the potential of the common electrode voltage before a predetermined time to compensate for the signal delay during data signal inversion. Within the scope of the technical idea, the modified data load signal may be implemented as in the first embodiment S50-1 and the second embodiment S50-2, and is obtained by the output of the integration circuit unit 740. The common electrode voltage signal may be implemented as in the first embodiment S60-1 and the second embodiment S60-2. The specific combination of the gate and circuit configuration for implementing this is not only a number of possible modifications but also those skilled in the art will be omitted for the detailed description.

본 발명에 의한 2 이상의 도트 반전 구동 방식에 의한 액정 디스플레이 장치, 공통 전극 전압 발생 회로 및 방법은 본 발명의 기술적 사상의 범위 내에서 다양한 형태로 변형, 응용 가능하며 상기 바람직한 실시예에 한정되지 않는다.The liquid crystal display device, the common electrode voltage generation circuit and the method by the two or more dot inversion driving methods according to the present invention can be modified and applied in various forms within the scope of the technical idea of the present invention and are not limited to the above preferred embodiment.

예를 들면, 본 발명의 기술적 사상의 범위 내에서 상기 공통 전극 전압을 구현하기 위한 회로는 다양하게 변형될 수 있으며, 상기 로직 발생부는 다양한 로직 게이트의 조합으로 용이하게 변형될 수 있다. For example, the circuit for implementing the common electrode voltage may be variously modified within the scope of the technical idea of the present invention, and the logic generator may be easily modified by a combination of various logic gates.

또한, 상기 실시예의 경우는 2 도트 반전 방식에 의한 구동의 경우에 초점을 맞추어 기술하고 있으나 2 이상의 도트 반전 방식의 경우, 즉 3 도트, 4 도트 또는 일반적인 n 도트의 경우에도 상기와 같은 인접한 라인간의 충전율 차이에 의한 문제는 마찬가지로 발생하며, 본 발명의 주요한 특징이 그대로 적용되는 동일한 기술 적 사상의 범위 내에서 이를 극복하기 위한 액정 디스플레이 장치, 공통 전극 전압 발생 회로 및 방법이 적용될 수 있음은 자명하다.In addition, the above embodiment focuses on the case of driving by the 2-dot inversion method, but in the case of two or more dot inversion methods, that is, in the case of 3 dots, 4 dots, or a general n dot, the adjacent lines as described above. The problem caused by the difference in charge rate is similarly generated, and it is apparent that a liquid crystal display device, a common electrode voltage generation circuit, and a method for overcoming the same may be applied within the scope of the same technical idea to which the main features of the present invention are applied.

상기 실시예와 도면은 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 목적이 아니며, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 상기 실시예 및 첨부된 도면에 한정되는 것은 아님은 물론이다.The embodiments and the drawings are only for the purpose of describing the contents of the invention in detail, and are not intended to limit the scope of the technical idea of the invention, the present invention described above has a general knowledge in the technical field to which the present invention belongs It is apparent that the present invention is not limited to the above embodiments and the accompanying drawings, since various substitutions, modifications, and changes are possible without departing from the technical spirit of the present invention.

본 발명에 의한 2 이상의 도트 반전 구동 방식에 의한 액정 디스플레이 장치, 공통 전극 전압 발생 회로 및 방법에 의하여, 종래 기술의 도트 반전 방식을 사용하는 액정 디스플레이 장치에서 발생하는 데이터 신호 전압 반전 시의 신호지연에 의한 인접한 두 라인간의 상대적 충전율의 차이에 기인한 화면상의 가로줄 무늬 발생 문제를 해결하는 것이 가능하게 되는 효과를 얻을 수 있다.By the liquid crystal display device, the common electrode voltage generation circuit and the method by the two or more dot inversion driving method according to the present invention, the signal delay in the data signal voltage inversion generated in the liquid crystal display device using the dot inversion method of the prior art Can achieve the effect of solving the problem of the horizontal stripes generated on the screen due to the difference in the relative filling rate between two adjacent lines.

Claims (14)

다수의 게이트라인, 상기 다수의 게이트라인과 절연되어 교차하는 다수의 데이터라인, 상기 게이트라인에 연결되는 게이트 전극과 상기 데이터라인에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극 및 상기 화소 전극에 대향되어 공통 전압을 인가하기 위한 공통 전극이 형성되어 있는 액정 디스플레이 패널;A plurality of thin film transistors having a plurality of gate lines, a plurality of data lines insulated from and intersecting the plurality of gate lines, a gate electrode connected to the gate line and a source electrode connected to the data line, and a drain of the thin film transistor A liquid crystal display panel having a pixel electrode connected to the electrode and a common electrode facing the pixel electrode to apply a common voltage; 상기 액정 디스플레이 패널을 구동시키기 위하여 상기 게이트라인에 박막 트랜지스터를 온/오프 시키는 게이트 신호를 인가하기 위한 게이트 드라이버;A gate driver for applying a gate signal for turning on / off a thin film transistor to the gate line to drive the liquid crystal display panel; 상기 액정 디스플레이 패널을 구동시키기 위하여 상기 데이터라인에 화상신호를 나타내는 데이터 전압을 인가하기 위한 데이터 드라이버; 및A data driver for applying a data voltage representing an image signal to the data line to drive the liquid crystal display panel; And 상기 게이트 드라이버에서 상기 박막 트랜지스터를 온 시키기 위한 신호가 인가되기 이전에, 상기 데이터 신호 반전시의 신호지연에 의한 인접 라인간의 충전율 차이를 보상할 수 있는 미리 설정된 시간만큼 앞서서 상기 공통 전압의 전위를 스윙하여 상기 데이터 신호 전압과의 차이를 크게 하기 위한 공통 전극 전압 발생부를 포함하는 것을 특징으로 하는 액정 디스플레이 장치.Before the signal for turning on the thin film transistor is applied by the gate driver, the potential of the common voltage is swinged by a predetermined time to compensate for the difference in charge rate between adjacent lines due to the signal delay during the data signal inversion. And a common electrode voltage generator for increasing a difference with the data signal voltage. 제1항에 있어서,The method of claim 1, 상기 공통 전극 전압 발생부는 데이터 로드 신호와 클락 신호를 입력하여 소정의 변형된 데이터 로드 신호를 출력하기 위한 로직 발생부; 및The common electrode voltage generator may include a logic generator configured to input a data load signal and a clock signal to output a predetermined modified data load signal; And 상기 로직 발생부에 연결되며, 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 회로부를 포함하는 것을 특징으로 하는 액정 디스플레이 장치. And an integrating circuit connected to the logic generating unit and integrating the modified data load signal and outputting the integrated data load signal as a predetermined modified common electrode voltage signal. 제2항에 있어서,The method of claim 2, 상기 적분 회로부는 한쪽 단이 상기 변형된 데이터 로드 신호를 입력하는 입력 단이 되며, 다른 한쪽 단이 연산 증폭기의 부입력 단에 연결되는 저항;The integrating circuit may include: a resistor at which one end is an input terminal for inputting the modified data load signal and the other end is connected to a negative input terminal of an operational amplifier; 한쪽 단이 상기 저항과 상기 연산 증폭기의 공통 단자에 연결되고 다른 한쪽 단이 상기 연산 증폭기의 출력 단자에 연결되는 커패시터; 및 A capacitor having one end connected to a common terminal of the resistor and the operational amplifier and the other end connected to an output terminal of the operational amplifier; And 정입력, 부입력 및 출력 단자를 가지며, 상기 변형 전의 공통 전극 전압을 정입력으로 하고, 부입력 단자가 상기 저항 및 커패시터의 공통 단자에 연결되며, 출력단자가 상기 커패시터의 한 쪽 단자에 연결되는 연산 증폭기로 구성되어, 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 회로부인 것을 특징으로 하는 액정 디스플레이 장치.Comprising a positive input, a negative input and an output terminal, the common electrode voltage before the deformation as a positive input, the negative input terminal is connected to the common terminal of the resistor and the capacitor, the output terminal is connected to one terminal of the capacitor And an integrated circuit unit configured to be an amplifier, integrating the modified data load signal, and outputting the integrated data load signal as a predetermined modified common electrode voltage signal. 제2항에 있어서,The method of claim 2, 상기 로직 발생부는, 소정의 펄스 열로 이루어지는 데이터 로드 신호와 클락 신호를 입력으로 하여, 소정의 리셋 신호로 변환시키기 위한 리셋 신호 발생부; 및The logic generation unit may include: a reset signal generation unit configured to input a data load signal and a clock signal formed of a predetermined pulse train and convert the data load signal into a predetermined reset signal; And 상기 리셋 신호 발생부와 연결되며, 상기 리셋 신호와 클락 신호를 입력으로 하여 상기 소정의 변형된 데이터 로드 신호를 출력하기 위한 신호 변환부를 포함하 는 것을 특징으로 하는 액정 디스플레이 장치.And a signal converter connected to the reset signal generator and configured to output the predetermined data load signal by inputting the reset signal and the clock signal. 액정 디스플레이 패널, 게이트 드라이버, 데이터 드라이버를 포함하는 액정 디스플레이 장치에서, 상기 액정 디스플레이 패널에 공통 전극 전압을 공급하기 위한 공통 전극 전압 발생 회로에 있어서,In a liquid crystal display device comprising a liquid crystal display panel, a gate driver, and a data driver, a common electrode voltage generation circuit for supplying a common electrode voltage to the liquid crystal display panel, 액정 디스플레이 장치를 2 이상의 도트 반전 구동시킴에 따라, 게이트 드라이버에서 박막 트랜지스터를 온 시키기 위한 신호가 인가되기 이전에, 데이터 신호 반전시의 신호지연에 의한 인접한 라인간의 충전율 차이를 보상할 수 있는 소정의 시간만큼 앞서서 공통 전극 전압의 전위를 스윙하여 상기 데이터 신호 전압과의 차이를 크게 하는 공통 전극 전압 발생 회로.By driving the liquid crystal display device with two or more dot inversions, a predetermined charge rate difference can be compensated between adjacent lines due to a signal delay during data signal inversion before a signal for turning on the thin film transistor in the gate driver is applied. And a common electrode voltage generation circuit that swings the potential of the common electrode voltage ahead of time to increase the difference with the data signal voltage. 제5항에 있어서,The method of claim 5, 상기 공통 전극 전압 발생 회로는 데이터 로드 신호와 클락 신호를 입력하여 소정의 변형된 데이터 로드 신호를 출력하기 위한 로직 발생부; 및The common electrode voltage generation circuit may include a logic generator for inputting a data load signal and a clock signal to output a predetermined modified data load signal; And 상기 로직 발생부에 연결되어 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 회로부를 포함하는 것을 특징으로 하는 공통 전극 전압 발생 회로. And an integrating circuit unit connected to the logic generating unit to integrate the modified data load signal and output the integrated data load signal as a predetermined modified common electrode voltage signal. 제6항에 있어서,The method of claim 6, 상기 적분 회로부는 한쪽 단이 상기 변형된 데이터 로드 신호를 입력하는 입 력 단이 되며, 다른 한쪽 단이 연산 증폭기의 부입력 단에 연결되는 저항;The integrating circuit may include a resistor having one end of the input terminal for inputting the modified data load signal and the other end of which is connected to the negative input terminal of the operational amplifier; 한쪽 단이 상기 저항과 상기 연산 증폭기의 공통 단자에 연결되고 다른 한쪽 단이 상기 연산 증폭기의 출력 단자에 연결되는 커패시터; 및 A capacitor having one end connected to a common terminal of the resistor and the operational amplifier and the other end connected to an output terminal of the operational amplifier; And 정입력, 부입력 및 출력 단자를 가지며, 상기 변형 전의 공통 전극 전압을 정입력으로 하고, 부입력 단자가 상기 저항 및 커패시터의 공통 단자에 연결되며, 출력단자가 상기 커패시터의 한 쪽 단자에 연결되는 연산 증폭기로 구성되어, 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 회로부인 것을 특징으로 하는 공통 전극 전압 발생 회로. Comprising a positive input, a negative input and an output terminal, the common electrode voltage before the deformation as a positive input, the negative input terminal is connected to the common terminal of the resistor and the capacitor, the output terminal is connected to one terminal of the capacitor And an integrated circuit configured to integrate the modified data load signal and output the integrated data load signal as a predetermined modified common electrode voltage signal. 제6항에 있어서,The method of claim 6, 상기 로직 발생부는, 소정의 펄스 열로 이루어지는 데이터 로드 신호와 클락 신호를 입력으로 하여, 소정의 리셋 신호로 변환시키기 위한 리셋 신호 발생부; 및The logic generation unit may include: a reset signal generation unit configured to input a data load signal and a clock signal formed of a predetermined pulse train and convert the data load signal into a predetermined reset signal; And 상기 리셋 신호 발생부와 연결되며, 상기 리셋 신호와 클락 신호를 입력으로 하여 상기 소정의 변형된 데이터 로드 신호를 출력하기 위한 신호 변환부를 포함하는 것을 특징으로 하는 공통 전극 전압 발생 회로. And a signal converter connected to the reset signal generator and configured to output the predetermined modified data load signal by inputting the reset signal and the clock signal. 액정 디스플레이 패널, 게이트 드라이버, 데이터 드라이버 및 공통 전극 전압 발생부를 포함하는 액정 디스플레이 장치를 구동하기 위한 2 이상의 도트 반전 구동 방법에 있어서,In the two or more dot inversion driving method for driving a liquid crystal display device comprising a liquid crystal display panel, a gate driver, a data driver and a common electrode voltage generator, 상기 데이터 드라이버에 입력되는 데이터 로드 신호가 상승함에 따라 상기 데이터 라인에 데이터가 인가되는 제1 단계;A first step of applying data to the data line as a data load signal input to the data driver rises; 상기 데이터 로드 신호의 상승에 따라 상기 공통 전극 전압 발생부에 의하여 공통전압이 반전되어 상기 데이터 신호 전압과 상기 공통 전압과의 차이가 증가하는 제2 단계; 및A second step in which the common voltage is inverted by the common electrode voltage generator to increase the difference between the data signal voltage and the common voltage as the data load signal rises; And 상기 제2 단계에서 상기 공통 전압이 반전된 후 상기 데이터 신호 반전시의 신호지연에 의한 인접한 라인간의 충전율 차이를 보상할 수 있는 소정의 시간이 경과한 후 상기 게이트 드라이버의 신호에 의하여 상기 액정 디스플레이 패널상의 박막 트랜지스터를 온 시키는 제3 단계를 포함하는 것을 특징으로 하는 2 이상의 도트 반전 구동 방법.The liquid crystal display panel according to the signal of the gate driver after a predetermined time has elapsed after the common voltage is inverted and a charge time difference between adjacent lines due to a signal delay in reversing the data signal has elapsed. And a third step of turning on the thin film transistor of the phase. 제9항에 있어서,The method of claim 9, 상기 제2 단계는 상기 데이터 로드 신호와 소정의 클락 신호를 입력하여 소정의 변형된 데이터 로드 신호를 출력하는 로직 발생 단계; 및The second step may include a logic generation step of inputting the data load signal and a predetermined clock signal to output a predetermined modified data load signal; And 상기 로직 발생 단계에서 발생된 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 단계를 포함하는 것을 특징으로 하는 2 이상의 도트 반전 구동 방법.And integrating the modified data load signal generated in the logic generation step and outputting the modified data load signal as a predetermined modified common electrode voltage signal. 제10항에 있어서,The method of claim 10, 상기 로직 발생 단계는, 소정의 펄스 열로 이루어지는 데이터 로드 신호와 상기 소정의 클락 신호를 입력으로 하여, 소정의 리셋 신호로 변환시키기 위한 리 셋 신호 발생 단계; 및The logic generation step may include: a reset signal generation step of converting a data load signal consisting of a predetermined pulse train and the predetermined clock signal into a predetermined reset signal; And 상기 리셋 신호 발생 단계에서 발생된 상기 리셋 신호와 클락 신호를 입력으로 하여 상기 소정의 변형된 데이터 로드 신호를 출력하기 위한 신호 변환 단계를 포함하는 것을 특징으로 하는 2 이상의 도트 반전 구동 방법. And a signal conversion step of outputting the predetermined modified data load signal by inputting the reset signal and the clock signal generated in the reset signal generation step. 액정 디스플레이 패널, 게이트 드라이버, 데이터 드라이버를 포함하는 액정 디스플레이 장치에서, 상기 액정 디스플레이 패널에 공통 전극 전압을 공급하기 위한 공통 전극 전압 발생 방법에 있어서,In a liquid crystal display device including a liquid crystal display panel, a gate driver, and a data driver, a method of generating a common electrode voltage for supplying a common electrode voltage to the liquid crystal display panel, 액정 디스플레이 장치를 2 이상의 도트 반전 구동시킴에 따라 게이트 드라이버에서 박막 트랜지스터를 온 시키기 위한 신호가 인가되기 이전에, 데이터 신호 반전시의 신호지연에 의한 인접한 라인간의 충전율 차이를 보상할 수 있는 소정의 시간만큼 앞서서 공통 전극 전압의 전위를 스윙하여 상기 데이터 신호 전압과의 차이를 크게 하는 공통 전극 전압 발생 방법.Predetermined time to compensate for the difference in charge rate between adjacent lines due to signal delay during data signal inversion before the liquid crystal display device drives two or more dot inversions and a signal for turning on the thin film transistor in the gate driver is applied. A method of generating a common electrode voltage which swings the potential of the common electrode voltage as much as before to increase the difference with the data signal voltage. 제12항에 있어서,The method of claim 12, 상기 공통 전극 전압 발생 방법은, 데이터 로드 신호와 클락 신호를 입력하여 소정의 변형된 데이터 로드 신호를 출력하는 로직 발생 단계; 및The common electrode voltage generation method may include a logic generation step of inputting a data load signal and a clock signal to output a predetermined modified data load signal; And 상기 로직 발생 단계에서 발생된 상기 변형된 데이터 로드 신호를 적분하여 소정의 변형된 공통 전극 전압 신호로서 출력하는 적분 단계를 포함하는 것을 특징으로 하는 공통 전극 전압 발생 방법.And integrating the modified data load signal generated in the logic generation step and outputting the modified data load signal as a predetermined modified common electrode voltage signal. 제13항에 있어서,The method of claim 13, 상기 로직 발생 단계는, 소정의 펄스 열로 이루어지는 데이터 로드 신호와 클락 신호를 입력으로 하여, 소정의 리셋 신호로 변환시키기 위한 리셋 신호 발생 단계; 및The logic generation step may include: a reset signal generation step of converting a data load signal and a clock signal formed of a predetermined pulse string into a predetermined reset signal; And 상기 리셋 신호 발생 단계에서 발생된 상기 리셋 신호와 클락 신호를 입력으로 하여 상기 소정의 변형된 데이터 로드 신호를 출력하기 위한 신호 변환 단계를 포함하는 것을 특징으로 하는 공통 전극 전압 발생 방법. And a signal conversion step of outputting the predetermined modified data load signal by inputting the reset signal and the clock signal generated in the reset signal generation step.
KR1020000081254A 2000-12-23 2000-12-23 liquid crystal display apparatus driven by at least 2 dot inversion method, circuit and method for generating common electrode voltage KR100656918B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000081254A KR100656918B1 (en) 2000-12-23 2000-12-23 liquid crystal display apparatus driven by at least 2 dot inversion method, circuit and method for generating common electrode voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000081254A KR100656918B1 (en) 2000-12-23 2000-12-23 liquid crystal display apparatus driven by at least 2 dot inversion method, circuit and method for generating common electrode voltage

Publications (2)

Publication Number Publication Date
KR20020052071A KR20020052071A (en) 2002-07-02
KR100656918B1 true KR100656918B1 (en) 2006-12-12

Family

ID=27685379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000081254A KR100656918B1 (en) 2000-12-23 2000-12-23 liquid crystal display apparatus driven by at least 2 dot inversion method, circuit and method for generating common electrode voltage

Country Status (1)

Country Link
KR (1) KR100656918B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480180B1 (en) * 2001-12-27 2005-04-06 엘지.필립스 엘시디 주식회사 Liquid crystal display apparatus driven 2-dot inversion type and method of dirving the same
KR100496542B1 (en) * 2002-08-29 2005-06-22 엘지.필립스 엘시디 주식회사 Liquid crystal display apparatus of 2-dot inversion type and method of dirving the same
KR101194647B1 (en) * 2006-06-30 2012-10-24 엘지디스플레이 주식회사 Common electrode driving circuit for liquid crystal display
TWI406249B (en) 2009-06-02 2013-08-21 Sitronix Technology Corp Driving circuit for dot inversion of liquid crystals
KR20130134814A (en) 2012-05-31 2013-12-10 삼성디스플레이 주식회사 Liquid crystal display device
CN107578741B (en) * 2017-09-28 2020-03-27 京东方科技集团股份有限公司 Shifting register unit and driving method thereof, grid driving circuit and display device
KR102580221B1 (en) * 2018-12-04 2023-09-20 삼성디스플레이 주식회사 Display apparatus and method of driving display panel using the same

Also Published As

Publication number Publication date
KR20020052071A (en) 2002-07-02

Similar Documents

Publication Publication Date Title
KR100361465B1 (en) Method of Driving Liquid Crystal Panel and Apparatus thereof
KR100338012B1 (en) Liquid Crystal Display apparatus using a swing common voltage and driving method therefor the same
US7973757B2 (en) Liquid crystal display
KR100272723B1 (en) Flat panel display device
US7812807B2 (en) Display device and driving device
US5598177A (en) Driving apparatus and method for an active matrix type liquid crystal display apparatus
US5825343A (en) Driving device and driving method for a thin film transistor liquid crystal display
US7215310B2 (en) Liquid crystal display device
CN104810001A (en) Drive circuit and a drive method of liquid crystal display panel
KR20050049383A (en) Liquid crystal display device, driving circuit for the same and driving method for the same
KR101070125B1 (en) Active matrix displays and drive control methods
KR100350726B1 (en) Method Of Driving Gates of LCD
KR100877456B1 (en) Display drive method, display element, and display
KR101308188B1 (en) Liquid Crystal Display And Driving Method Thereof
JP3059048B2 (en) Liquid crystal display device and driving method thereof
KR100656918B1 (en) liquid crystal display apparatus driven by at least 2 dot inversion method, circuit and method for generating common electrode voltage
KR100347065B1 (en) system for driving of an LCD apparatus and method for an LCD panel
KR101284940B1 (en) Apparatus and method for driving a liquid crystal display
JP2005165038A (en) Liquid crystal display device and its driving method, and gate driver
JP4270442B2 (en) Display device and driving method thereof
JP2005128101A (en) Liquid crystal display device
KR20070001475A (en) Low power liquid crystal display device
KR100560018B1 (en) A driving circuit of Liquid Crystal Display
JP4200709B2 (en) Display driving method, display element, and display device
JPH08328515A (en) Picture display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee