KR20020056018A - method for forming contact hole of semiconductor device - Google Patents

method for forming contact hole of semiconductor device Download PDF

Info

Publication number
KR20020056018A
KR20020056018A KR1020000085299A KR20000085299A KR20020056018A KR 20020056018 A KR20020056018 A KR 20020056018A KR 1020000085299 A KR1020000085299 A KR 1020000085299A KR 20000085299 A KR20000085299 A KR 20000085299A KR 20020056018 A KR20020056018 A KR 20020056018A
Authority
KR
South Korea
Prior art keywords
photoresist
mask
contact hole
pattern
patterned
Prior art date
Application number
KR1020000085299A
Other languages
Korean (ko)
Other versions
KR100393969B1 (en
Inventor
심경진
김홍익
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0085299A priority Critical patent/KR100393969B1/en
Publication of KR20020056018A publication Critical patent/KR20020056018A/en
Application granted granted Critical
Publication of KR100393969B1 publication Critical patent/KR100393969B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

PURPOSE: A method for fabricating a contact hole of a semiconductor device is provided to form a contact hole for designing a mask while being not affected by an optical proximity effect, by patterning photoresist while using a periodical line/space pattern and twice performing a photolithography process. CONSTITUTION: An insulation layer is formed on a semiconductor substrate(21). The first photoresist(22) is applied on the insulation layer. The first photoresist is patterned in the first direction by using the first mask in which a line/space pattern is defined. The second photoresist(23) is applied on the entire surface of the semiconductor substrate including the patterned first photoresist. The second photoresist is patterned in the second direction vertical to the first direction by using the second mask in which a line/space pattern is vertically defined with respect to the line/space pattern of the first mask. The insulation layer is selectively eliminated to form a contact hole by using the patterned first and second photoresist.

Description

반도체 소자의 콘택홀 형성방법{method for forming contact hole of semiconductor device}Method for forming contact hole of semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 공정 마진을 향상시키는데 적당한 반도체 소자의 콘택홀 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming contact holes in a semiconductor device suitable for improving process margins.

일반적으로 반도체 장치의 각종 패턴은 리소그라피(Lithography) 기술에 의해 형성된다는 것은 널리 알려져 있다.In general, it is well known that various patterns of semiconductor devices are formed by lithography technology.

상기 리소그라피 기술은 반도체 기판상의 절연막이나 도전막 등, 패턴을 형성하여야 할 막 위에 X선이나 자외선 등과 같은 광선의 조사에 의해 용해도(solubility)가 변화하는 포토레지스트를 형성하는 단계, 이 포토레지스트의 소정부분을 광선에 노출시킨 후 현상에 의해서 용해도가 큰 부분을 제거하여 포토레지스트 패턴을 형성하는 단계, 및 상기 패턴을 형성하여야 할 막의 노출된 부분을 에칭에 의하여 제거하여 배선이나 전극 등 각종 패턴을 형성하는 단계로 구성된다.The lithography technique forms a photoresist whose solubility is changed by irradiation with light such as X-rays or ultraviolet rays on a film, such as an insulating film or a conductive film on a semiconductor substrate, to which a pattern is to be formed. Exposing the portion to light rays and then removing the portion having high solubility by development to form a photoresist pattern; and removing the exposed portion of the film to be formed by etching to form various patterns such as wiring and electrodes. It consists of steps.

한편, 반도체 장치를 제조하는데 사용되어지는 패턴들의 대부분은 장방형으로 이루어지는데, 이러한 직선형 패턴을 웨이퍼상에 전사할 때 특히 그 코너 영역에서 어떤 문제가 발생한다. 예를 들어, 노광시, 포토레지스트는 모든 주변 영역으로부터 에너지를 제공받아 집적시킨다.On the other hand, most of the patterns used to fabricate semiconductor devices are rectangular, which causes problems, particularly in the corner regions, when transferring these straight patterns onto the wafer. For example, upon exposure, the photoresist receives and integrates energy from all peripheral regions.

이는 웨이퍼의 한 부근에서의 노광 도즈(Dose)가 이웃한 부근들에서의 노광 도즈에 영향을 받음을 의미한다. 이러한 현상을 광학 근접 효과(Optical promixity effect)라 하는데, 광학 근접 효과는 투사 시스템에서 광학 회절에 의해 야기되는 것으로 알려져 있다. 광학 회절은 인접하는 패턴들이 서로 상호 작용하도록 함으로써, 패턴 의존성을 갖는 변동을 야기한다.This means that the exposure dose in one vicinity of the wafer is affected by the exposure dose in neighboring neighborhoods. This phenomenon is called the optical promixity effect, which is known to be caused by optical diffraction in the projection system. Optical diffraction causes adjacent patterns to interact with each other, resulting in variations with pattern dependency.

광학 근접 효과는 라인/스페이스(이하 L/S라 한다) 패턴과 같은 주기적인 그레인 타입의 패턴에서는 심각하지 않지만, 액티브(Active), 콘택홀, 캐패시터의 스토리지 노드와 같은 섬(island) 패턴에서는 그 특성 저하를 유발할 만큼 심각한 문제를 발생시킨다.The optical proximity effect is not severe in periodic grain type patterns such as line / space (hereinafter referred to as L / S) patterns, but in island patterns such as active, contact holes, and storage nodes in capacitors. It causes serious problems that cause deterioration of the properties.

즉, 이러한 섬 패턴들의 코너 영역에서는 이웃하는 영역들이 없기 때문에, 코너 영역에서의 노광 도즈가 패턴의 몸체 또는 신장된 측면에 도달되는 노광 도즈에 비해 항상 작아진다.That is, since there are no neighboring regions in the corner regions of these island patterns, the exposure dose at the corner region is always smaller than the exposure dose reaching the body or extended side of the pattern.

그 결과, 현상된 패턴의 코너 영역이 다소 둥글어진다. 소자 형상들이 큰 저밀도 반도체 장치에서는 코너의 원형화(Rounding)가 소자 특성에 미치는 영향이 무시할 수 있을 정도이지만, 소자의 형상 사이즈가 서브-마이크론(Sub-micron) 이하로 작아지는 초고집적 반도체 장치에서는 이러한 원형화가 회로 동작에 심각한 영향을 미치게 된다.As a result, the corner areas of the developed pattern become somewhat rounded. In low-density semiconductor devices with large device shapes, the effect of rounding corners on device characteristics is negligible, but in ultra-high density semiconductor devices in which the shape of the device becomes smaller than sub-micron, This circularization seriously affects circuit operation.

한편, 소자의 크기가 작아지는 것에 비례하여 콘택홀의 크기도 작아져 그 크기가 리소그라피 공정의 한계에 이르고 있다.On the other hand, in proportion to the size of the device is smaller, the size of the contact hole is smaller, the size of the lithography process has reached the limit.

대개 콘택홀의 크기는 게이트 라인 선폭의 약 1.27배 정도이나(로직 소자의 경우) 이차원 구조이므로 1차원 구조인 게이트 패턴과 같은 L/S 패턴에 비해 해상이 더 어렵고 콘택 사이즈의 선형성도(마스크상의 콘택 크기 변화와 웨이퍼상의 콘택 크기 변화의 비율)가 나빠서 CD(Critical Dimension) 균일도가 좋지 않고 있다.In general, the size of the contact hole is about 1.27 times the line width of the gate line (in the case of logic devices), but since it is a two-dimensional structure, the resolution is more difficult than the L / S pattern such as the one-dimensional gate pattern, and the linearity of the contact size (contact on the mask) The ratio of the size change to the contact size change on the wafer is poor, resulting in poor CD (Critical Dimension) uniformity.

따라서 미세 콘택홀을 형성하기 위해서는 큰 콘택홀을 형성한 뒤 포토레지스트를 열처리하여 리플로하는 방법 등을 사용하여 콘택 크기를 줄이는 방법 등을 사용하고 있다.Therefore, in order to form a fine contact hole, a method of reducing contact size using a method of forming a large contact hole and then reflowing the photoresist by heat treatment is used.

이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 콘택홀 형성방법을 설명하면 다음과 같다.Hereinafter, a method for forming a contact hole in a conventional semiconductor device will be described with reference to the accompanying drawings.

도 1a 내지 도 1b는 종래의 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도이다.1A to 1B are cross-sectional views illustrating a method of forming a contact hole in a conventional semiconductor device.

도 1a에 도시한 바와 같이, 반도체 기판(11)상에 절연막(도시되지 않음) 형성하고, 상기 절연막상에 포토레지스트(12)를 스핀-코팅(Spin-coating) 방식으로 도포한다.As shown in FIG. 1A, an insulating film (not shown) is formed on the semiconductor substrate 11, and the photoresist 12 is coated on the insulating film by spin-coating.

여기서, 상기 포토레지스트(12)를 도포하기 전에, 반도체 기판(11) 또는 패터닝 하고자 하는 절연막과 포토레지스트와의 접착력을 향상시키기 위하여, 예컨대 HMDS(Hexamethyldisilazane)를 이용한 표면 처리 공정을 실시할 수 있다.Here, in order to improve adhesion between the semiconductor substrate 11 or the insulating film to be patterned and the photoresist before applying the photoresist 12, a surface treatment process using HMDS (Hexamethyldisilazane) may be performed.

이어서, 상기 포토레지스트(12)가 도포되어 있는 반도체 기판(11) 전면에 연화(Soft-bake) 공정을 실시한다.Subsequently, a soft-bake process is performed on the entire surface of the semiconductor substrate 11 to which the photoresist 12 is applied.

여기서 상기 연화 공정은 상기 포토레지스트(12) 내의 용매 레벨을 감소시키고, 상기 포토레지스트(12)의 접착력(Adhesion)을 향상시키며, 스핀-코팅 공정 동안 발생하는 전단력(Shear force)에 의해 야기되는 스트레스를 완화시키는 역할을 한다.Wherein the softening process reduces the solvent level in the photoresist 12, improves the adhesion of the photoresist 12, and stress caused by shear forces occurring during the spin-coating process. Serves to mitigate

그리고 L/S 패턴이 정의되어 있는 마스크를 이용하여, 스텝퍼(Stepper)에서 상기 포토레지스트(12)를 선택적으로 노광한다.Then, the photoresist 12 is selectively exposed by a stepper using a mask in which an L / S pattern is defined.

이어서, 현상 공정으로 상기 포토레지스트(12)의 노광된 부분을 제거하면, 상기 포토레지스트(12)가 L/S 패턴으로 패터닝된다.Subsequently, when the exposed portion of the photoresist 12 is removed by a developing process, the photoresist 12 is patterned in an L / S pattern.

여기서 미설명한 13은 콘택홀이 형성될 영역이고 나머지는 포토레지스트(12)에 의해 덮여 있게 된다.13 which is not described here is a region where a contact hole is to be formed, and the rest is covered by the photoresist 12.

도 1b에 도시한 바와 같이, 상기 패터닝된 포토레지스트(12)를 식각 마스크로 이용하여 상기 절연막을 이방성 식각 공정으로 식각함으로써 콘택홀(14)을 형성한다.As illustrated in FIG. 1B, the contact hole 14 is formed by etching the insulating layer using an anisotropic etching process using the patterned photoresist 12 as an etching mask.

그러나 상기와 같은 종래의 반도체 소자의 콘택홀 형성방법에 있어서 다음과 같은 문제점이 있었다.However, the above-described conventional method for forming a contact hole in a semiconductor device has the following problems.

즉, 콘택홀의 환경에 따라 크기의 변화가 달라져 선폭 균일도를 얻는 것이 힘들고, 기본적으로 콘택의 피치(pitch)를 바꿀 수 없으므로 소자의 축척(scaling)에 따른 미세 콘택홀 형성에는 도움이 되지 못하고 있다.That is, it is difficult to obtain the uniformity of the line width due to the change in size depending on the environment of the contact hole, and the pitch of the contact cannot be basically changed, and thus, it is not helpful to form the fine contact hole due to the scaling of the device.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 선폭 균일도를 향상함과 동시에 미세 콘택홀을 형성하도록 한 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.Disclosure of Invention The present invention has been made in view of the above-mentioned problems. It is an object of the present invention to provide a method for forming a contact hole in a semiconductor device to improve line width uniformity and to form fine contact holes.

도 1a 내지 도 1b는 종래의 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도1A through 1B are cross-sectional views illustrating a method of forming a contact hole in a conventional semiconductor device.

도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도2A through 2D are cross-sectional views illustrating a method of forming a contact hole in a semiconductor device according to the present invention.

도 3a는 본 발명의 제 1, 제 2 포토레지스트를 노광하기 위한 제 1, 제 2 마스크를 나타낸 평면도3A is a plan view showing a first mask and a second mask for exposing the first and second photoresists of the present invention.

도 3b는 도 3a의 Ⅱ-Ⅱ선에 따른 단면도3B is a cross-sectional view taken along the line II-II of FIG. 3A.

도 4a 내지 도 4c는 제 1, 제 2 마스크의 편광 처리의 실시예를 나타낸 단면도4A to 4C are cross-sectional views showing examples of polarization processing of the first and second masks.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

21 : 반도체 기판 22 : 제 1 포토레지스트21 semiconductor substrate 22 first photoresist

23 : 제 2 포토레지스트 24 : 콘택 영역23: second photoresist 24: contact region

25 : 콘택홀25: contact hole

상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 콘택홀 형성방법은 반도체 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 제 1 포토레지스트를 도포하는 단계와, 라인/스페이스(L/S) 패턴이 정의되어 있는 제 1 마스크를 이용하여 상기 제 1 포토레지스트를 제 1 방향으로 패터닝하는 단계와, 상기 패터닝된 제 1 포토레지스트를 포함한 반도체 기판의 전면에 제 2 포토레지스트를 도포하는 단계와, 상기 제 1 마스크의 라인/스페이스(L/S) 패턴에 대해 수직으로 라인/스페이스(L/S) 패턴이 정의되어 있는 제 2 마스크를 이용하여 상기 제 2 포토레지스트를 상기 제 1 방향에 대해 수직인 제 2 방향으로 패터닝하는 단계와, 상기 패터닝된 제 1 및 제 2 포토레지스트를 이용하여 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계를 포함하여 형성함을 특징으로 한다.In order to achieve the above object, a method of forming a contact hole in a semiconductor device according to the present invention includes forming an insulating film on a semiconductor substrate, applying a first photoresist on the insulating film, and a line / space (L). / S) patterning the first photoresist in a first direction using a first mask having a pattern defined thereon, and coating a second photoresist on the entire surface of the semiconductor substrate including the patterned first photoresist And the second photoresist in the first direction using a second mask in which a line / space (L / S) pattern is defined perpendicular to the line / space (L / S) pattern of the first mask. Patterning in a second direction perpendicular to the pattern; and selectively removing the insulating layer using the patterned first and second photoresist to form a contact hole It characterized by forming, including.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a contact hole in a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 나타낸 공정 평면도이다.2A to 2D are process plan views illustrating a method of forming a contact hole in a semiconductor device according to the present invention.

도 2a에 도시한 바와 같이, 반도체 기판(21)상에 절연막(도시되지 않음) 형성하고, 상기 절연막상에 제 1 포토레지스트(22)를 스핀-코팅(Spin-coating) 방식으로 도포한다.As shown in FIG. 2A, an insulating film (not shown) is formed on the semiconductor substrate 21, and the first photoresist 22 is coated on the insulating film by spin-coating.

여기서, 상기 제 1 포토레지스트(22)를 도포하기 전에, 반도체 기판(21) 또는 패터닝 하고자 하는 절연막과 포토레지스트와의 접착력을 향상시키기 위하여, 예컨대 HMDS(Hexamethyldisilazane)를 이용한 표면 처리 공정을 실시할 수 있다.Here, in order to improve adhesion between the semiconductor substrate 21 or the insulating film to be patterned and the photoresist before applying the first photoresist 22, for example, a surface treatment process using Hexamethyldisilazane (HMDS) may be performed. have.

이어서, 상기 제 1 포토레지스트(22)가 도포되어 있는 반도체 기판(21) 전면에 연화(Soft-bake) 공정을 실시한다.Subsequently, a soft-bake process is performed on the entire surface of the semiconductor substrate 21 on which the first photoresist 22 is applied.

여기서 상기 연화 공정은 상기 제 1 포토레지스트(22) 내의 용매 레벨을 감소시키고, 상기 제 1 포토레지스트(22)의 접착력(Adhesion)을 향상시키며, 스핀-코팅 공정 동안 발생하는 전단력(Shear force)에 의해 야기되는 스트레스를 완화시키는 역할을 한다.Wherein the softening process reduces the solvent level in the first photoresist 22, improves the adhesion of the first photoresist 22, and reduces the shear force generated during the spin-coating process. It acts to relieve stress caused by it.

그리고 L/S 패턴이 정의되어 있는 제 1 마스크를 이용하여, 스텝퍼(Stepper)에서 상기 제 1 포토레지스트(22)를 선택적으로 노광한다.Then, the first photoresist 22 is selectively exposed by a stepper using a first mask in which an L / S pattern is defined.

이어서, 현상 공정으로 상기 제 1 포토레지스트(22)의 노광된 부분을 제거하면, 상기 제 1 포토레지스트(22)가 L/S 패턴으로 패터닝된다.Subsequently, when the exposed portion of the first photoresist 22 is removed by a developing process, the first photoresist 22 is patterned in an L / S pattern.

도 2b에 도시한 바와 같이, 상기 패터닝된 제 1 포토레지스트(22)를 자외선 처리하거나 경화시킨다. 이와 같이 상기 제 1 포토레지스트(22)를 자외선 처리하거나 경화시키게 되면, 후속현상 공정시 상기 제 1 포토레지스트(22)가 제거되지 않는다.As shown in FIG. 2B, the patterned first photoresist 22 is UV treated or cured. As such, when the first photoresist 22 is UV-cured or cured, the first photoresist 22 is not removed during the subsequent development process.

이어서, 상기 제 1 포토레지스트(22)를 포함한 반도체 기판(21)의 전면에 제2 포토레지스트(23)를 도포한 후, 연화 공정을 실시한다.Subsequently, after applying the second photoresist 23 to the entire surface of the semiconductor substrate 21 including the first photoresist 22, a softening step is performed.

여기서 상기 연화 공정은 상기 제 2 포토레지스트(23) 내의 용매 레벨을 감소시키고, 상기 제 2 포토레지스트(23)의 접착력을 향상시키며, 스핀-코팅 공정 동안 발생하는 전단력에 의해 야기되는 스트레스를 완화시키는 역할을 한다.Wherein the softening process reduces solvent levels in the second photoresist 23, improves adhesion of the second photoresist 23, and relieves stress caused by shear forces generated during the spin-coating process. Play a role.

도 2c에 도시한 바와 같이, 상기 제 1 마스크의 L/S 패턴에 수직으로 L/S 패턴이 정의되어 있는 제 2 마스크를 이용하여 상기 제 2 포토레지스트(23)를 노광한다.As shown in FIG. 2C, the second photoresist 23 is exposed using a second mask in which an L / S pattern is defined perpendicular to the L / S pattern of the first mask.

이때, 상기 제 2 마스크는 제 1 포토레지스트(22)를 패터닝할 때 사용하였던제 1 마스크와 동일한 마스크를 사용할 수 있다. 이 경우, 상기 제 1 마스크를 90°회전시켜서 제 1 포토레지스트(22)의 L/S 패턴에 대해 수직으로 L/S 패턴이 정의되는 제 2 마스크를 얻은 후, 이를 이용하여 제 2 포토레지스트(23)를 노광한다.In this case, the second mask may use the same mask as the first mask used when patterning the first photoresist 22. In this case, the first mask is rotated 90 ° to obtain a second mask in which the L / S pattern is defined perpendicular to the L / S pattern of the first photoresist 22, and then the second mask is formed using the second photoresist ( 23) is exposed.

한편, 상기 제 2 포토레지스트(23)의 노광되는 영역은 인접하는 L/S 패턴의 제 1 포토레지스트(22)에 의해 광학 근접 효과의 영향을 받지 않는다.On the other hand, the exposed region of the second photoresist 23 is not affected by the optical proximity effect by the first photoresist 22 of the adjacent L / S pattern.

이어서, 현상 공정으로 상기 제 2 포토레지스트(23)의 노광된 부분을 제거한다. 이때, 상기 제 2 포토레지스트(24) 하부에 남아있는 제 1 포토레지스트(22)는 제거되지 않는다.Subsequently, the exposed portion of the second photoresist 23 is removed by a developing process. At this time, the first photoresist 22 remaining under the second photoresist 24 is not removed.

따라서, 도 2c에 도시된 바와 같이, 콘택홀이 형성될 영역(24)만이 노출되고, 나머지 영역은 제 1 및 제 2 포토레지스트(22, 23)로 덮여 있게 된다.Thus, as shown in FIG. 2C, only the region 24 in which the contact hole is to be formed is exposed, and the remaining region is covered with the first and second photoresists 22 and 23.

도 2d에 도시한 바와 같이, 상기 패터닝된 제 1, 제 2 포토레지스트(22,23)를 식각 마스크로 이용하여 상기 절연막을 이방성 식각 공정으로 식각함으로써 콘택홀(25)을 형성한다.As illustrated in FIG. 2D, the contact holes 25 are formed by etching the insulating layer using an anisotropic etching process using the patterned first and second photoresists 22 and 23 as etching masks.

도 3a는 본 발명의 제 1, 제 2 포토레지스트를 노광하기 위한 제 1, 제 2 마스크를 나타낸 평면도이고, 도 3b는 도 3a의 Ⅱ-Ⅱ선에 따른 단면도이다.3A is a plan view showing a first mask and a second mask for exposing the first and second photoresists of the present invention, and FIG. 3B is a cross-sectional view taken along the line II-II of FIG. 3A.

도 3a 및 도 3b에 도시된 바와 같이, 석영(Quartz) 기판(31)상에 일정한 간격을 갖고 크롬(Cr)막 패턴(32)이 형성되어 있다.As shown in FIGS. 3A and 3B, a chromium (Cr) film pattern 32 is formed on the quartz substrate 31 at regular intervals.

도 4a 내지 도 4c는 제 1, 제 2 마스크의 편광 처리의 실시예를 나타낸 단면도이다.4A to 4C are cross-sectional views showing examples of polarization processing of the first and second masks.

즉, 노광 에너지 조절을 용이하게 하고 상의 대비(contrast)를 증가시키기위해서 각 L/S 마스크의 전면 또는 후면에 편광 물질(33)을 코팅하거나 펠리클(34)을 L/S 방향으로 편광시키는 편광 물질(33)로 만든다.That is, a polarizing material that coats the polarizing material 33 on the front or rear of each L / S mask or polarizes the pellicle 34 in the L / S direction to facilitate exposure energy control and increase the contrast of the image. Made of 33.

여기서 도 3a는 포토 마스크의 전면을 편광 물질(33)로 코팅하는 경우를 나타내고, 도 3b는 포토 마스크 후면을 편광 물질(33)로 코팅하는 경우를 나타내며, 도 3c는 편광 물질(33)로 제작된 펠리클(pellicle)(34)을 사용하는 경우를 나타낸다.3A illustrates a case in which the entire surface of the photo mask is coated with the polarizing material 33, and FIG. 3B illustrates a case in which the rear surface of the photo mask is coated with the polarizing material 33, and FIG. 3C is made of the polarizing material 33. The case of using the pellicle 34 is shown.

한편, 각각의 경우에 있어서 편광 물질의 편광 방향은 L/S 패턴의 방향과 동일하게 한다.On the other hand, in each case, the polarization direction of the polarizing material is the same as the direction of the L / S pattern.

그리고 노광기의 노광 광원은 대부분의 경우 편광 되어 있지 않거나 편광된 경우라도 원형 편광이 되어 있으므로 각 L/S 마스크를 통과한 빛은 편광되지 않은 경우에 비해서 그 세기가 반으로(50%) 줄어들고 두 장의 L/S 마스크를 차례로 노광하게 되면 중복된 부분의 세기는 자연적으로 100%이므로 L/S 패턴의 최적 노광 에너지를 사용할 수 있다.In most cases, the exposure light source of the exposure machine is not polarized or circularly polarized even if it is polarized. Therefore, the light passing through each L / S mask is reduced by half (50%) compared to the case where it is not polarized. When the L / S mask is sequentially exposed, the intensity of the overlapped portion is 100% naturally, so the optimum exposure energy of the L / S pattern can be used.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 콘택홀 형성방법은 다음과 같은 효과가 있다.As described above, the method for forming a contact hole in a semiconductor device according to the present invention has the following effects.

첫째, 2회의 리소그라피 공정을 이용하여 주기적인 L/S 패턴으로 포토레지스트를 패터닝하기 때문에 광학 근접 효과의 영향을 받지 않고 마스크 설계에 충실한 형태의 콘택홀을 형성할 수 있다.First, since the photoresist is patterned in a periodic L / S pattern using two lithography processes, it is possible to form a contact hole faithful to the mask design without being affected by the optical proximity effect.

둘째, 콘택홀의 라운딩에 의한 면적 감소가 없기 때문에 콘택 저항을 줄일수 있다.Second, since there is no area reduction due to the rounding of the contact hole, the contact resistance can be reduced.

셋째, L/S 패턴의 마스크에 L/S 방향으로 편광 물질을 코딩하거나 편광 물질로 만들어진 펠리클을 사용함으로서 상의 대비를 높일 수 있다.Third, the contrast of the image may be enhanced by coding a polarizing material in the L / S direction or using a pellicle made of the polarizing material in the L / S pattern mask.

넷째, 콘택홀의 크기를 줄이기 위해서 L/S 패턴의 해상 능력 향상에 적용하는 각종 기술들을 적용할 수 있다.Fourth, in order to reduce the size of the contact hole, various techniques applied to improving the resolution capability of the L / S pattern may be applied.

Claims (5)

반도체 기판상에 절연막을 형성하는 단계;Forming an insulating film on the semiconductor substrate; 상기 절연막상에 제 1 포토레지스트를 도포하는 단계;Applying a first photoresist on the insulating film; 라인/스페이스(L/S) 패턴이 정의되어 있는 제 1 마스크를 이용하여 상기 제 1 포토레지스트를 제 1 방향으로 패터닝하는 단계;Patterning the first photoresist in a first direction using a first mask in which a line / space (L / S) pattern is defined; 상기 패터닝된 제 1 포토레지스트를 포함한 반도체 기판의 전면에 제 2 포토레지스트를 도포하는 단계;Applying a second photoresist to the entire surface of the semiconductor substrate including the patterned first photoresist; 상기 제 1 마스크의 라인/스페이스(L/S) 패턴에 대해 수직으로 라인/스페이스(L/S) 패턴이 정의되어 있는 제 2 마스크를 이용하여 상기 제 2 포토레지스트를 상기 제 1 방향에 대해 수직인 제 2 방향으로 패터닝하는 단계;The second photoresist is perpendicular to the first direction using a second mask in which a line / space (L / S) pattern is defined perpendicular to the line / space (L / S) pattern of the first mask. Patterning in a second direction; 상기 패터닝된 제 1 및 제 2 포토레지스트를 이용하여 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 콘택홀 형성방법.And forming a contact hole by selectively removing the insulating layer by using the patterned first and second photoresists. 제 1 항에 있어서, 상기 제 2 포토레지스트를 도포하는 단계 전에, 상기 제 1 방향으로 패터닝된 제 1 포토레지스트를 자외선 처리하거나 경화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.The method of claim 1, further comprising ultraviolet treating or curing the first photoresist patterned in the first direction before applying the second photoresist. . 제 1 항에 있어서, 상기 제 1 마스크와 제 2 마스크는 서로 동일한 마스크로서, 상기 제 2 마스크는 상기 제 1마스크를 90°회전시킨 것임을 특징으로 하는 반도체 소자의 콘택홀 형성방법.The method of claim 1, wherein the first mask and the second mask are identical to each other, and the second mask rotates the first mask by 90 °. 제 1 항에 있어서, 상기 제 1 마스크와 제 2 마스크는 L/S 방향으로 편광될 수 있도록 전면 또는 후면에 편광 물질을 코팅하여 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.The method of claim 1, wherein the first mask and the second mask are coated with a polarizing material on a front surface or a rear surface of the first mask and the second mask so as to be polarized in the L / S direction. 제 4 항에 있어서, 상기 편광 물질로 펠리클을 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.The method of claim 4, wherein a pellicle is used as the polarizing material.
KR10-2000-0085299A 2000-12-29 2000-12-29 method for forming contact hole of semiconductor device KR100393969B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085299A KR100393969B1 (en) 2000-12-29 2000-12-29 method for forming contact hole of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085299A KR100393969B1 (en) 2000-12-29 2000-12-29 method for forming contact hole of semiconductor device

Publications (2)

Publication Number Publication Date
KR20020056018A true KR20020056018A (en) 2002-07-10
KR100393969B1 KR100393969B1 (en) 2003-08-06

Family

ID=27688529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0085299A KR100393969B1 (en) 2000-12-29 2000-12-29 method for forming contact hole of semiconductor device

Country Status (1)

Country Link
KR (1) KR100393969B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397130B2 (en) 2005-07-06 2008-07-08 Samsung Electronics Co., Ltd. Semiconductor devices with contact holes self-aligned in two directions
KR20180075714A (en) * 2010-09-14 2018-07-04 가부시키가이샤 니콘 Pattern formation method, and device production method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582487A (en) * 1991-09-20 1993-04-02 Sony Corp Method of forming etching mask
JPH07226362A (en) * 1994-02-10 1995-08-22 Ricoh Co Ltd Method of forming photoresist pattern
KR960005806A (en) * 1994-07-14 1996-02-23 김주용 Method of manufacturing photoresist pattern of semiconductor device
JP3363799B2 (en) * 1998-08-28 2003-01-08 キヤノン株式会社 Method of arranging structural part of device and device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397130B2 (en) 2005-07-06 2008-07-08 Samsung Electronics Co., Ltd. Semiconductor devices with contact holes self-aligned in two directions
KR20180075714A (en) * 2010-09-14 2018-07-04 가부시키가이샤 니콘 Pattern formation method, and device production method
KR101877078B1 (en) * 2010-09-14 2018-07-10 가부시키가이샤 니콘 Pattern formation method, and device production method

Also Published As

Publication number Publication date
KR100393969B1 (en) 2003-08-06

Similar Documents

Publication Publication Date Title
JP2004134447A (en) Method for exposure, mask, and method of manufacturing semiconductor device
JP2006527398A (en) Method of designing a reticle and manufacturing a semiconductor element with a reticle
US6645678B2 (en) Method and apparatus for making an integrated circuit using polarization properties of light
KR100618811B1 (en) Phase shifting mask for manufacturing semiconductor device and fabricating method thereof
US7939225B2 (en) Mask for controlling line end shortening and corner rounding arising from proximity effects
US4610948A (en) Electron beam peripheral patterning of integrated circuits
KR100393969B1 (en) method for forming contact hole of semiconductor device
CN109935515B (en) Method for forming pattern
KR100732749B1 (en) Mask for Forming Minute Pattern
KR101023077B1 (en) method of forming mask pattern
KR19980040599A (en) Contact hole formation method of semiconductor device
KR100510448B1 (en) Manufacturing method of small photoresist pattern using thermal flow process for semiconductor device
US8859195B2 (en) Methods of lithographically patterning a substrate
US8841219B2 (en) Lithography processes utilizing extreme ultraviolet rays and methods of manufacturing semiconductor devices using the same
JPS60208834A (en) Formation of pattern
KR970006928B1 (en) Preparation process of semiconductor devices
KR100728947B1 (en) Method for exposing using reticle for semiconductor device
US7078133B2 (en) Photolithographic mask
US7008729B2 (en) Method for fabricating phase mask of photolithography process
CN112946995A (en) Mask and method for forming semiconductor structure
KR101087785B1 (en) Exposure mask and method for forming semiconductor device using the same
KR20000047051A (en) Method for forming fine pattern of semiconductor device
KR100771550B1 (en) Photo mask and the method for fabricating the same
KR20020031205A (en) Photomask and method of forming micro-photoresist patterns using the same
KR20110077956A (en) Photomask capable of improving nonuniformity of pattern cd

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee