KR20020055125A

KR20020055125A - 디지털 방송 수신 시스템의 트랜스포트 장치

Info

Publication number: KR20020055125A
Application number: KR1020000084482A
Authority: KR
Inventors: 차유영
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-12-28
Filing date: 2000-12-28
Publication date: 2002-07-08

Abstract

본 발명은 통신 시스템 기술에 관한 것으로, 특히 디지털 방송 수신 시스템의 트랜스포트 장치에 관한 것이며, 트랜스포트 ASIC의 크기 및 시스템의 크기를 줄일 수 있는 디지털 방송 수신 시스템의 트랜스포트 장치를 제공하는데 그 목적이 있다. 통상의 디지털 방송 수신 시스템은 모두 호스트(host)인 MCU(micro control unit)를 구비하고 있는데, 보통 호스트 자신의 최대 성능(performance)에 비해 그 활용도가 낮다. 한편, 트랜스포트 스트림 패킷(transport strem packet, TSP)은 188 바이트(byte)의 고정 길이(fixed length)를 가진다. 이 188 byte의 TSP는 헤더(header)와 페이로드(payload)로 구성되는데, 대부분의 페이로드는 패킷화된 엘리멘터리 스트림(packetized elimentary strem, PES)에 관련된 것이다. 본 발명에서는 대부분의 PES를 기존의 ASIC 부분에서 처리하고, 나머지는 호스트에서 처리를 하도록 하였다. 즉, 본 발명에서는 트랜스포트 스트림 파싱 동작의 일부분을 호스트를 사용하여 소프트웨어(S/W)로 처리함으로써 칩 크기 및 시스템의 크기를 줄일 수 있도록 한다.

Description

디지털 방송 수신 시스템의 트랜스포트 장치{A transport device in digital broadcasting receiver system}

본 발명은 통신 시스템 기술에 관한 것으로, 특히 디지털 방송 수신 시스템의 트랜스포트 장치에 관한 것이다.

트랜스포트 장치는 디지털 방송 수신 시스템에서 수신 데이터를파싱(parsing)하는 부분으로, 데이터 스트림의 모든 신택스(syntax)에 관련된 파싱을 단일 ASIC에서 모두 처리를 하고 있다.

이와 같은 이유로 트랜스포트 장치를 구성하는 칩 크기가 증가하여 전체 시스템의 크기를 증가시키는 문제점이 있었다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 특히 트랜스포트 ASIC의 크기 및 시스템의 크기를 줄일 수 있는 디지털 방송 수신 시스템의 트랜스포트 장치를 제공하는데 그 목적이 있다.

도 1은 본 발명의 일 실시예에 따른 트랜스포트 장치의 블록 구성도.

* 도면의 주요 부분에 대한 부호의 설명

100 : 역다중화부

110 : 호스트

120 : 가속기 ASIC

130 : 메모리

상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 디지털 방송 수신 시스템의 트랜스포트 장치는 입력된 트랜스포트 스트림의 싱크-바이트를 검출하여 헤더 정보를 출력하고, 출력 제어 신호에 응답하여 상기 트랜스포트 스트림(TS)의 시스템 페이로드 및 패킷화된 엘리멘터리 스트림(PES) 페이로드를 출력하기 위한 역다중화 수단; 상기 역다중화 수단으로부터 입력된 상기 헤더 정보를 파싱하여 해당 패킷에 있는 페이로드가 상기 시스템 페이로드인지 상기 패킷화된 엘리멘터리 스트림 페이로드인지를 파악하여 상기 출력 제어 신호를 생성하고, 상기 역다중화 수단으로부터 입력된 상기 시스템 페이로드를 파싱하기 위한 호스트; 및 상기 호스트에 제어 받아 상기 역다중화 수단으로부터 입력된 상기 캐킷화된 엘리멘터리 스트림 페이로드를 파싱하고, 각 엘리멘터리 스트림(ES)을 비디오 데이터와 오디오 데이터로 구분하여 할당 받은 메모리 영역에 저장하는 가속기 칩을 구비한다.

통상의 디지털 방송 수신 시스템은 모두 호스트(host)인 MCU(micro control unit)를 구비하고 있는데, 보통 호스트 자신의 최대 성능(performance)에 비해 그 활용도가 낮다. 한편, 트랜스포트 스트림 패킷(transport strem packet, TSP)은 188 바이트(byte)의 고정 길이(fixed length)를 가진다. 이 188 byte의 TSP는 헤더(header)와 페이로드(payload)로 구성되는데, 대부분의 페이로드는 패킷화된 엘리멘터리 스트림(packetized elimentary strem, PES)에 관련된 것이다. 본 발명에서는 대부분의 PES를 기존의 ASIC 부분에서 처리하고, 나머지는 호스트에서 처리를 하도록 하였다. 즉, 본 발명에서는 트랜스포트 스트림 파싱 동작의 일부분을 호스트를 사용하여 소프트웨어(S/W)로 처리함으로써 칩 크기 및 시스템의 크기를 줄일 수 있도록 한다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

첨부된 도면 도 1은 본 발명의 일 실시예에 따른 트랜스포트 장치의 블록 구성을 도시한 것으로, 이하 이를 참조하여 설명한다.

본 실시예에 따른 트랜스포트 장치는 트랜스포트 스트림(TS)의 싱크-바이트(sync-byte)를 검출하여 헤더 정보를 호스트(110)로 전송하고,호스트(110)로부터 인가된 제어 신호에 응답하여 트랜스포트 스트림(TS)의 시스템 페이로드를 호스트(110)로 전송하거나 PES 페이로드를 가속기 ASIC(acceletor ASIC)(120)으로 전송하는 역다중화부(100)와, 역다중화부(100)로부터 입력된 헤더 정보를 파싱하여 해당 패킷에 있는 페이로드가 시스템 페이로드인지 PES 페이로드인지를 파악하여 역다중화부(100)로 제어 신호를 출력하고, 역다중화부(100)로부터 전송된 시스템 페이로드를 파싱하여 가속기 ASIC(120)를 제어할 각 레지스터들을 세팅(setting)하는 호스트(110)와, 입력된 PES 페이로드를 파싱하고, 각 엘리멘터리 스트림(ES)을 비디오 데이터와 오디오 데이터로 구분하여 메모리(130)에 저장하고, 각각 오디오 디코더와 비디오 디코더로 디코딩 제어 신호를 보내는 가속기 ASIC(120)와, 가속기 ASIC(120)의 디코딩 제어에 응답하여 저장된 비디오 데이터 및 오디오 데이터를 오디오 디코더 및 비디오 디코더로 출력하는 메모리(130)로 구성된다.

한편, 역다중화부(100)는 트랜스포트 스트림이 연속적으로 입력될 수 있도록 일정 크기의 버퍼(buffer)를 구비하여야 한다.

이하, 상기와 같은 구성을 가지는 트랜스포트 장치의 동작을 설명한다.

우선, 트랜스포트 스트림(TS)이 입력되면 역다중화부(100)는 그로부터 싱크-바이트를 검출하고, 해당 패킷이 적응 필드(adaptation field)와 페이로드에 대한 정보를 가진 헤더 정보를 호스트(110)로 보낸다.

다음으로, 호스트(110)에서는 역다중화부(100)로부터 입력된 헤더 정보와 패킷 아이덴티파이어(packet identifier, PID) 값에 따라 해당 패킷의 페이로드가 시스템에 관한 것인지 PES에 관한 것인지를 판단하여 역다중화부(100)로 제어 신호를 보낸다.

다음으로, 역다중화부(100)는 이 제어 신호에 응답하여 출력 타겟을 결정하게 된다. 즉, 해당 패킷의 페이로드가 시스템에 관한 것이면 호스트(110)로 전송하고, 해당 패킷의 페이로드가 PES에 관한 것이면 가속기 ASIC(120)로 전송한다.

한편, 시스템 페이로드를 입력 받은 호스트(110)는 그 값들을 각 PID 값에 따라 저장하고 각각에 맞추어 파싱을 실시한다.

그리고, 가속기 ASIC(120)는 역다중화부(100)로부터 전달된 PES 페이로드에 대한 파싱을 수행한다. 이와 같이 PES 패킷을 파싱하고 저장하는데 필요한 모든 정보는 호스트(110)를 통하여 얻는다. 이러한 정보들은 미리 호스트에 저장되어 있어야 한다. 즉, 호스트(110)는 트랜스포트 스트림(TS)의 PID 값에 따라서 가속기 ASIC(120)에 그에 관한 정보를 전달한다. 예컨대, 호스트(110)는 오디오, 비디오 등과 같이 가속기 ASIC(120)에서 데이터를 저장할 메모리 영역에 대한 정보를 준다.

한편, PES 패킷을 파싱하고 호스트(110)의 제어에 따라 메모리 영역을 할당받은 가속기 ASIC(120)는 오디오 디코더 및 비디오 디코더로 디코딩 제어 신호를 보낸다.

이후, 오디오 디코더 및 비디오 디코더는 가속기 ASIC(120)의 디코딩 제어 신호에 응답하여 메모리(130)의 각 영역에서 오디오 데이터 및 비디오 데이터를 읽어들여 디코딩을 실시하게 된다.

상기와 같은 본 실시예에 따른 트랜스포트 장치에서는 가속기 ASIC에서 PES 페이로드에 대한 파싱만을 수행하고, 시스템 페이로드에 대한 파싱은 호스트(MCU)에서 처리하도록 하였다. 따라서, 가속기 ASIC에서 시스템 페이로드에 대한 파싱을 수행하기 위한 구성을 제외시킬 수 있어 그 만큼의 칩 크기 축소 효과를 얻을 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 잉여된 호스트의 성능을 사용함으로써 트랜스포트 ASIC의 크기를 줄일 수 있는 효과가 있으며, 이로 인하여 시스템의 크기 축소를 기대할 수 있다.

Claims

입력된 트랜스포트 스트림의 싱크-바이트를 검출하여 헤더 정보를 출력하고, 출력 제어 신호에 응답하여 상기 트랜스포트 스트림(TS)의 시스템 페이로드 및 패킷화된 엘리멘터리 스트림(PES) 페이로드를 출력하기 위한 역다중화 수단;

상기 역다중화 수단으로부터 입력된 상기 헤더 정보를 파싱하여 해당 패킷에 있는 페이로드가 상기 시스템 페이로드인지 상기 패킷화된 엘리멘터리 스트림 페이로드인지를 파악하여 상기 출력 제어 신호를 생성하고, 상기 역다중화 수단으로부터 입력된 상기 시스템 페이로드를 파싱하기 위한 호스트; 및

상기 호스트에 제어 받아 상기 역다중화 수단으로부터 입력된 상기 캐킷화된 엘리멘터리 스트림 페이로드를 파싱하고, 각 엘리멘터리 스트림(ES)을 비디오 데이터와 오디오 데이터로 구분하여 할당 받은 메모리 영역에 저장하는 가속기 칩

을 구비하는 디지털 방송 수신 시스템의 트랜스포트 장치.
제1항에 있어서,

상기 가속기 칩은,

비디오 디코더 및 오디오 디코더에 디코딩 제어 신호를 출력하는 것을 특징으로 하는 디지털 방송 수신 시스템의 트랜스포트 장치.
제1항 또는 제2항에 있어서,

상기 호스트는,

마이크로 컨트롤러 유닛(MCU)인 것을 특징으로 하는 디지털 방송 수신 시스템의 트랜스포트 장치.