KR20020054521A - Interface apparatus of decoder in mobile communication terminal - Google Patents

Interface apparatus of decoder in mobile communication terminal Download PDF

Info

Publication number
KR20020054521A
KR20020054521A KR1020000083638A KR20000083638A KR20020054521A KR 20020054521 A KR20020054521 A KR 20020054521A KR 1020000083638 A KR1020000083638 A KR 1020000083638A KR 20000083638 A KR20000083638 A KR 20000083638A KR 20020054521 A KR20020054521 A KR 20020054521A
Authority
KR
South Korea
Prior art keywords
data
channel
buffer ram
decoder
input buffer
Prior art date
Application number
KR1020000083638A
Other languages
Korean (ko)
Inventor
전성철
Original Assignee
송문섭
주식회사 큐리텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 송문섭, 주식회사 큐리텔 filed Critical 송문섭
Priority to KR1020000083638A priority Critical patent/KR20020054521A/en
Publication of KR20020054521A publication Critical patent/KR20020054521A/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H04L1/0053—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables specially adapted for power saving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

PURPOSE: An interface apparatus of a decoder in mobile communication terminal is provided to store inputted data at an input buffer RAM by each channel, then store again the decoded data at an output buffer RAM by each channel, and thereafter output the data to a CPU, thereby capable of implementing the interface of the decoder effectively. CONSTITUTION: An input buffer RAM interface unit(1) controls data output from a demodulator to store an input buffer RAM by each channel according to the clocks from the demodulator. The input buffer RAM(2) divides its regions for storing data by an audio channel, a common channel and an additional channel and stores the data from the demodulator according to the control of the input buffer RAM interface unit(1). A first coding controller(3) outputs a control signal for producing the data of the audio and common channels among the data stored at the RAM(2) as the input data of the demodulator. A second coding controller(4) outputs a control signal for producing the data of the additional channel among the data stored at the RAM(2) as the input data of the demodulator. The demodulator(5) reads the data from the RAM(2) and decodes in parallel. An output buffer RAM(6) divides its regions for storing data by an audio channel, a common channel and an additional channel, and stores the data decoded from the demodulator to the region by the corresponding channel. A CRC(Cyclic Redundancy Check) unit(7) checks an error of the decoded data. An SER(Symbol Error Rate) unit(8) checks a symbol error of the decoded data. A CPU read register interface unit(9) reads the data stored to the RAM(6) and then outputs the data to a CPU according to the completion of the check of CRC unit(7) and SER unit(8). A main control unit(10) controls the whole operation of each construction block.

Description

이동통신 단말기내 복호기의 인터페이스 장치 {INTERFACE APPARATUS OF DECODER IN MOBILE COMMUNICATION TERMINAL}Interface device of decoder in mobile communication terminal {INTERFACE APPARATUS OF DECODER IN MOBILE COMMUNICATION TERMINAL}

본 발명은 이동통신 단말기내 복호기의 인터페이스 장치에 관한 것으로, 특히 입력되는 데이터를 각 채널별로 입력버퍼 RAM에 저장한 후 병렬적으로 디코딩하고, 이 디코딩된 각 채널별 데이터를 다시 출력버퍼 RAM에 각 채널별로 저장한 후 중앙처리장치(Center Processing Unit ; 이하, 'CPU'라 칭함)로 출력함으로써 복호기의 인터페이스를 효율적으로 구현할 수 있도록 한 이동통신 단말기내 복호기의 인터페이스 장치에 관한 것이다.The present invention relates to an interface device of a decoder in a mobile communication terminal, and in particular, input data is stored in an input buffer RAM for each channel and then decoded in parallel, and the decoded data for each channel is output to an output buffer RAM. The present invention relates to an interface device of a decoder in a mobile communication terminal for efficiently implementing an interface of a decoder by storing the channel and outputting the same to a central processing unit (hereinafter referred to as a CPU).

일반적으로 이동통신 단말기내 복호기에 대한 인터페이스 장치는 복조기 인터페이스와 CPU 인터페이스로 구별되는데, 이때 복조기 인터페이스는 복조기와 복호기 사이의 통신을 원활하게 해 주고, CPU 인터페이스는 복호기와 CPU 사이의 통신을 원활하게 해 주도록 하고 있다.In general, an interface device for a decoder in a mobile communication terminal is classified into a demodulator interface and a CPU interface, wherein the demodulator interface facilitates communication between the demodulator and the decoder, and the CPU interface facilitates communication between the decoder and the CPU. I'm giving.

종래 이동통신 단말기내 복호기의 인터페이스 장치는 복호기와 이 복호기의 디코딩을 위한 인터페이스부로 이루어져, 입력되는 데이터를 각 채널, 즉 음성채널(Voice Channel 또는 Fundamental Channel), 공용채널(Common Control Channel), 부가채널(Supplemental Channel)에 따라 순차적으로 처리하도록 하였다.A conventional interface device of a decoder in a mobile communication terminal includes a decoder and an interface unit for decoding the decoder, and inputs input data to each channel, that is, a voice channel or a fundamental channel, a common control channel, and an additional channel. (Supplemental Channel) to be processed sequentially.

즉, 프레임별로 동작함에 따라 하나의 채널에 대한 디코딩 처리를 먼저 완료한 복호기와 인터페이스부는 다른 채널에 대한 디코딩 처리가 완료될 때까지 기다린 후에 계속해서 디코딩 처리를 하게 된다.That is, the decoder and the interface unit, which have completed the decoding process for one channel first, wait until the decoding process for the other channel is completed as the operation is performed frame by frame, and then continue the decoding process.

상기와 같은 방법을 실제적으로 구현하는 데에는 복잡하지 않으나, 상기 디코딩 처리를 먼저 완료한 복호기와 인터페이스부가 다른 채널에 대한 디코딩 처리가 완료될 때까지 기다리게 됨에 따라 복호기의 디코딩 효율이 저하될 뿐만 아니라 불필요한 전력을 소모하게 되는 문제점이 있었다.Although it is not complicated to actually implement the above method, as the decoder and the interface unit that have completed the decoding process first wait until the decoding process for the other channel is completed, the decoding efficiency of the decoder is reduced as well as unnecessary power. There was a problem that consumes.

또한, 동시에 여러 가지 데이터 서비스를 제공하는 것이 불가능하였다.In addition, it was not possible to provide various data services at the same time.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 그 목적은 입력되는 데이터를 각 채널별로 입력버퍼 RAM에 저장한 후 병렬적으로 디코딩하고, 이 디코딩된 각 채널별 데이터를 다시 출력버퍼 RAM에 각 채널별로 저장한 후 CPU로 출력함으로써 복호기의 인터페이스를 효율적으로 구현할 수 있도록 하고, 복호기의 디코딩 효율을 높여 불필요한 전력 소모를 방지할 수 있도록 한 이동통신 단말기내 복호기의 인터페이스 장치를 제공하는데 있다.The present invention is to solve the above problems, the object is to store the input data in the input buffer RAM for each channel and then decoded in parallel, and each of the decoded data for each channel back to the output buffer RAM The present invention provides an interface device of a decoder in a mobile communication terminal that can implement an interface of a decoder efficiently by storing it for each channel and outputting it to a CPU, and to prevent unnecessary power consumption by increasing the decoding efficiency of the decoder.

도 1은 본 발명에 의한 이동통신 단말기내 복호기의 인터페이스 장치의 블록 구성도.1 is a block diagram of an interface device of a decoder in a mobile communication terminal according to the present invention;

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1 : 입력버퍼 RAM 인터페이스부2 : 입력버퍼 RAM1: Input buffer RAM interface unit 2: Input buffer RAM

3 : 제1 코딩 제어기4 : 제2 코딩 제어기3: first coding controller 4: second coding controller

5 : 복호기6 : 출력버퍼 RAM5: decoder 6: output buffer RAM

7 : CRC부8 : SER부7: CRC unit 8: SER unit

9 : CPU 리드 레지스터 인터페이스부10 : 메인 제어부9 CPU lead register interface 10 Main control

상기와 같은 목적을 달성하기 위한 본 발명의 이동통신 단말기내 복호기의 인터페이스 장치는, 복조기의 클럭에 따라 복조기로부터 출력되는 데이터를 각 채널별로 입력버퍼 RAM에 저장하도록 제어하는 입력버퍼 RAM 인터페이스부와, 음성채널, 공용채널, 부가채널별로 데이터를 저장하기 위한 영역이 구분되어 있어 상기 입력버퍼 RAM 인터페이스부의 제어에 따라 복조기로부터 출력되는 데이터를 해당 채널별 영역에 저장하는 입력버퍼 RAM과, 상기 입력버퍼 RAM에 저장된 데이터중 음성채널과 공용채널에 대한 데이터를 복호기의 입력 데이터로 생성하기 위한 제어신호를 출력하는 제1 코딩 제어기와, 상기 입력버퍼 RAM에 저장된 데이터중 부가채널에 대한 데이터를 복호기의 입력 데이터로 생성하기 위한 제어신호를 출력하는 제2 코딩 제어기와, 상기 제1 코딩 제어기 및 제2 코딩 제어기의 제어신호에 따라 생성된 음성채널, 공용채널, 부가채널에 대한 입력 데이터를 상기 입력버퍼 RAM으로부터 읽어와 동시에 병렬적으로 디코딩 처리하는 복호기와, 음성채널, 공용채널, 부가채널별로 데이터를 저장하기 위한 영역이 구분되어 있어 상기 복호기에서 디코딩된 데이터를 해당 채널별 영역에 저장하는 출력버퍼 RAM과, 상기 복호기에서 디코딩된 데이터의 오류 및 심볼 오류를 검사하는 CRC부 및 SER부와, 상기 CRC부 및 SER부의 검사가 완료되는 대로 상기 출력버퍼 RAM에 저장된 데이터를 읽어와 CPU로 출력하도록 제어하는 CPU 리드 레지스터 인터페이스부와, 상기 각 구성 블록의 전체 동작을 제어하는 메인 제어부로 구성되는 것을 특징으로 한다.The interface device of the decoder in the mobile communication terminal of the present invention for achieving the above object, the input buffer RAM interface unit for controlling to store the data output from the demodulator in the input buffer RAM for each channel according to the clock of the demodulator, An input buffer RAM for storing data output from a demodulator in a corresponding channel area according to the control of the input buffer RAM interface unit is divided into an area for storing data for each of an audio channel, a common channel and an additional channel, and the input buffer RAM. A first coding controller for outputting a control signal for generating data for a voice channel and a common channel among data stored in the decoder as input data of the decoder, and input data of the decoder for data for an additional channel among the data stored in the input buffer RAM. A second coding controller for outputting a control signal for generating a; A decoder for reading input data for the voice channel, the common channel, and the additional channel generated according to the control signals of the first coding controller and the second coding controller from the input buffer RAM and simultaneously decoding them in parallel; An output buffer RAM for storing data decoded by the decoder in the corresponding channel, a CRC unit for checking errors and symbol errors of the data decoded by the decoder; A SER unit, a CPU read register interface unit for reading out data stored in the output buffer RAM and outputting the data to the CPU as soon as the CRC unit and the SER unit have been inspected, and a main control unit for controlling the overall operation of each component block. Characterized in that consists of.

이하, 첨부된 도면을 참고하여 본 발명에 의한 이동통신 단말기내 복호기의 인터페이스 장치의 구성 및 동작을 상세히 설명한다.Hereinafter, a configuration and operation of an interface device of a decoder in a mobile communication terminal according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 의한 이동통신 단말기내 복호기의 인터페이스 장치의 블록 구성도로서, 복조기(미도시)로부터 출력되는 클럭에 따라 복조기로부터 출력되는 데이터를 각 채널별로 입력버퍼 RAM에 저장하도록 제어하는 입력버퍼 RAM 인터페이스부(1)와, 음성채널, 공용채널, 부가채널별로 데이터를 저장하기 위한 영역이 구분되어 있어 상기 입력버퍼 RAM 인터페이스부(1)의 제어에 따라 복조기로부터 출력되는 데이터를 해당 채널별 영역에 저장하는 입력버퍼 RAM(2)과, 상기 입력버퍼 RAM(2)에 저장된 데이터중 음성채널과 공용채널에 대한 데이터를 복호기의 입력 데이터로 생성하기 위한 제어신호를 출력하는 제1 코딩 제어기(Coding Controller)(3)와, 상기 입력버퍼 RAM(2)에 저장된 데이터중 부가채널에 대한 데이터를 복호기의 입력 데이터로 생성하기 위한 제어신호를 출력하는 제2 코딩 제어기(4)와, 상기 제1 코딩 제어기(3) 및 제2 코딩 제어기(4)의 제어신호에 따라 생성된 음성채널, 공용채널, 부가채널에 대한 입력 데이터를 상기 입력버퍼 RAM(2)으로부터 읽어와 동시에 병렬적으로 디코딩 처리하는 복호기(5)와, 음성채널, 공용채널, 부가채널별로 데이터를 저장하기 위한 영역이 구분되어 있어 상기 복호기(5)에서 디코딩된 데이터를 해당 채널별 영역에 저장하는 출력버퍼 RAM(6)과, 상기 복호기(5)에서 디코딩된 데이터의 오류를 검사하는 CRC(Cyclic Redundancy Check)부(7)와, 상기 복호기(5)에서 디코딩된 데이터의 심볼 오류를 검사하는 SER(Symbol Error Rate)부(8)와, 상기 CRC부(7) 및 SER부(8)의 검사가 완료되는 대로 상기 출력버퍼 RAM(6)에 저장된 데이터를 읽어와 CPU로 출력하도록 제어하는 CPU 리드 레지스터 인터페이스부(9)와, 상기 각 구성 블록의 전체 동작을 제어하는 메인 제어부(10)로 구성된다.1 is a block diagram of an interface device of a decoder in a mobile communication terminal according to an embodiment of the present invention, which controls data stored in an input buffer RAM for each channel according to a clock output from a demodulator (not shown). The buffer RAM interface unit 1 and an area for storing data for each voice channel, shared channel, and additional channel are divided so that the data output from the demodulator under the control of the input buffer RAM interface unit 1 for each channel. A first coding controller for outputting a control signal for generating data of an audio channel and a common channel among data stored in the input buffer RAM 2 as input data of a decoder; Coding Controller (3), and for generating the data for the additional channel of the data stored in the input buffer RAM (2) as input data of the decoder The second coding controller 4 for outputting a signal, and input data for the voice channel, the common channel, and the additional channel generated according to the control signals of the first coding controller 3 and the second coding controller 4 are read. The decoder 5 reads from the input buffer RAM 2 and decodes the data in parallel, and an area for storing data for each of the voice channel, the common channel and the additional channel are divided so that the data decoded by the decoder 5 is divided. The output buffer RAM 6 for storing the data in the corresponding channel area, the CRC (Cyclic Redundancy Check) unit 7 for checking an error of the data decoded by the decoder 5, and the decoder 5 decoded. SER (Symbol Error Rate) section 8 for checking symbol errors of data, and the data stored in the output buffer RAM 6 as soon as the CRC section 7 and the SER section 8 are inspected, CPU read register interface section 9 for controlling output to the CPU , It consists of a main control unit 10 that controls the entire operation of each of the building blocks.

이때, 상기 제1 코딩 제어기(3) 및 제2 코딩 제어기(4)는 각 채널의 코드율(Code Rate), 천공 모드(Puncture Mode), 반복 모드(Repeat Mode)에 따른 제어신호를 생성하게 된다.In this case, the first coding controller 3 and the second coding controller 4 generate control signals according to the code rate, puncturing mode, and repeat mode of each channel. .

상기와 같이 구성된 본 발명의 이동통신 단말기내 복호기의 인터페이스 장치의 동작을 설명하면 다음과 같다.Referring to the operation of the interface device of the decoder in the mobile communication terminal of the present invention configured as described above are as follows.

상기 입력버퍼 RAM(2)과 출력버퍼 RAM(6)은 음성채널, 공용채널, 부가채널별로 데이터를 저장하기 위한 영역이 구분되어 있고, 이 구분된 세 개의 영역 크기가 데이터 용량에 따라 서로 다르다.The input buffer RAM 2 and the output buffer RAM 6 are divided into regions for storing data for each of an audio channel, a common channel, and an additional channel, and the size of the divided three regions differs depending on the data capacity.

즉, 복조기의 출력이 4비트 소프트 디시젼(Soft Decision)임을 감안할 때, 음성채널의 경우 1152×4비트, 공용채널의 경우 2304×4비트, 부가채널의 경우 9216×4비트로 각각 입력됨에 따라 상기 입력버퍼 RAM(2)에서는 음성채널과 공용채널을 위해 12K×4 RAM을 사용하고, 부가채널을 위해 36K×4 RAM을 사용한다.That is, considering that the output of the demodulator is a 4-bit soft decision, the input is performed as 1152 × 4 bits for a voice channel, 2304 × 4 bits for a shared channel, and 9216 × 4 bits for an additional channel. In the input buffer RAM 2, 12K × 4 RAM is used for the voice channel and the common channel, and 36K × 4 RAM is used for the additional channel.

먼저, 입력버퍼 RAM 인터페이스부(1)는 복조기(미도시)로부터 출력되는 클럭에 따라 복조기로부터 출력되는 데이터를 음성채널, 공용채널, 부가채널별로 상기 입력버퍼 RAM(2)에 저장하도록 제어한다.First, the input buffer RAM interface unit 1 controls to store the data output from the demodulator in the input buffer RAM 2 for each voice channel, common channel, and additional channels according to a clock output from a demodulator (not shown).

이어, 입력버퍼 RAM(2)은 상기 입력버퍼 RAM 인터페이스부(1)의 제어에 따라 복조기로부터 출력되는 데이터를 음성채널, 공용채널, 부가채널별로 구분된 해당 영역에 각각 저장한다.Subsequently, the input buffer RAM 2 stores the data output from the demodulator under the control of the input buffer RAM interface unit 1 in the respective regions divided by the voice channel, the common channel and the additional channel.

그리고 나서, 제1 코딩 제어기(3)가 상기 입력버퍼 RAM(2)에 저장된 데이터중 음성채널과 공용채널에 대한 데이터를 복호기(5)의 입력 데이터로 생성하기 위한 제어신호를 출력하고, 제2 코딩 제어기(4)가 상기 입력버퍼 RAM(2)에 저장된 데이터중 부가채널에 대한 데이터를 복호기(5)의 입력 데이터로 생성하기 위한 제어신호를 각각 출력한다.Then, the first coding controller 3 outputs a control signal for generating data for the audio channel and the common channel among the data stored in the input buffer RAM 2 as input data of the decoder 5, and the second The coding controller 4 outputs control signals for generating the data for the additional channel among the data stored in the input buffer RAM 2 as the input data of the decoder 5, respectively.

즉, 상기 제1 코딩 제어기(3) 및 제2 코딩 제어기(4)는 각 채널의 코드율, 천공 모드, 반복 모드에 따른 제어신호를 생성하게 된다.That is, the first coding controller 3 and the second coding controller 4 generate control signals according to the code rate, puncturing mode, and repetition mode of each channel.

상기와 같이 제1 코딩 제어기(3)와 제2 코딩 제어기(4)가 각각 제어신호를 출력하면, 비터비 디코더인 상기 복호기(5)는 상기 제1 코딩 제어기(3) 및 제2 코딩 제어기(4)의 제어신호에 따라 생성된 음성채널, 공용채널, 부가채널에 대한 입력 데이터를 상기 입력버퍼 RAM(2)으로부터 읽어와 동시에 병렬적으로 디코딩 처리한다.As described above, when the first coding controller 3 and the second coding controller 4 output control signals, respectively, the decoder 5 which is a Viterbi decoder causes the first coding controller 3 and the second coding controller ( Input data for the voice channel, the common channel, and the additional channel generated according to the control signal of 4) is read from the input buffer RAM 2 and decoded in parallel.

이때, 상기 복호기(5)는 시분할의 원리를 이용하여 공용채널에 대한 입력 데이터를 프레임 단위로 디코딩한 후에 인터럽트를 발생시키고, 이 발생된 인터럽트에 따라 그 후에 대기하고 있던 음성채널에 대한 입력 데이터를 디코딩하게 되며,이러한 동작을 프레임 단위로 계속 진행하게 된다.At this time, the decoder 5 generates an interrupt after decoding the input data for the common channel in units of frames by using the time division principle, and according to the generated interrupt, the decoder 5 inputs the input data for the voice channel which has been waiting thereafter. Decoding is performed, and the operation is continued in units of frames.

상기와 같이 본 발명에서는 각 채널별로 입력되는 데이터를 입력버퍼 RAM(2)의 각 채널별로 구분된 영역에 따로 따로 저장해 두었다가 복호기(5)에서 순차적인 아닌 병렬적으로, 예를 들면 음성채널의 데이터와 부가채널의 데이터를 동시에 디코딩함으로써 복조기와 복호기(5)의 통신을 원할히 하게 하는 등, 복호기의 인터페이스를 효율적으로 구현할 수 있도록 하고 있다.As described above, in the present invention, data input for each channel is separately stored in an area divided for each channel of the input buffer RAM 2, and in the decoder 5, not sequentially and in parallel, for example, data of a voice channel. By decoding the data of the and additional channels at the same time, it is possible to efficiently implement the interface of the decoder such as to facilitate communication between the demodulator and the decoder 5.

이후, 출력버퍼 RAM(6)은 상기 복호기(5)에서 디코딩된 데이터를 음성채널, 공용채널, 부가채널별로 구분된 해당 영역에 각각 저장한다.Thereafter, the output buffer RAM 6 stores the data decoded by the decoder 5 in corresponding regions divided by the voice channel, the common channel, and the additional channel.

그리고, 상기 CRC부(7)와 SER부(8)는 상기 복호기(5)에서 디코딩된 데이터의 오류를 검사하고, 데이터의 심볼 오류를 검사한다.The CRC unit 7 and the SER unit 8 check the error of the data decoded by the decoder 5 and check the symbol error of the data.

마지막으로, CPU 리드 레지스터 인터페이스부(9)는 상기 CRC부(7) 및 SER부(8)의 검사가 완료되는 대로 상기 출력버퍼 RAM(6)에 저장된 데이터를 읽어와 CPU로 출력하도록 제어하고, 이로써 복호기(5)와 CPU의 통신을 원할히 하게 하는 등, 복호기의 인터페이스를 효율적으로 구현할 수 있도록 하고 있다.Finally, the CPU read register interface unit 9 controls to read the data stored in the output buffer RAM 6 and output it to the CPU as soon as the inspection of the CRC unit 7 and the SER unit 8 is completed. As a result, the interface of the decoder can be efficiently implemented, for example, to facilitate communication between the decoder 5 and the CPU.

상기에서 설명한 바와 같이, 입력되는 데이터를 음성채널, 공용채널, 부가채널별로 입력버퍼 RAM에 저장한 후 병렬적으로 디코딩하고, 이 디코딩된 각 채널별 데이터를 다시 출력버퍼 RAM에 각 채널별로 저장한 후 중앙처리장치로 출력함으로써 복호기의 인터페이스를 효율적으로 구현할 수 있게 되는 효과가 있다.As described above, the input data is stored in the input buffer RAM for each voice channel, the common channel, and the additional channel, and then decoded in parallel, and the decoded data for each channel is again stored in the output buffer RAM for each channel. After the output to the central processing unit has the effect that it is possible to efficiently implement the interface of the decoder.

또한, 각 채널의 데이터를 동시에 디코딩함으로써 복호기의 디코딩 효율을높이고, 동시에 여러 가지 데이터 서비스를 제공할 수 있으며, 다음 채널을 디코딩하기 위해 기다릴 필요가 없게 되어 불필요한 전력 소모를 방지할 수 있게 되는 효과가 있다.In addition, by decoding the data of each channel at the same time, it is possible to improve the decoding efficiency of the decoder, to provide various data services at the same time, and to avoid unnecessary power consumption by not having to wait for decoding the next channel. have.

Claims (2)

복조기의 클럭에 따라 복조기로부터 출력되는 데이터를 각 채널별로 입력버퍼 RAM에 저장하도록 제어하는 입력버퍼 RAM 인터페이스부와,An input buffer RAM interface unit for controlling data stored in the input buffer RAM for each channel according to the clock of the demodulator; 음성채널, 공용채널, 부가채널별로 데이터를 저장하기 위한 영역이 구분되어 있어 상기 입력버퍼 RAM 인터페이스부의 제어에 따라 복조기로부터 출력되는 데이터를 해당 채널별 영역에 저장하는 입력버퍼 RAM과,An input buffer RAM for storing data output from a demodulator under the control of the input buffer RAM interface unit in an area for each channel according to the control of the input buffer RAM interface unit; 상기 입력버퍼 RAM에 저장된 데이터중 음성채널과 공용채널에 대한 데이터를 복호기의 입력 데이터로 생성하기 위한 제어신호를 출력하는 제1 코딩 제어기와,A first coding controller for outputting a control signal for generating data of a voice channel and a common channel among the data stored in the input buffer RAM as input data of a decoder; 상기 입력버퍼 RAM에 저장된 데이터중 부가채널에 대한 데이터를 복호기의 입력 데이터로 생성하기 위한 제어신호를 출력하는 제2 코딩 제어기와,A second coding controller for outputting a control signal for generating data for an additional channel among the data stored in the input buffer RAM as input data of a decoder; 상기 제1 코딩 제어기 및 제2 코딩 제어기의 제어신호에 따라 생성된 음성채널, 공용채널, 부가채널에 대한 입력 데이터를 상기 입력버퍼 RAM으로부터 읽어와 동시에 병렬적으로 디코딩 처리하는 복호기와,A decoder configured to read input data for a voice channel, a common channel, and an additional channel generated according to control signals of the first coding controller and the second coding controller from the input buffer RAM and to simultaneously decode and process the input data; 음성채널, 공용채널, 부가채널별로 데이터를 저장하기 위한 영역이 구분되어 있어 상기 복호기에서 디코딩된 데이터를 해당 채널별 영역에 저장하는 출력버퍼 RAM과,An output buffer RAM for storing data decoded by the voice channel, the common channel, and the additional channel, and storing the data decoded by the decoder in the corresponding channel area; 상기 복호기에서 디코딩된 데이터의 오류 및 심볼 오류를 검사하는 CRC부 및 SER부와,A CRC unit and an SER unit for checking an error and a symbol error of data decoded by the decoder; 상기 CRC부 및 SER부의 검사가 완료되는 대로 상기 출력버퍼 RAM에 저장된데이터를 읽어와 CPU로 출력하도록 제어하는 CPU 리드 레지스터 인터페이스부와,A CPU read register interface unit configured to control reading of the data stored in the output buffer RAM and outputting the data to the CPU as soon as the CRC unit and the SER unit are inspected; 상기 각 구성 블록의 전체 동작을 제어하는 메인 제어부로 구성되는 것을 특징으로 하는 이동통신 단말기내 복호기의 인터페이스 장치.And a main control unit for controlling the overall operation of each of the building blocks. 제1항에 있어서, 상기 입력버퍼 RAM과 출력버퍼 RAM가,The method of claim 1, wherein the input buffer RAM and the output buffer RAM, 음성채널, 공용채널, 부가채널별로 데이터를 저장하기 위해 세 개의 영역으로 구분되는 것을 특징으로 하는 이동통신 단말기내 복호기의 인터페이스 장치.An interface device of a decoder in a mobile communication terminal, characterized by being divided into three areas for storing data for each voice channel, common channel, and additional channel.
KR1020000083638A 2000-12-28 2000-12-28 Interface apparatus of decoder in mobile communication terminal KR20020054521A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083638A KR20020054521A (en) 2000-12-28 2000-12-28 Interface apparatus of decoder in mobile communication terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083638A KR20020054521A (en) 2000-12-28 2000-12-28 Interface apparatus of decoder in mobile communication terminal

Publications (1)

Publication Number Publication Date
KR20020054521A true KR20020054521A (en) 2002-07-08

Family

ID=27687248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083638A KR20020054521A (en) 2000-12-28 2000-12-28 Interface apparatus of decoder in mobile communication terminal

Country Status (1)

Country Link
KR (1) KR20020054521A (en)

Similar Documents

Publication Publication Date Title
KR20000046050A (en) Puncturing device and method for turbo encoder in mobile communication system
KR870008446A (en) Binary data compression and extension processing unit
KR20080054057A (en) Adaptive multi rate codec mode decoding method and apparatus thereof
US20060101319A1 (en) Input buffer device for de-rate matching in high speed turbo decoding block and method thereof
TWI266487B (en) Method and apparatus for decoding error correction code
KR19990001577A (en) Communication device using single concatenated encoder and communication method using same
JP2003264533A (en) Turbo decoder, turbo encoder, and radio base station including turbo encoder and decoder
KR20020054521A (en) Interface apparatus of decoder in mobile communication terminal
US5402447A (en) Speech decoding in a zero BER environment
JPH10313275A (en) Memory for data processing in mobile telephone system
EP2323302A1 (en) Improved HARQ
JP2001044856A (en) Coder, method therefor and serving medium
RU2236084C2 (en) Random-access memory device depending for its operation on inverted sequence principle and equipped with cash memory for viterbi serial decoder
KR100342497B1 (en) Partially shared output buffer architecture of viterbi/turbo decoder in imt2000 mobile modem
KR20030047100A (en) Apparatus for sharing memory between interleaver and deinterleaver in turbo decoder and method thereof
KR100217042B1 (en) Decoding processing method of viterbi decoder
CN114070470B (en) Encoding and decoding method and device
JPH0723008A (en) Voice processing system for varying encoding processing timing
KR100447175B1 (en) turbo decoding method and Apparatus for the same
JPH09298466A (en) Voice coder/decoder
JPH0677910A (en) Voice codec processing system
JPH10322222A (en) Variable length coding and decoding method and system therefor
US6134288A (en) Apparatus and method for generating a decoding clock signal in response to a period of write and read clock signals
JP2010004100A (en) Transmission data generator
KR960015940B1 (en) Channel decoding device for cdma cellular phone

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination