KR20020051304A - 전자 회로 기판의 제조 장치 - Google Patents
전자 회로 기판의 제조 장치 Download PDFInfo
- Publication number
- KR20020051304A KR20020051304A KR1019990036050A KR19990036050A KR20020051304A KR 20020051304 A KR20020051304 A KR 20020051304A KR 1019990036050 A KR1019990036050 A KR 1019990036050A KR 19990036050 A KR19990036050 A KR 19990036050A KR 20020051304 A KR20020051304 A KR 20020051304A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- layer
- electronic device
- liquid
- oxygen concentration
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
복잡한 프로세스를 사용하지 않고 간단하며, 동시에 전자 장치 또는 회로 기판에 악영향을 끼치지 않는 금속 표면의 산화막과 유기물, 카본 등을 제거할 수 있는 금속 표면 처리 방법을 적용하여 플럭스를 사용하지 않고 납땜 접속할 수 있는 전자 회로의 제조 방법을 제공한다.
전자 장치와 회로 기판을 땜납재로 접속할 때, 땜납재에 레이저 광을 조사하여 땜납재를 크리닝하고, 상기 전자 장치를 상기 회로 기판 상에 위치를 일치시켜 탑재하고, 저산소 농도 분위기 중에서 땜납재를 가열 용융하여 전자 장치와 회로 기판을 접속한다.
Description
본 발명은 반도체 집적 회로(LSI) 등의 전자 장치나 부품과 회로 기판을 접속하는 전자 회로의 제조 방법에 관한 것으로, 특히 플럭스를 사용하지 않고 납땜으로 접속하는 전자 회로의 제조 방법에 관한 것이다.
종래부터 회로 기판과 반도체 집적 회로(LSI) 등을 납땜할 때는 접합되는 대상 금속의 표면은 청결하게 유지되는 한편 습윤성을 방해하는 물질이 존재해서는 안될 것이 요구되었다.
또한, 도금을 행할 때에도 도금을 실시하는 대상 금속의 표면은 산화막 등이 존재하지 않도록 청결하게 유지되어야만 한다.
또한, Au 선이나 Au 리본 등을 대상 금속의 표면에 초음파 열 가압 방법으로 접합할 때에도 대상 금속의 표면의 산화막이 문제되기 때문에 대상 금속의 표면은 청결하게 유지되어야만 한다.
이러한 패턴의 습윤성을 방해하는 물질로는 산화물, 염화물, 유화물, 탄산염, 각종 유기 화합물 등이 있다. 특히 납땜, 도금, Au 선이나 Au 리본 등의 초음파 열 가압 접합 등의 처리 프로세스에 있어서의 최대의 장애는 땜납, 니켈(Ni), 니켈 합금(Ni과 다른 물질과의 합금) 등의 대상 금속의 표면에 존재하는 산화막이다.
이 산화막은 일반적으로는, 플럭스에 의해 산화적으로 용해하여 액체 화합물에 변화시킨다. 이에 따라, 대상 금속의 표면과 땜납의 금속 원자가 외각의 전자각을 공유하는 금속 결합 상태를 형성하기 위한 직접 충돌의 기회가 얻어지고, 대상 금속과 땜납의 합금화가 가능해진다. 단, 플럭스의 잔액이 표면에 남기 때문에 이것을 제거할 필요가 있다.
또한, 도금에 대해서는 산화막을 개재해서는 도금이 불가능하다. 예를 들면, 도금의 대표적인 예로서 전기 도금이 있지만, 산화막이 절연막으로 되어 전기 도금에 필요한 전기적 도통이 취해지지 않기 때문에 도금이 불가능해진다.
또한, 치환 도금에 대해서도 역시 산화막이 장애가 되어 대상 금속의 표면과 도금액 간의 치환 반응이 없어져 도금이 불가능해진다.
이러한 도금에 관해서도 염산 등의 액 처리에 의해 산화막을 제거할 필요가 있지만, 이것에 의해서도 잔액이 남게되어 접합의 신리성을 저하시키는 요인이 된다. 그래서, 종래부터 프레온 등에 의해 세정이 실시되고 있다.
이것에 대해, 최근에는 플럭스로서 잔액 찌꺼기가 적은 아비에트산(로진)과 아디핀산 등을 미량 사용함으로써 플럭스 잔액 세정을 불필요하게 하는 기술 개발이 행해지고 있지만 접합 신뢰성의 관점에서는 미흡하다.
이 기술에 대해서는 「알루미트 테크니컬 저널 19」(1992년), 및 「무세정화를 위한 플럭스의 작용 기구와 문제점에 대하여」((주) 일본 공업 기술 개발 연구소, 窪田 規)에 상세히 설명되어 있다.
한편 금속 재료, 강재, 탄화물 등에 대하여 레이저 빔을 조사함으로써, 초미세 균일 조직 또는 비정질 구조를 갖고 내식성, 내마모성이 우수한 재료를 얻는 크레이징 방법이 제안되어 있다. 이 크레이징 방법은 고온 고압 하에 노출되는 금속 재료, 예를 들면 자동차 터빈용 재료 등을 가공하는 경우에 사용되는 것으로, 예를들면 「속·레이저 가공」(小林 昭 저 pp164, 개발사 발행)에서 논해지고 있다.
또한, 플럭스나 산화 등을 사용하지 않는 금속 표면의 산화막 제거 방법으로서, 아르곤 스퍼터에 의해 산화막을 제거하는 방법이 있다.
이외에 특개소 63-97382호 공보에 개시되어 있는 바와 같이, 금속 부재의 블라스트 가공에 의해 거친면으로 형성된 표면에 합금 원소를 도금한 후, 그 위에 레이저 광을 조사하여 도금층을 용융 처리함으로써 핀 홀이 없는 밀착성이 높은 코팅 피막을 형성하는 기술이 있다.
또한, 특개소 62-256961호 공보에 개시되어 있는 바와 같이, 알루미늄 또는 그 합금으로 이루어진 기초재의 표면에 양극(陽極) 산화 피막을 형성함으로써, 내식성이 양호하고 납땜이 용이한 표면 처리층을 형성하는 기술이 있다.
본 발명자는 상기한 종래 기술을 검토한 결과, 이하의 문제점을 발견하였다.
(1) 회로 기판과 집적 회로 등을 납땜할 때에, 그 납땜 전에 플럭스에 의해 산화막을 제거하는 방법에 있어서는 플럭스의 잔액을 세정하는 프로세스가 반드시 필요해지는 문제가 있다. 또한, 잔액으로서 잔존했던 산 등에 의한 금속 부식의 원인이 남는 문제가 있다.
또는, 세정 후에 건조하는 프로세스가 반드시 필요해지는 문제가 있다.
(2) 아르곤 스퍼터에 의한 산화막 제거 방법에 있어서는 진공 중에서의 처리가 필요해지기 때문에, 설비 관리가 곤란해지므로 아르곤 스퍼터에 의해 전자 장치 또는 전자 장치의 능동 소자에 악영향을 끼치는 문제가 있다.
(3) 레이저 빔을 이용하는 크레이징 방법 및 특개소 63-97382호 공보에 개시된 레이저 가공 처리 방법에 있어서는, 모두 고에너지의 레이저 광에 의해 표면의 금속 조직을 강제적으로 용융 변화시켜 금속 표면의 내마모성이나 치밀성을 얻는 것이기 때문에, 금속 표면이 고화하는 정도로 산화막이 성장하여버리는 문제가 있다.
또한 특개소 62-256961호 공보에 개시되어 있는 표면 처리 방법은 산화막을 제거하는 기술이 아니므로, 이것을 사용할 수는 없다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하여, 복잡한 프로세스를 사용하지 않고 간단하게, 또한 전자 장치, 부품 혹은 회로 기판에 악영향을 끼치는 일없이 금속 표면의 산화막이나 유기물, 카본 등을 제거할 수 있는 금속 표면 처리 방법을 적용하여 플럭스를 사용하지 않고 납땜 접속할 수 있는 전자 회로의 제조 방법을 제공하는데 있다.
본 발명에 따르면 상기 목적은 전자 장치 또는 부품과 회로 기판을 땜납재로 접속할 때에 땜납재에 레이저 광을 조사하여 땜납재를 크리닝하고, 상기 전자 장치를 상기 회로 기판 상에 위치를 맞추어 탑재하고, 저산소 농도 분위기 중에서 땜납재를 가열 용융하여 전자 장치와 회로 기판을 접속함으로써 달성된다.
상기 수단에 있어서는 땜납재 등의 금속 표면에 대해 금속 표면의 조직을 변화시키는 에너지보다 적은 에너지의 레이저 광을 조사한다. 이에 따라, 표면의 금속 조직은 용융되지 않고, 레이저 광의 에너지에 의해 표면의 금속 원자와 산소 원자와의 결합만이 해제되기 때문에, 금속 표면의 산화막이 제거되고, 또한 동시에금속 표면의 유기물, 카본 등이 제거된다.
또, 상기 레이저 광을 조사하는 분위기는 대기중, 진공 중, He 가스 중의 어떤 조건이라도 상관없이 금속 표면 산화막을 제거할 수 있다.
다음에, 땜납재로 접속되는 전자 장치 혹은 부품과 회로 기판을 임시 고정액으로 위치 일치시킨 후, 저산소 농도 분위기 중에서 상기 산화막을 제거한 땜납재를 가열 용융하여 납땜 접속한다. 이에 따라, 땜납 접속면을 산화시키지 않고 양호한 납땜 접속을 실현할 수 있다.
도 1은 본 발명에 따른 금속 표면 처리 방법의 제1 실시예를 설명하기 위한 단면도.
도 2는 도 1에 도시한 땜납층 대신에 반도체 집적 회로(LSI) 등에 있어서의 땜납 범프의 표면에 렌즈 및 미러를 통하여 레이저 광을 조사하는 본 제1 실시예의 변형예를 설명하기 위한 단면도.
도 3은 본 제1 실시예의 땜납층 표면의 레이저 광 조사 전의 주사형 전자 현미경 사진.
도 4는 도 3의 확대 사진.
도 5는 본 제1 실시예의 땜납층 표면의 레이저 광 조사 후의 주사형 전자 현미경 사진.
도 6은 도 5의 확대 사진.
도 7은 본 제1 실시예에 있어서의 종축에 Sn-Pb 표면의 산화막량(%)을, 횡축에 1 펄스의 레이저 광 조사 에너지 밀도(J/cm)를 취하여 양자의 관계를 도시한 그래프.
도 8은 본 제1 실시예에 있어서의 종축에 Sn-Pb 표면의 산화막량(%)을, 횡축에 에너지 밀도를 1.5(J/cm)로 일정하게 유지했을 때의 조사 회수를 도시한 그래프.
도 9는 본 제1 실시예에 의해 납땜 접합한 전자 회로의 일예를 도시한 단면도.
도 10은 본 제1 실시예에 의해 납땜 접합한 전자 회로의 다른 예를 도시한 단면도.
도 11은 본 발명에 의한 금속 표면 처리 방법의 제2 실시예를 설명하기 위한 단면도.
도 12는 본 제2 실시예에 있어서의 니켈층의 동일 부분에 대한 레이저 광의 조사 회수를 일정하게 하고, 종축에 니켈로 형성된 산화막의 두께(단위 : nm)를 취하고, 횡축에 레이저 광 조사 에너지 밀도(J/cm)를 취하여 양자의 관계를 도시한 그래프.
도 13은 본 제2 실시예에 있어서의 레이저 광 조사 에너지 밀도를 일정하게 하고, 종축에 니켈층의 표면에 형성된 산화막의 두께(단위 : nm)를 취하고, 상기 니켈층의 동일 부분에 대한 레이저의 조사 회수를 취하여 양자의 관계를 도시한 그래프.
도 14는 본 발명에 따른 전자 장치의 제조 방법의 제3 실시예를 설명하기 위한 단면도.
도 15는 본 제3 실시예에서 재산화 방지 수단을 구체적으로 적용한 전자 장치의 구성 단면도.
도 16은 도 15에 도시한 입출력(I/O)핀을 이용하지 않고 직접 경납(brazingfiller metal) 혹은 땜납재로 전자 장치와 세라믹 기판 상의 니켈(Ni)층 또는 니켈 합금층을 전기적으로 접속한 예를 도시한 도면.
도 17은 본 발명에 따른 전자 회로 제조 방법의 제4 실시예를 설명하기 위한 도면.
도 18은 본 발명의 제1 실시예의 제조 장치에 의해서 납땜 접속을 행하는 전자 장치를 임시 고정한 회로 기판의 구성을 도시한 단면도.
도 19는 본 발명의 한 실시예에 의한 전자 회로 제조 장치의 구성을 도시한 사시도.
도 20은 처리 용기의 내부 상태를 도시한 단면도.
도 21은 전자 장치의 임시 고정용으로 사용하는 액체의 예를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 세라믹 기판
11 : 메탈라이즈층
3a : 땜납층
4 : 산화막
5 : 레이저 광
6 : 렌즈
7 : 미러
이하, 본 발명의 실시예를 도면을 이용하여 상세히 설명한다.
(제1 실시예)
도 1은 본 발명에 따른 금속 표면 처리 방법의 제1 실시예를 설명하기 위한 단면도로서, 세라믹 기판(1), 메탈라이즈층(2), 땜납층(3a), 산화막(4), 레이저 광(5), 렌즈(6), 미러(7)를 나타낸다.
본 제1 실시예의 금속 표면 처리 방법은 도 1에 도시한 바와 같이, 세라믹 기판(1)의 상층에 형성된 메탈라이즈층(2)의 표면의 땜납층(3a)의 표면에 성장한 산화물(4)(또는 유기물, 카본 등의 잔액)을 제거하는 것이다.
상기 메탈라이즈층(2)은 예를 들면, 티탄(Ti)막, 니켈(Ni)막, 니켈 합금막 등으로 이루어진다.
땜납층(3a) 표면의 산화물(4)(또는 유기물, 카본 등의 잔액)을 제거하기 위하여 상기 땜납층(3a)의 표면에 대해 렌즈(6) 및 미러(7)를 통하여 레이저 광(5)을조사한다. 이에 따라 산화물(4)이 제거된다.
도 2는 도 1의 땜납층(3a) 대신에, 반도체 집적 회로(LSI) 등에 있어서의 땜납 범프(3b)의 표면에 렌즈(6) 및 미러(7)를 통하여 레이저 광(5)을 조사하는 본 제1 실시예의 변형예를 도시하였다.
본 제1 실시예에서 사용되는 레이저 광(5)은 땜납층(3a) 혹은 땜납 범프(3b)의 금속 조직을 변화시키는 에너지보다 작은 에너지의 레이저 광이다. 상세하게는 땜납층(3a), 땜납 범프(3b) 표면의 Sn 원자와 O 원자와의 결합 에너지보다 크고, Sn-Pb 원자끼리의 결합 에너지보다 작은 에너지의 레이저 광이다.
이 레이저 광(5)이 땜납층(3a), 땜납 범프(3b)에 조사되면, 표면의 땜납은 용융되지 않고, 레이저 광(5)의 에너지에 의해 표면의 Sn-Pb 원자와 O 원자와의 결합만이 해제되게 된다. 이에 따라, 땜납층(3a), 땜납 범프(3b) 표면의 산화막(4)이 제거된다. 또한, 이것과 동시에 금속 표면의 유기물, 카본 등도 제거된다.
이 경우, 표면의 Sn-Pb 원자와 O 원자와의 결합을 해제하는 것이 레이저 광(5)을 조사하는 주목적이기 때문에, 레이저 광(5)은 예를 들면, 펄스폭이 1 ㎲ 이하인 펄스 레이저 광인 것이 바람직하다.
또한, 펄스폭이 1 ㎲ 이하인 펄스 레이저 광으로 표면의 Sn-Pb 원자와 O 원자와의 결합을 해제하게 되므로, 레이저 광(5)으로서는 예를 들면, 파장이 짧은(광자 에너지가 높은) 엑시머 레이저 광이 바람직하다.
또한, 레이저 광(5)을 조사하는 분위기는 대기 중, 진공 중, He 가스 중의 어떤 조건이라도 상관없으며, 이에 따라 문제없이 땜납층(3a), 땜납 범프(3b)의 표면의 산화막(4)을 제거할 수 있다.
도 3은 레이저 광 조사 전의 땜납층(3a)의 표면 상태를 주사형 전자 현미경으로 관찰한 사진이고, 도 4는 그 확대 사진이다.
이들 사진에서 땜납층(3a) 표면에 유기물이나 카본 등의 흑색 잔액을 확인할 수 있다.
도 5는 레이저 광 조사 후의 땜납층(3a)의 표면 상태를 동일하게 주사형 전자 현미경으로 관찰한 사진이고, 도 6은 그 확대 사진이다.
이들 사진에서 그 산화막이나 유기물, 카본 등의 잔액이 완전히 제거되어 있는 것을 확인할 수 있다.
도 7은 종축에 Sn-Pb 표면의 산화막량(%)을 취하고, 횡축에 1 펄스의 레이저 광 조사 에너지 밀도(J/cm)(단위 면적당 레이저 광 조사 에너지)를 취하여 양자의 관계를 도시한 그래프이다.
이 도 7에서, 레이저 광 조사 에너지 밀도가 0.5 J/cm∼4.0 J/cm의 범위에서 잔류 산화막량이 미처리의 산화막량보다 작이지는 것이 명확하게 되어 있다. 그 중에서도 레이저 광 조사 에너지 밀도 1.5 J/cm가 가장 적어지는 것을 알 수 있다.
또, 이 경우의 산화막량은 에너지 분산 X선 분광법(EDX)으로 측정한 산소 농도이다.
도 8은 종축에 Sn-Pb 표면의 산화막량(%)을 취하고, 횡축에 레이저 광 조사 에너지 밀도를 1.5 J/cm의 일정값으로 유지한 경우의 레이저 광 조사 회수를 도시한 그래프이다.
이 도 8에서, 조사 회수가 6회∼10회의 범위에서 잔류 산화막량이 적어지는 것을 알 수 있고, 특히 조사 회수가 8회일 때 가장 적어지는 것을 알 수 있다.
이상의 것으로부터, Sn-Pb 표면의 산화막량은 레이저 광 조사 에너지 밀도 1.5 J/cm에서 8회 조사하는 경우가 최소로 되고, 땜납층(3a) 혹은 땜납 범프(3b)의 습윤성이 향상하는 것을 알 수 있다.
도 9는 본 제1 실시예의 금속 표면 처리 방법을 이용하여 땜납 범프(3b) 표면의 산화막 제거를 행하고, 플럭스가 없는 상태에서 집적 회로(LSI)(8)를 세라믹 기판(1)의 상층에 형성한 메탈라이즈층(2)에 납땜 접합한 전자 회로의 주요부 단면을 도시한 것이고, 또한 도 10은 동일하게 밀봉 갭(9) 부분의 땜납 범프(3b) 표면의 산화막 제거를 행하고, 플럭스 없는 상태에서 납땜 접합을 실시한 전자 회로의 주요부 단면을 도시한 것이다.
(제2 실시예)
도 11은 본 발명에 의한 금속 표면 처리 방법의 제2 실시예를 설명하기 위한 단면도이다.
본 제2 실시예의 금속 표면 처리 방법은 도 11에 도시한 바와 같이, 세라믹 기판(1)의 상층에 형성한 니켈(Ni)층(또는 니켈 합금층)(2a) 표면의 산화물(4)(또는 유기물, 카본 등의 잔액)을 제거하는 것이다.
니켈(Ni)층(또는 니켈 합금층)(2a)은 일반적으로 산화하기 쉽기 때문에, 니켈(Ni)층 또는 니켈 합금층(2a)의 표면에는 간단하게 산화막(4)이 형성된다.
니켈층(2a) 표면의 산화물(4)을 제거하는 방법은 상기 제1 실시예와 마찬가지로, 니켈층(2a)의 표면에 대해 렌즈(6) 및 미러(7)를 통하여 레이저 광(5)을 조사한다.
도 12는 일례로서 니켈층(2a)의 동일 부분에 대한 레이저 광(5)의 조사 회수를 10회의 일정값으로 유지하고, 종축에 니켈(2a)에 형성된 산화막(4)의 두께(단위 : nm)를 취하고, 횡축에 레이저 광 조사 에너지 밀도(J/cm)(단위 면적당 레이저 광 조사 에너지)를 취하여 양자의 관계를 도시한 그래프이다.
도 12에서, 레이저 광(5)의 조사 에너지 밀도가 커짐에 따라서 산화막을 제거할 수 있음을 알 수 있다. 또한, 초기 산화막의 두께가 변하여도 마찬가지로 산화막(4)을 제거할 수 있음을 알 수 있다.
도 13은 일례로서 레이저 광(5)의 조사 에너지 밀도를 0.75(J/cm)의 일정값으로 유지하고, 종축에 니켈층(2a)의 표면에 형성되는 산화막(4)의 두께(단위 : nm)를 취하고, 횡축에 니켈층(2a)의 동일 부분에 대한 레이저의 조사 회수를 취하여 양자의 관계를 도시한 그래프이다.
도 13에서, 조사 회수가 많아질수록 산화막의 두께도 감소함을 알 수 있다.
(제3 실시예)
도 14는 본 발명에 따른 반도체 집적 회로(LSI) 등의 전자 장치의 제조 방법의 제3 실시예를 설명하기 위한 단면도이다.
제3 실시예에서는 도 14에 도시한 바와 같이, 세라믹 기판(1)의 상층에 형성된 니켈(Ni)층(또는 니켈 합금층)(2a)의 표면의 산화물(또는 유기물, 카본 등의 잔액)을, 상기 제1 실시예 또는 제2 실시예의 금속 표면 처리 방법으로 제거한 후,도금층(10)을 실시한 것이다.
도금은 전기 도금, 무전계 도금, 치환 도금 중 어느 것을 이용하여도 좋지만, 도금재는 일반적으로 금(Au)을 이용함으로써 재산화를 방지한다.
이렇게 함으로써, 메탈라이즈층의 니켈(Ni)층 또는 니켈 합금층(2a) 상의 산화막을 제거하여 그 재산화를 방지할 수 있다.
본 제3 실시예의 재산화 방지 수단을 구체적으로 적용한 전자 장치의 구성 단면도를 도 15에 도시하였다.
본 제3 실시예의 제조 방법은 도 15에 도시한 바와 같이, 세라믹 기판(1)에 메탈라이즈층의 니켈(Ni)층(또는 니켈 합금층)(2a)을 형성하고, 그 위에 유기계 절연층(15)을 형성한다. 이 유기계 절연층(15)에 구멍을 내어 상기 니켈(Ni)층(2a)을 노출시키고, 그 노출된 니켈(Ni)층(2a) 표면의 산화물을 상기 제1 실시예 또는 제2 실시예의 표면 처리 방법으로 제거한 후, 재산화 방지용 도금층(10)을 행한다. 그리고, 경납(또는 땜납재)(11)으로 입출력(I/O)핀(12)을 부착한다.
니켈 합금층(2a) 표면의 산화물을 제거한 후, 재산화 방지용 도금층(10)을 실시함으로써, 반도체 집적 회로(LSI) 등의 입출력(I/O)핀(12)과 세라믹 기판(1)과의 전기적 접속을 양호하게 할 수 있다.
또, 레이저 광(5)으로 산화막(4)을 제거한 후에는 약 1주간 정도이면 재산화 방지용 도금(Au 도금)층(10)을 형성하지 않아도 경납(또는 땜납재)(11)에 의해 입출력(I/O)핀(12)과 세라믹 기판(1) 상의 니켈(Ni)층(2a)을 전기적으로 양호한 상태로 접속할 수 있다.
도 16은 도 15에 도시한 입출력(I/O)핀(12)을 사용하지 않고, 경납(또는 땜납재)(11)으로 직접 전자 장치와 세라믹 기판(1) 상의 니켈(Ni)층(또는 니켈 합금층)(2a)을 전기적으로 접속한 경우를 도시하고 있다.
이 같은 경우, 종래에는 반드시 플럭스 등을 이용하여 접속하고 있지만, 본 제3 실시예의 방법에서는 플럭스 등은 필요하지 않다.
(제4 실시예)
도 17은 본 발명에 의한 반도체 집적 회로 등의 전자 장치의 제조 방법의 제4 실시예를 설명하기 위한 도면으로, (a)도는 평면도, (b)도는 (a)도의 A-A선으로 절단한 단면도이다.
본 제4 실시예의 제조 방법은 도 17의 (a), 도 17의 (b)에 도시한 바와 같이, 유기계 절연층(15)의 상층에 유기계 절연층(15)과 밀착성이 좋은 금속막(13)(예를 들면, 크롬(Cr), 티탄(Ti)을 이용한다)을 형성하고, 그 상층에 니켈(Ni)층(또는 니켈 합금층)(2a)을 형성한다. 이 니켈(Ni)층(또는 니켈 합금층)(2a) 표면의 산화물(또는 유기물, 카본 등의 잔액)을 상기 제1 실시예 혹은 제2 실시예의 표면 처리 방법으로 제거한 후, 초음파열 가압 방식을 이용하여 금(Au) 리본이나 금 와이어(14)를 접합한다.
통상, 니켈(Ni)층 또는 니켈 합금층(2a)에서는 표면의 산화막 때문에 이와 같은 접합은 곤란하지만, 상기 제1 실시예 또는 제2 실시예의 방법으로 산화물을 제거함으로써 양호하게 접합할 수 있다.
또, 상기 실시예에서는 표면 처리의 대상 금속을 땜납층(3a),니켈(Ni)층(2a)으로 하였지만, 본 발명은 이것에 한정되지 않고 산화막이나 유기물 등을 제거할 필요가 있는 각종 금속에 적용할 수 있다.
이 경우, 금속의 재질에 따라 레이저 광의 에너지를 적절하게 조절하는 것은 말할 필요도 없다.
또한, 펄스 레이저 광을 예로 들었지만, 금속 조직 자체를 용융하지 않도록 하는 제어 수단을 부가하면, CO 레이저 등의 파장이 긴 레이저 광을 연속 조사하는 것에 의해서도 동일한 효과를 달성할 수 있다.
또, 레이저 조사에 의해 표면의 금속 조직이 용융해버리는 경우도 있을 수 있지만, 단시간이라면 지장은 없다.
(제5 실시예)
도 18은 본 발명의 한 실시예의 제조 장치로 납땜 접속을 행하는 전자 장치를 임시 고정한 회로 기판의 구성을 도시한 단면도, 도 19는 본 발명의 한 실시예에 의한 전자 회로 제조 장치의 구성을 도시한 사시도, 도 20은 처리 용기의 내부 구조를 도시한 단면도, 도 21은 전자 장치의 임시 고정용으로 사용하는 액체의 예를 설명하는 도면이다.
도 18∼도 20에서는 전자 장치(21), 전자 장치(21)를 임시 고정하는 액체(22), 접속면(23), 회로 기판(24), 땜납재(25), 처리 용기(26), 압력 제어부(27), 산소 농도 모니터부(28), 온도 제어부(29), 전자 회로 기판 반송부(30), 제어부(31), 피처리 전자 회로 기판(32), 카본 히터(33), 냉각판(34), 가스 도입계(35), 진공 배기계(36)를 도시하였다.
본 발명의 한 실시예에 의해 납땜 접속이 행해지는 전자 장치와 회로 기판으로 이루어지는 피처리 전자 회로 기판(32)은 도 18에 도시한 바와 같이, 땜납재(25)에 의한 땜납 범프 단자가 설치되어 있는 LSI 등의 전자 장치(21)가 세라믹, 글래스 에폭시 등으로 형성된 회로 기판(24) 상에 전자 장치(21)를 임시 고정하는 액체(22)에 의해 임시 고정되어 구성된다. 그 때, 납땜 접속되는 회로 기판(24)에 설치되어 있는 접속면(23)과 전자 장치의 땜납재(25)의 위치가 일치하도록 위치를 맞추고 있다.
상술한 바와 같이 전자 장치(21)가 회로 기판(24)에 임시 고정되어 있는 피처리 전자 회로 기판(32)에 대하여 처리를 행하고, 전자 장치(21)에 설치되어 있는 땜납재(25)와 회로 기판(24)에 설치되어 있는 접속면(23)을 납땜 접속하는 본 발명의 한 실시예에 의한 전자 회로의 제조 장치는 도 19에 도시한 바와 같이, 도 18에 도시한 피처리 전자 회로 기판(32)에 대하여 가열, 냉각 등의 처리를 행하고, 납땜 접속을 행하는 처리 용기(26)와, 액체(22)의 증발 속도를 제어하기 위한 압력 제어부(27), 처리 용기(26) 내에 형성한 저산소 농도 분위기의 산소 농도를 모니터하는 산소 농도 모니터부(28)와, 피처리 전자 회로 기판(32)을 가열하는 카본 히터의 온도 제어부(29)와, 일련의 동작을 자동 처리하기 위한 전자 회로 기판 반송부(30)와, 장치 전체의 자동 제어 처리를 행하는 제어부(31)로 구성되어 있다.
그리고, 처리 용기(26) 내에는 도 20에 도시한 바와 같이, 피처리 전자 회로 기판(32)을 가열하기 위한 카본 히터(33)와, 가열된 카본 히터(33)와 피처리 전자 회로 기판을 냉각하는 금속제의 수냉식 냉각판(34)이 배치되어 있고, 피처리 전자회로 기판(33)은 카본 히터(33) 상에 놓여 처리된다.
또한, 처리 용기(26)에는 가스 도입계(35)와, 진공 배기계(36)가 접속되어 있고, 처리 용기(26) 내의 처리 분위기의 제어가 행해진다.
또, 처리 용기(26)와 가스 도입계(35)와 진공 배기계(36)와 카본 히터(33)의 가열 수단으로 리플로우 가열 장치를 구성하고 있다.
다음에, 본 발명의 한 실시예에 의한 전자 회로의 제조 장치를 사용하여 납땜 접속을 행하는 방법을 설명한다.
먼저, 디스펜서(도시되지 않음)에 의해 미리 컨트롤된 양의 액체(22)를 회로 기판(24) 상에 공급한다. 이 공급량은 땜납재(25)와 접속면(23)을 피복하는 한편, 액체(22)의 표면 장력 등에 의해 전자 장치(21)를 들어올리지 않는 양으로 제어된다. 다음에, 미리 땜납재(25)가 공급된 LSI 등의 전자 장치(21)와, 액체(22)를 도포한 회로 기판(24) 상의 접속면(23)과의 위치를 일치시켜 전자 장치(21)를 회로 기판(24) 상에 탑재한다.
전자 장치(21)를 탑재한 회로 기판(24)은 도 18에 도시한 바와 같은 피처리 전자 회로 기판(32)이 되고, 이 피처리 전자 회로 기판(32)은 도 19 제조 장치의 전자 회로 기판 반송부(30)에 세트된다. 전자 회로 기판 반송부(30)에 세트된 피처리 전자 회로 기판(32)은 도 20에 도시한 바와 같이, 처리 용기(26) 내의 카본 히터(33) 상으로 로보트에 의해 이동된다.
다음에, 로터리 펌프 등으로 구성된 진공 배기계(36)에 의해 처리 용기(26) 내의 가스를 배기하고, 유량, 압력을 조정할 수 있는 가스 도입계(35)에 의해 He,N 등의 비산화성 가스 또는 H와 N을 혼합한 환원성 가스 등을 도입하여 처리 용기(26)의 내부를 한번 대기압으로까지 되돌린다. 이 때, 산소 농도 모니터부(28)에 의해 처리 용기(26) 내의 산소 농도를 측정하고, 산소 농도가 소정의 농도(바람직하게는 10 ppm 이하)까지 낮아지지 않은 경우, 상술한 진공 배기와 가스 도입을 소정의 저산소 농도 분위기를 형성할 때까지 반복한다. 저산소 농도 분위기는 가열 중인 피처리 전자 회로 기판(32)에 있어서의 회로 기판(24), 전자 장치(21)의 접속면, 땜납재(25)의 산화를 방지하는 효과가 있다.
처리 용기(26) 내의 저산소 농도 분위기의 형성이 종료된 후, 가열 중에 이상이 발생하고 있지 않는지를 항시 모니터하면서 카본 히터(33)로부터의 직접 열 전도에 의해 피처리 전자 회로 기판(32)을 가열한다. 이 가열은 온도 제어부(29)에 의해 컨트롤되고 땜납재(25)의 융점보다도 높아지도록 설정하여 행해진다. 예를 들면, 땜납재(25)의 융점이 221 ℃인 경우 카본 히터(33)의 온도를 250 ℃로 설정한다.
가열이 개시되면 회로 기판(24) 상에 전자 장치(21)를 임시 고정하기 위하여 사용한 액체(22)가 증발을 개시한다. 이 증발을 촉진 또는 억제하고자 하는 경우, 상술한 저산소 농도 분위기를 형성할 때의 가스 도입 압력을 대기압보다 낮게 또는 높게하여 두면 된다. 그리고, 땜납재(25)가 용융하여 납땜 접속이 완료한 후, 금속제 수냉식 냉각판(34)에 냉각수가 공급되고, 가열된 카본 히터(33)와 피처리 전자 회로 기판(32)이 냉각되고, 기판 반송부(30)에 의해 피처리 전자 회로 기판(32)이 추출된다.
다음에, 본 발명의 제조 장치를 사용하여 피처리 전자 회로 기판(32)에 있어서의 액체(22)를 모두 증발시키고, 납땜 접속 후의 세정 공정을 생략하여 전자 장치(21)를 회로 기판(24)에 납땜 접속하는 방법을 구체적으로 설명한다.
본 발명의 한 실시예에서는 사용하는 땜납재로서 융점 221 ℃의 것을 사용하고, 카본 히터(33)의 온도를 250 ℃로 설정한 것으로 한다.
또한, 전자 장치(21)를 회로 기판(24)에 고정하기 위한 액체로서 예를 들면, 도 21에 도시한 바와 같은 송진을 포함하지 않는 알콜계의 액체를 사용한다.
도 21에 도시한 액체 A는 에틸렌글리콜이며, 그 비등점이 197 ℃로서 사용하는 땜납재(25)의 융점 221 ℃에 비하여 비교적 그 비등점이 낮다. 이 같은 액체를 사용하는 경우, 카본 히터(33)로 가열을 개시하고, 피처리 전자 회로 기판(32)의 온도가 상승함에 따라서 액체의 증발이 개시된다. 본 실시예에서는 융점이 221 ℃인 땜납재를 이용하여 카본 히터(33)의 온도가 250 ℃까지 상승하기 때문에 납땜 접속이 완료하기 전에 액체가 모두 증발하여 버리게 된다. 액체가 모두 증발하고 땜납재(25)가 완전히 용융하여 납땜 접속이 행해진 상태에서 냉각판(34)에 냉각수가 공급되고, 가열된 카본 히터(33)와 피처리 전자 회로 기판(32)이 냉각되어, 기판 반송부(30)에 의해 피처리 전자 회로 기판(32)이 추출된다.
상술한 바와 같이, 사용하는 땜납재(25)의 융점에 비하여 비등점이 낮은 액체에 의해 전자 장치(21)가 회로 기판(24)에 임시 고정되어 있는 경우, 본 실시예에서는 임시 고정을 위하여 사용한 액체를 전혀 남기지 않고 납땜 접속을 행할 수 있기 때문에, 납땜 접속 후의 세정 등의 공정을 생략할 수 있다.
한편, 도 21에 도시한 액체 B는 트리에틸렌글리콜이며, 그 비등점이 287 ℃로서 사용하는 땜납재(25)의 융점 221 ℃에 비하여 비교적 그 비등점이 높다. 이와 같은 액체를 사용하는 경우 카본 히터(33)에 의해 가열을 개시하여 피처리 전자 회로 기판(32)의 온도가 상승하여도 액체의 증발이 늦고, 납땜 접속 완료시에 액체가 완전히 증발하지 않고 남게 된다.
따라서, 이것을 해결하기 위하여 납땜 접속 완료 후에 처리 용기(26) 내를 진공 배기하여 그 내부 압력을 낮춘다. 이에 따라, 피처리 전자 회로 기판(32)이 냉각판(34)에 의해 냉각될 때까지 액체를 모두 증발시킬 수 있어서, 액체 A를 사용한 경우와 마찬가지로 납땜 접속 후의 세정 등의 공정을 생략할 수 있다.
상술한 액체 A, B의 증발 제어는 납땜 접속의 처리를 행하는 동안, 전자 장치를 임시 고정하고 있는 액체가 땜납의 용융시까지 남고, 또한 땜납의 용융에 의해 납땜 접속이 완료했을 때에 증발하지 않도록 처리 용기(26) 내의 압력을 제어하여 액체의 증발 속도를 제어하도록 행해진다. 땜납이 용융할 때까지 액체가 잔류함으로써 어느 정도 산소가 남아있는 분위기 중에서 처리가 행해진 경우라도 납땜 접속부의 산화를 방지하여 보다 신뢰성이 높은 납땜 접속을 행할 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 땜납재 등의 금속 표면에 대해 금속 표면의 조직을 변화시키는 에너지보다 작은 에너지의 레이저 광을 조사함으로써 플럭스를 사용하지 않고 금속 표면의 산화막을 제거할 수 있다.
또한, 전자 장치와 회로 기판을 특정 액체로 임시 고정하고, 저산소 농도 분위기 중에서 땜납재를 가열 용융함으로써 가열 중의 회로 기판, 전자 장치의 접속면, 땜납재의 산화를 방지하여 신뢰성이 높은 납땜 접속을 행할 수 있다.
또한, 본 발명에 의해 프레온 등을 사용하는 플럭스 세정 프로세스가 불필요해져서 지구 환경에 대한 악영향을 방지할 수 있으며 동시에 생산 설비 및 생산 공정수의 삭감을 꾀할 수 있다.
Claims (10)
- 전자 장치를 회로 기판 상에 배치하고, 상기 전자 장치 또는 상기 회로 기판에 형성된 땜납재를 가열 용융하여 상기 전자 장치와 상기 회로 기판을 접속하는 전자 회로의 제조 방법에 있어서,상기 회로 기판 상의 접속면에 액체를 공급하는 단계,상기 접속면에 상기 전자 장치를 위치 정합하여 탑재하는 단계,상기 회로 기판을 처리 용기 내에 배치하는 단계, 및상기 회로 기판을 가열하는 단계를 포함하며,상기 가열하는 단계는 상기 처리 용기 내의 분위기의 압력을 제어하고, 상기 땜납재를 가열 용융하여 상기 전자 장치와 상기 회로 기판을 접속할 때까지 상기 액체의 적어도 일부가 증발하지 않도록 하고, 상기 전자 장치와 상기 회로 기판을 접속한 후에 상기 액체를 증발시키는 단계를 더 포함하는 전자 회로 제조 방법.
- 제1항에 있어서,상기 분위기의 압력을 제어하는 단계에서는 상기 전자 장치와 상기 회로 기판을 접속한 후, 상기 액체를 증발시키기 위해서 상기 분위기의 압력을 저하시키는 전자 회로 제조 방법.
- 제1항에 있어서,상기 회로 기판을 처리 용기 내에 배치하는 단계는 상기 처리 용기 내부에 임의의 산소 농도의 분위기를 형성하는 단계를 더 포함하는 전자 회로 제조 방법.
- 제1항에 있어서,상기 회로 기판을 처리 용기 내에 배치하는 단계는 상기 처리 용기 내부에 산소 농도가 10 ppm 이하의 분위기를 형성하는 단계를 더 포함하는 전자 회로 제조 방법.
- 제4항에 있어서,상기 분위기를 형성하는 단계에서는 상기 산소 농도를 모니터하면서 가스 배기와 가스 도입을 행하는 전자 회로 제조 방법.
- 제5항에 있어서,상기 가스 도입에 있어서는 비산화성 가스 또는 환원성 가스를 도입하는 전자 회로 제조 방법.
- 제1항에 있어서,상기 액체를 공급하는 단계에서는 상기 액체로서 송진을 포함하지 않는 알콜 용액을 공급하는 전자 회로 제조 방법.
- 제7항에 있어서,상기 액체를 공급하는 단계에서는 상기 알콜 용액으로서 에틸렌글리콜 또는 트리에틸렌글리콜을 공급하는 전자 회로 제조 방법.
- 기판이 수용되는 처리 용기와, 상기 기판을 가열하는 히터를 구비하는 상기 기판의 제조 장치에 있어서,상기 처리 용기 내의 가스를 배기하는 배기 수단,상기 처리 용기 내에 가스를 도입하는 가스 도입 수단,상기 배기 수단과 상기 가스 도입 수단을 제어하는 분위기 제어 수단, 및상기 처리 용기 내의 산소 농도를 측정하는 산소 농도 모니터 수단을 포함하며,상기 분위기 제어 수단에 의해서 상기 산소 농도를 10 ppm 이하로 제어하고, 상기 히터에 의해서 상기 기판을 가열하는 기판 제조 장치.
- 피처리물이 수용되는 처리 용기와, 상기 피처리물을 가열하는 히터를 구비하여 피처리물을 처리하는 처리 장치에 있어서,상기 처리 용기 내의 가스를 배기하는 배기 수단,상기 처리 용기 내에 가스를 도입하는 가스 도입 수단, 및상기 처리 용기 내의 산소 농도를 측정하는 산소 농도 모니터 수단을 포함하며,상기 가스 도입 수단에 의해서 상기 산소 농도를 제어하고, 상기 가열 히터에 의해서 피처리물을 가열하는 피처리물 처리 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990036050A KR20020051304A (ko) | 1999-08-28 | 1999-08-28 | 전자 회로 기판의 제조 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990036050A KR20020051304A (ko) | 1999-08-28 | 1999-08-28 | 전자 회로 기판의 제조 장치 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960016807A Division KR960044001A (ko) | 1995-05-19 | 1996-05-18 | 전자 회로의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020051304A true KR20020051304A (ko) | 2002-06-29 |
Family
ID=37488149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990036050A KR20020051304A (ko) | 1999-08-28 | 1999-08-28 | 전자 회로 기판의 제조 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020051304A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100777575B1 (ko) * | 2006-03-20 | 2007-11-16 | 주식회사 젯텍 | 레이저를 이용한 전자부품의 접속 방법 및 장치 |
-
1999
- 1999-08-28 KR KR1019990036050A patent/KR20020051304A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100777575B1 (ko) * | 2006-03-20 | 2007-11-16 | 주식회사 젯텍 | 레이저를 이용한 전자부품의 접속 방법 및 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3120695B2 (ja) | 電子回路の製造方法 | |
JP3355251B2 (ja) | 電子装置の製造方法 | |
US6471115B1 (en) | Process for manufacturing electronic circuit devices | |
US5878943A (en) | Method of fabricating an electronic circuit device and apparatus for performing the method | |
JP3397313B2 (ja) | 半導体装置の製造方法及び電子部品の実装方法 | |
AU634441B2 (en) | A fluxless soldering process | |
US5865365A (en) | Method of fabricating an electronic circuit device | |
JP3215008B2 (ja) | 電子回路の製造方法 | |
US6227436B1 (en) | Method of fabricating an electronic circuit device and apparatus for performing the method | |
US20030015574A1 (en) | Solder alloy, substrate with solder alloy for mounting electronic part, member to be bonded of electronic part, and electronic-part-mounted substrate | |
KR930007144B1 (ko) | 플럭스의 사용없이 금속성 피복재로 피복시키는 방법 | |
US6871775B2 (en) | Process for soldering and connecting structure | |
JP3378852B2 (ja) | 加熱溶融処理装置 | |
US6935553B2 (en) | Reflow soldering method | |
KR100713114B1 (ko) | 기판에 반도체 칩을 땜납하는 방법 및 장치 | |
KR20000005917A (ko) | 전자회로기판의제조방법및제조장치 | |
US5124175A (en) | Method of patterned metal reflow on interconnect substrates | |
JP2012028589A (ja) | 加熱溶融処理方法および加熱溶融処理装置 | |
KR20020051304A (ko) | 전자 회로 기판의 제조 장치 | |
JP3385925B2 (ja) | 電子回路の製造方法 | |
Sakurai et al. | Effects of Zn-containing flux on Sn-3.5 Ag soldering with an electroless Ni-P/Au surface finish: Microstructure and wettability | |
JPH07235763A (ja) | 電子回路の製造方法 | |
KR0183477B1 (ko) | 전자 어셈블리의 제조 방법 | |
US5845838A (en) | Process for remelting a contact surface metallization | |
Lin et al. | Wave soldering bumping process incorporating electroless nickel UBM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E801 | Decision on dismissal of amendment | ||
E601 | Decision to refuse application |