KR20020046559A - array panel of liquid crystal display and manufacturing method thereof - Google Patents

array panel of liquid crystal display and manufacturing method thereof Download PDF

Info

Publication number
KR20020046559A
KR20020046559A KR1020000076803A KR20000076803A KR20020046559A KR 20020046559 A KR20020046559 A KR 20020046559A KR 1020000076803 A KR1020000076803 A KR 1020000076803A KR 20000076803 A KR20000076803 A KR 20000076803A KR 20020046559 A KR20020046559 A KR 20020046559A
Authority
KR
South Korea
Prior art keywords
pixel electrode
color filter
barrier pattern
thin film
film transistor
Prior art date
Application number
KR1020000076803A
Other languages
Korean (ko)
Other versions
KR100648422B1 (en
Inventor
안병철
이재구
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000076803A priority Critical patent/KR100648422B1/en
Publication of KR20020046559A publication Critical patent/KR20020046559A/en
Application granted granted Critical
Publication of KR100648422B1 publication Critical patent/KR100648422B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Abstract

PURPOSE: An array substrate of a liquid crystal display and a method of fabricating the array substrate are provided to improve aperture ratio and to fabricate a color filter with a simple process and a small amount of material. CONSTITUTION: A gate line(221) and a data line(261) are formed on a substrate(210) and intersect each other. A thin film transistor(T) is electrically connected with the gate line and the data line. A passivation layer(270) covers the gate line, the data line and the thin film transistor. The first pixel electrode(281) is formed on the passivation layer and connected with the thin film transistor. A barrier pattern(291) is formed on the first pixel electrode and has an opening that exposes the first pixel electrode. A color filter(292) is deposited on the first pixel electrode. An overcoat film(300) is placed on the barrier pattern and the color filter. The second pixel electrode(310) is formed on the overcoat film and connected with the first pixel electrode.

Description

액정 표시 장치용 어레이 기판 및 그의 제조 방법{array panel of liquid crystal display and manufacturing method thereof}Array substrate for liquid crystal display device and manufacturing method thereof

본 발명은 액정 표시 장치용 어레이 기판 및 그의 제조 방법에 관한 것으로서, 더욱 상세하게는 컬러 필터를 포함하는 어레이 기판 및 그의 제조 방법에 관한 것이다.The present invention relates to an array substrate for a liquid crystal display device and a manufacturing method thereof, and more particularly, to an array substrate including a color filter and a manufacturing method thereof.

최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.Recently, with the rapid development of the information society, there is a need for a flat panel display having excellent characteristics such as thinning, light weight, and low power consumption. Among them, a liquid crystal display having excellent color reproducibility, etc. displays are actively being developed.

일반적으로 액정 표시 장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이므로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device arranges two substrates on which electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injects a liquid crystal material between the two substrates, and applies a voltage to the two electrodes to generate an electric field. By moving the liquid crystal molecules, the device expresses the image by the transmittance of light that varies accordingly.

액정 표시 장치의 하부 기판은 화소 전극에 신호를 인가하기 위한 박막 트랜지스터를 포함하는 어레이 기판으로 박막을 형성하고 사진 식각하는 공정을 반복함으로써 이루어지고, 상부 기판은 컬러 필터를 포함하는 기판으로 컬러 필터는 적(R), 녹(G), 청(B)의 세 가지 색이 순차적으로 배열되어 있으며, 안료분산법이나 염색법, 전착법 등의 방법으로 제작된다.The lower substrate of the liquid crystal display is formed by repeating a process of forming a thin film and photolithography with an array substrate including a thin film transistor for applying a signal to a pixel electrode. The upper substrate is a substrate including a color filter. Three colors of red (R), green (G) and blue (B) are sequentially arranged, and are produced by methods such as pigment dispersion, dyeing, and electrodeposition.

이하, 첨부한 도면을 참조하여 일반적인 액정 표시 장치의 구조에 대하여 설명한다.Hereinafter, a structure of a general liquid crystal display device will be described with reference to the accompanying drawings.

도 1은 일반적인 액정 표시 장치에 대한 단면도이다.1 is a cross-sectional view of a general liquid crystal display.

도 1에 도시한 바와 같이, 투명한 제 1 기판(10) 위에 금속과 같은 도전 물질로 이루어진 게이트 전극(21)이 형성되어 있고, 그 위에 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(30)이 게이트 전극(21)을 덮고 있다. 게이트 전극(21) 상부의 게이트 절연막(30) 위에는 비정질 실리콘으로 이루어진 액티브층(41)이 형성되어 있으며, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(51, 52)이 형성되어 있다.As shown in FIG. 1, a gate electrode 21 made of a conductive material such as a metal is formed on a transparent first substrate 10, and a silicon nitride film (SiN x ) or a silicon oxide film (SiO 2 ) is formed thereon. The gate insulating film 30 covers the gate electrode 21. An active layer 41 made of amorphous silicon is formed on the gate insulating layer 30 on the gate electrode 21, and ohmic contact layers 51 and 52 made of amorphous silicon doped with impurities are formed thereon.

오믹 콘택층(51, 52) 상부에는 금속과 같은 도전 물질로 이루어진 소스 및 드레인 전극(61, 62)이 형성되어 있는데, 소스 및 드레인 전극(61, 62)은 게이트 전극(21)과 함께 박막 트랜지스터(T)를 이룬다.Source and drain electrodes 61 and 62 made of a conductive material such as a metal are formed on the ohmic contact layers 51 and 52, and the source and drain electrodes 61 and 62 together with the gate electrode 21 are thin film transistors. (T).

도시하지 않았지만, 게이트 전극(21)은 게이트 배선과 연결되어 있고, 소스 전극(61)은 데이터 배선과 연결되어 있으며, 게이트 배선과 데이터 배선은 서로 직교하여 화소 영역을 정의한다.Although not shown, the gate electrode 21 is connected to the gate wiring, the source electrode 61 is connected to the data wiring, and the gate wiring and the data wiring are orthogonal to each other to define the pixel region.

이어, 소스 및 드레인 전극(61, 62) 위에는 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막으로 이루어진 보호층(70)이 형성되어 있으며, 보호층(70)은 드레인 전극(62)을 드러내는 콘택홀(71)을 가진다.Subsequently, a passivation layer 70 made of a silicon nitride film, a silicon oxide film, or an organic insulating layer is formed on the source and drain electrodes 61 and 62, and the passivation layer 70 has a contact hole 71 exposing the drain electrode 62. Has

보호층(70) 상부의 화소 영역에는 투명 도전 물질로 이루어진 화소 전극(81)이 형성되어 있고, 화소 전극(81)은 콘택홀(71)을 통해 드레인 전극(62)과 연결되어 있다.A pixel electrode 81 made of a transparent conductive material is formed in the pixel area above the passivation layer 70, and the pixel electrode 81 is connected to the drain electrode 62 through the contact hole 71.

한편, 제 1 기판(10) 상부에는 제 1 기판(10)과 일정 간격을 가지고 이격되어 있으며 투명한 제 2 기판(110)이 배치되어 있고, 제 2 기판(110)의 안쪽면에는블랙 매트릭스(121)가 박막 트랜지스터(T)와 대응되는 위치에 형성되어 있는데, 도시하지 않았지만 블랙 매트릭스(121)는 화소 전극(81) 이외의 부분도 덮고 있다. 블랙 매트릭스(121) 하부에는 컬러 필터(131)가 형성되어 있는데, 컬러 필터(131)는 적, 녹, 청의 색이 순차적으로 반복되어 있으며, 하나의 색이 하나의 화소 영역에 대응된다. 컬러 필터(131) 하부에는 투명한 도전 물질로 이루어진 공통 전극(141)이 형성되어 있다.On the other hand, the second substrate 110 is spaced apart from the first substrate 10 at a predetermined interval and disposed above the first substrate 10, and the black matrix 121 is disposed on the inner surface of the second substrate 110. ) Is formed at a position corresponding to the thin film transistor T. Although not illustrated, the black matrix 121 covers portions other than the pixel electrode 81. A color filter 131 is formed below the black matrix 121. The color filters 131 sequentially repeat red, green, and blue colors, and one color corresponds to one pixel area. The common electrode 141 made of a transparent conductive material is formed under the color filter 131.

그리고, 두 기판(10, 110) 사이에는 액정층(150)이 주입되어 있다.The liquid crystal layer 150 is injected between the two substrates 10 and 110.

이와 같은 액정 표시 장치는 어레이 기판과 컬러 필터 기판을 각각 형성하고 하부의 화소 전극과 상부의 컬러 필터가 일대일 대응되도록 배치하는 공정을 통해 형성되는데, 기판을 배치하는 과정에서 오정렬(misalign)이 발생하여 빛샘과 같은 불량이 생길 수 있다. 이를 방지하기 위해 상부 기판의 블랙 매트릭스 폭을 넓게 형성할 수 있는데, 이러한 경우 액정 표시 장치의 개구율이 낮아지게 된다.The liquid crystal display is formed through a process of forming an array substrate and a color filter substrate, and arranging the lower pixel electrode and the upper color filter in a one-to-one correspondence. In the process of disposing the substrate, misalignment occurs. Defects such as light leakage can occur. In order to prevent this, the width of the black matrix of the upper substrate may be widened. In this case, the aperture ratio of the liquid crystal display becomes low.

한편, 컬러 필터는 앞서 언급한 바와 같이 안료분산법, 염색법, 전착법 등으로 제조한다. 이 중에서 염색법과 안료분산법은 가염성 감광막이나 착색 감광막을 도포 후 노광 및 현상함으로써 컬러 필터를 제조하게 되는데, 컬러 필터는 적, 녹, 청의 세 가지 색으로 이루어지기 때문에, 이러한 노광 및 현상 공정이 세 번 반복된다. 따라서, 컬러 필터를 제조하는데 시간이 많이 걸리게 되고, 기판 전면에 막을 도포하고 제거하므로 재료의 소모량도 많아지게 된다.On the other hand, the color filter is manufactured by a pigment dispersion method, a dyeing method, an electrodeposition method and the like as mentioned above. Among them, the dyeing method and the pigment dispersing method produce a color filter by applying a chlorinated photosensitive film or a coloring photosensitive film, and then exposing and developing the color filter. Repeat three times. Therefore, it takes a long time to manufacture the color filter, and the film is applied to and removed from the entire surface of the substrate, thus increasing the consumption of materials.

본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 개구율이 높은 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 것이다.The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide an array substrate for a liquid crystal display device having a high aperture ratio and a method of manufacturing the same.

본 발명의 다른 목적은 공정이 간단하고 재료 소모량이 적은 컬러 필터의 제조 방법 및 상기 방법으로 제조된 컬러 필터를 제공하는 것이다.Another object of the present invention is to provide a method for producing a color filter having a simple process and low material consumption, and a color filter manufactured by the method.

도 1은 일반적인 액정 표시 장치의 단면도.1 is a cross-sectional view of a general liquid crystal display device.

도 2는 본 발명의 제 1 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도.2 is a plan view of an array substrate for a liquid crystal display according to a first embodiment of the present invention.

도 3은 도 2에서 Ⅲ-Ⅲ선을 따라 자른 단면도.3 is a cross-sectional view taken along line III-III of FIG. 2.

도 4는 본 발명의 제 2 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도.4 is a plan view of an array substrate for a liquid crystal display according to a second embodiment of the present invention.

도 5는 도 4에서 Ⅴ-Ⅴ선을 따라 자른 단면도.FIG. 5 is a cross-sectional view taken along the line VV of FIG. 4. FIG.

도 6은 본 발명에 따른 액정 표시 장치의 단면도.6 is a cross-sectional view of a liquid crystal display device according to the present invention.

도 7a 내지 도 7g는 본 발명의 제 2 실시예에 따른 액정 표시 장치용 어레이 기판을 제조하는 공정을 도시한 단면도.7A to 7G are cross-sectional views illustrating a process of manufacturing an array substrate for a liquid crystal display device according to a second embodiment of the present invention.

상기한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치용 어레이 기판에서는 기판 상에 직교하는 게이트 배선과 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 전기적으로 연결되어 있는 박막 트랜지스터가 형성되어 있다. 게이트 배선과 데이터 배선 및 박막 트랜지스터는 보호막으로 덮여 있고, 보호막 상부에는 박막 트랜지스터와 연결되어 있는 제 1 화소 전극이 형성되어 있다. 제 1 화소 전극 상부에는 제 1 화소 전극을 드러내는 개구부를 가지는 배리어 패턴이 형성되어 있으며, 제 1 화소 전극 상에는 적, 녹, 청으로 이루어진 컬러 필터가 전착되어 있다. 배리어 패턴 및 컬러 필터 상부에는 오버코트층이 형성되어 있으며, 그 위에 제 1 화소 전극과 연결되어 있는 제 2 화소 전극이 형성되어 있다.In the array substrate for a liquid crystal display device according to the present invention for achieving the above object, a gate wiring and a data wiring orthogonal to each other are formed on the substrate, and a thin film transistor electrically connected to the gate wiring and the data wiring is formed. . The gate wiring, the data wiring and the thin film transistor are covered with a protective film, and a first pixel electrode connected to the thin film transistor is formed on the protective film. A barrier pattern having an opening that exposes the first pixel electrode is formed on the first pixel electrode, and a color filter of red, green, and blue is electrodeposited on the first pixel electrode. An overcoat layer is formed on the barrier pattern and the color filter, and a second pixel electrode connected to the first pixel electrode is formed thereon.

여기서, 배리어 패턴은 유기 물질로 이루어질 수 있는데, 벤조사이클로부틴(BCB)이나 검은색 수지 중 어느 하나로 이루어질 수 있다.Here, the barrier pattern may be made of an organic material, and may be made of either benzocyclobutyne (BCB) or black resin.

한편, 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법에서는 기판을 구비하고, 기판 상에 직교하는 게이트 배선과 데이터 배선, 그리고 게이트 배선과 데이터 배선에 연결되어 있는 박막 트랜지스터를 형성한다. 다음, 게이트 배선과 데이터 배선 및 박막 트랜지스터 상부에 보호막을 형성하고, 보호막 상부에 위치하며 박막 트랜지스터와 연결된 제 1 화소 전극을 형성한다. 이어, 제 1 화소 전극 상부에 제 1 화소 전극을 드러내는 개구부를 가지는 배리어 패턴을 형성한 후, 개구부를 통해 드러난 제 1 화소 전극 상에 컬러 필터를 전착시킨다. 다음, 배리어 패턴 및 컬러 필터 상부에 오버코트층을 형성하고, 그 위에 제 1 화소 전극과 연결된 제 2 화소 전극을 형성한다.On the other hand, in the method for manufacturing an array substrate for a liquid crystal display device according to the present invention, a substrate is provided, and a thin film transistor connected to the gate wiring and the data wiring and the gate wiring and the data wiring is orthogonal to the substrate. Next, a passivation layer is formed on the gate line, the data line, and the thin film transistor, and a first pixel electrode positioned on the passivation layer and connected to the thin film transistor is formed. Subsequently, after forming a barrier pattern having an opening exposing the first pixel electrode on the first pixel electrode, the color filter is electrodeposited on the first pixel electrode exposed through the opening. Next, an overcoat layer is formed on the barrier pattern and the color filter, and a second pixel electrode connected to the first pixel electrode is formed thereon.

여기서, 컬러 필터의 전착 단계는 배리어 패턴이 형성된 기판과 제 1 화소 전극에 접속된 금속판을 전착액에 담그는 단계, 제 1 화소 전극과 금속판에 전압을 인가하여 전기장을 형성하는 단계, 제 1 화소 전극 상에 컬러 필터를 착색시키는 단계를 포함한다.Here, the electrodeposition of the color filter includes immersing the substrate on which the barrier pattern is formed and the metal plate connected to the first pixel electrode in an electrodeposition liquid, forming an electric field by applying a voltage to the first pixel electrode and the metal plate, and the first pixel electrode. Coloring the color filter on the substrate.

또한, 전기장 형성 단계는 게이트 배선에 전압을 인가하는 단계, 제 1 화소 전극과 전기적으로 연결된 데이터 배선에 전압을 인가하는 단계로 이루어질 수 있다.The electric field forming step may include applying a voltage to the gate wiring and applying a voltage to the data wiring electrically connected to the first pixel electrode.

이와 같이 본 발명에서는 컬러 필터를 하부의 어레이 기판에 형성함으로써 액정 표시 장치의 불량을 방지하고 개구율을 향상시키며, 컬러 필터를 전착법으로 형성하여 공정을 단순화하고 재료의 소비량을 감소시키면서 화소 전극을 이중으로 형성하여 구동시 안정적인 동작을 할 수 있다.As described above, in the present invention, the color filter is formed on the lower array substrate to prevent defects of the liquid crystal display device and to improve the aperture ratio, and the color filter is formed by electrodeposition to simplify the process and reduce the consumption of materials. It can be formed in a stable operation during driving

최근 액정 표시 장치의 오정렬을 방지하고 개구율을 향상시키기 위해 컬러필터를 어레이 기판에 형성하는 방법이 제시되었다. 이때, 컬러 필터는 박막 트랜지스터의 상부에 형성될 수 있으며, 또는 박막 트랜지스터 하부에 형성될 수도 있다. 전자를 컬러 필터 온 박막 트랜지스터(color filter on thin film transistor ; COT) 구조라고 하고, 후자를 박막 트랜지스터 온 컬러 필터(thin film transistor on color filter ; TOC) 구조라고 한다.Recently, a method of forming a color filter on an array substrate to prevent misalignment of an LCD and to improve an aperture ratio has been proposed. In this case, the color filter may be formed above the thin film transistor, or may be formed below the thin film transistor. The former is called a color filter on thin film transistor (COT) structure, and the latter is called a thin film transistor on color filter (TOC) structure.

이 중 COT 구조에서는 컬러 필터가 화소 전극 상부에 위치하므로 전착법을 이용하여 화소 전극 상에 컬러 필터를 형성할 수 있다. 전착법은 전기화학반응을 이용하여 전극 상에 컬러 필터막을 형성하는 방법으로, 대면적을 만들 수 있고 재료 소모량이 적으며, 별도의 노광 및 현상 공정이 필요하지 않아 공정이 단순한 장점이 있다.In the COT structure, since the color filter is positioned above the pixel electrode, the color filter may be formed on the pixel electrode using the electrodeposition method. Electrodeposition method is a method of forming a color filter film on the electrode by using an electrochemical reaction, the large area can be made, the material consumption is low, and a separate exposure and development process is not necessary, there is an advantage that the process is simple.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 컬러 필터 온 박막 트랜지스터 구조의 액정 표시 장치에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display of a color filter on thin film transistor structure according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 2는 칼라 필터 온 박막 트랜지스터 구조 액정 표시 장치용 어레이 기판의 평면도이고, 도 3은 도 2에서 Ⅲ-Ⅲ선을 따라 자른 단면도이다.FIG. 2 is a plan view of an array substrate for a color filter on thin film transistor structure liquid crystal display device, and FIG. 3 is a cross-sectional view taken along line III-III of FIG. 2.

도 2 및 도 3에 도시한 바와 같이, 투명한 기판(210) 위에 금속과 같은 도전 물질로 이루어진 가로 방향의 게이트 배선(221)과 게이트 배선(221)에서 연장된 게이트 전극(222) 및 게이트 배선(221)의 일끝단에 위치하는 게이트 패드(223)가 형성되어 있다.2 and 3, the gate wiring 221 in the horizontal direction made of a conductive material such as a metal on the transparent substrate 210, the gate electrode 222 extending from the gate wiring 221, and the gate wiring ( A gate pad 223 positioned at one end of the 221 is formed.

그 위에 실리콘 질화막이나 실리콘 산화막으로 이루어진 게이트 절연막(230)이 형성되어 게이트 배선(221)과 게이트 전극(222) 및 게이트 패드(223)를 덮고 있다.A gate insulating film 230 made of a silicon nitride film or a silicon oxide film is formed thereon to cover the gate wiring 221, the gate electrode 222, and the gate pad 223.

게이트 전극(222) 상부의 게이트 절연막(230) 위에는 비정질 실리콘으로 이루어진 액티브층(241)이 형성되어 있으며, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(251, 252)이 형성되어 있다.An active layer 241 made of amorphous silicon is formed on the gate insulating layer 230 on the gate electrode 222, and ohmic contact layers 251 and 252 made of amorphous silicon doped with impurities are formed thereon.

오믹 콘택층(251, 252) 상부에는 금속과 같은 도전 물질로 이루어지고 게이트 배선과 직교하여 화소 영역을 정의하는 데이터 배선(261), 데이터 배선(261)에서 연장된 소스 전극(262), 그리고 게이트 전극(222)을 중심으로 소스 전극(262)과 마주 대하는 드레인 전극(263) 및 데이터 배선(261)의 일끝단에 위치하는 데이터 패드(264)가 형성되어 있는데, 소스 및 드레인 전극(262, 263)은 게이트 전극(222)과 함께 박막 트랜지스터(T)를 이룬다.On the ohmic contact layers 251 and 252, a data line 261 made of a conductive material such as a metal and defining a pixel area orthogonal to the gate line, a source electrode 262 extending from the data line 261, and a gate A drain electrode 263 facing the source electrode 262 and a data pad 264 positioned at one end of the data line 261 are formed around the electrode 222. The source and drain electrodes 262 and 263 are formed. ) Forms the thin film transistor T together with the gate electrode 222.

이어, 데이터 배선(261)과 소스 및 드레인 전극(262, 263), 그리고 데이터 패드(264) 위에는 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막으로 이루어진 보호층(270)이 형성되어 있으며, 보호층(270)은 드레인 전극(263)과 게이트 패드(223) 및 데이터 패드(264)를 각각 드러내는 제 1 내지 제 3 콘택홀(271, 272, 273)을 가진다.Next, a protective layer 270 made of a silicon nitride film, a silicon oxide film, or an organic insulating film is formed on the data line 261, the source and drain electrodes 262 and 263, and the data pad 264, and the protective layer 270. The first and third contact holes 271, 272, and 273 exposing the drain electrode 263, the gate pad 223, and the data pad 264, respectively.

다음, 보호층(270) 상부에는 투명 도전 물질로 이루어진 화소 전극(281)과 보조 게이트 패드(282) 및 보조 데이터 패드(283)가 형성되어 있다. 화소 전극(281)은 제 1 콘택홀(271)을 통해 드레인 전극(263)과 연결되어 있으며, 게이트 배선(221)과 일부 중첩되어 스토리지 캐패시터를 이룬다. 보조 게이트 패드(282)와 보조 데이터 패드(283)는 제 2 및 제 3 콘택홀(272, 273)을 통해 게이트 패드(223) 및 데이터 패드(264)와 각각 연결되어 있다.Next, a pixel electrode 281 made of a transparent conductive material, an auxiliary gate pad 282, and an auxiliary data pad 283 are formed on the passivation layer 270. The pixel electrode 281 is connected to the drain electrode 263 through the first contact hole 271, and partially overlaps the gate line 221 to form a storage capacitor. The auxiliary gate pad 282 and the auxiliary data pad 283 are connected to the gate pad 223 and the data pad 264 through the second and third contact holes 272 and 273, respectively.

화소 전극(281) 이외의 영역 즉, 게이트 배선(221)과 데이터 배선(261) 및 박막 트랜지스터(T)의 상부에는 유기 수지로 이루어진 배리어 패턴(barrier pattern)(291)이 형성되어 있고, 화소 전극(281) 위에는 컬러 필터(292)가 형성되어 있다. 여기서, 배리어 패턴(291)은 컬러 필터(292) 형성시 불량을 방지하고, 컬러 필터(292)의 색을 구분하는 역할을 하며, 컬러 필터(292)는 적, 녹, 청의 색이 순차적으로 형성되어 있고 하나의 색이 하나의 화소 전극(281)과 대응한다.A barrier pattern 291 made of an organic resin is formed in an area other than the pixel electrode 281, that is, the gate wiring 221, the data wiring 261, and the thin film transistor T, and the pixel electrode A color filter 292 is formed on the 281. Here, the barrier pattern 291 prevents defects when the color filter 292 is formed, and serves to distinguish colors of the color filter 292, and the color filter 292 sequentially forms red, green, and blue colors. And one color corresponds to one pixel electrode 281.

배리어 패턴(291)과 컬러 필터(292) 상부에는 이들을 보호하기 위한 오버코트(overcoat)층(300)이 형성되어 있는데, 오버코트층(300)은 투명 수지로 이루어져 있다.An overcoat layer 300 is formed on the barrier pattern 291 and the color filter 292 to protect them, and the overcoat layer 300 is made of a transparent resin.

이와 같이 본 발명에서는 컬러 필터가 하부 기판에 형성되므로 상부 기판과 하부 기판의 합착시 컬러 필터와 화소 전극의 오정렬이 발생하지 않는다. 따라서, 상부 기판의 블랙 매트릭스의 합착 마진을 감소시킬 수 있으며, 배리어 패턴을 빛의 투과를 방지하는 블랙 매트릭스 물질로 형성할 경우에는 상부 기판의 블랙 매트릭스를 생략할 수 있으므로 액정 표시 장치의 개구율을 향상시킬 수 있다.As described above, since the color filter is formed on the lower substrate, misalignment of the color filter and the pixel electrode does not occur when the upper substrate and the lower substrate are bonded together. Therefore, the adhesion margin of the black matrix of the upper substrate can be reduced, and when the barrier pattern is formed of a black matrix material that prevents light transmission, the black matrix of the upper substrate can be omitted, thereby improving the aperture ratio of the liquid crystal display device. You can.

그런데, 화소 전극(281)은 이후 상부 기판의 공통 전극과 함께 액정을 구동하기 위한 전극으로 사용되는데, 본 발명과 같은 구조에서는 화소 전극(281) 상에 컬러 필터(292)가 위치하기 때문에 전계의 생성이 약화되어 액정 분자 구동시 불량이 발생할 수 있다.However, the pixel electrode 281 is then used as an electrode for driving the liquid crystal together with the common electrode of the upper substrate. In the structure of the present invention, the color filter 292 is positioned on the pixel electrode 281 so that the The production may be weakened and defects may occur when driving the liquid crystal molecules.

이러한 문제를 해결하기 위해 본 발명의 제 2 실시예에서는 제 2 화소 전극을 어레이 기판 최상면에 형성한다.In order to solve this problem, in the second embodiment of the present invention, the second pixel electrode is formed on the top surface of the array substrate.

도 4 및 도 5에 본 발명의 제 2 실시예에 따른 어레이 기판에 대하여 도시하였는데, 본 발명의 제 2 실시예는 앞선 제 1 실시예에서 제 2 화소 전극이 형성된 부분만 다르므로 다른 부분에 대한 설명은 간략히 한다.4 and 5 illustrate an array substrate according to a second embodiment of the present invention. The second embodiment of the present invention differs from other parts since only the portion where the second pixel electrode is formed in the first embodiment is different. The description is brief.

도 4는 본 발명의 제 2 실시예에 따른 어레이 기판은 평면도이고, 도 5는 도 4에서 Ⅴ-Ⅴ선을 따라 자른 단면도이다.4 is a plan view of an array substrate according to a second embodiment of the present invention, and FIG. 5 is a cross-sectional view taken along the line VV of FIG. 4.

도 4 및 도 5에 도시한 바와 같이, 투명한 기판(210) 위에 게이트 배선(221)과 게이트 전극(222) 및 게이트 패드(223)가 형성되어 있고, 그 위에 게이트 절연막(230)이 형성되어 게이트 배선(221)과 게이트 전극(222) 및 게이트 패드(223)를 덮고 있다. 게이트 전극(222) 상부의 게이트 절연막(230) 위에는 액티브층(241)이 형성되어 있으며, 그 위에 오믹 콘택층(251, 252)이 형성되어 있다.4 and 5, the gate wiring 221, the gate electrode 222, and the gate pad 223 are formed on the transparent substrate 210, and the gate insulating layer 230 is formed thereon to form the gate. The wiring 221, the gate electrode 222, and the gate pad 223 are covered. An active layer 241 is formed on the gate insulating layer 230 on the gate electrode 222, and ohmic contact layers 251 and 252 are formed thereon.

오믹 콘택층(251, 252) 상부에는 데이터 배선(261), 소스 전극(262), 그리고 드레인 전극(263) 및 데이터 패드(264)가 형성되어 있는데, 소스 및 드레인 전극(262, 263)은 게이트 전극(222)과 함께 박막 트랜지스터(T)를 이룬다.The data wire 261, the source electrode 262, and the drain electrode 263 and the data pad 264 are formed on the ohmic contact layers 251 and 252, and the source and drain electrodes 262 and 263 may be gated. The thin film transistor T is formed together with the electrode 222.

이어, 데이터 배선(261)과 소스 및 드레인 전극(262, 263), 그리고 데이터 패드(264) 위에는 드레인 전극(263)과 게이트 패드(223) 및 데이터 패드(264)를 각각 드러내는 제 1 내지 제 3 콘택홀(271, 272, 273)을 가지는 보호층(270)이 형성되어 있다.Subsequently, first to third portions exposing the drain electrode 263, the gate pad 223, and the data pad 264 on the data wire 261, the source and drain electrodes 262 and 263, and the data pad 264, respectively. A protective layer 270 having contact holes 271, 272, and 273 is formed.

다음, 보호층(270) 상부에는 제 1 화소 전극(281)과 보조 게이트 패드(282) 및 보조 데이터 패드(283)가 형성되어 있다.Next, a first pixel electrode 281, an auxiliary gate pad 282, and an auxiliary data pad 283 are formed on the passivation layer 270.

화소 전극(281) 이외의 영역 즉, 게이트 배선(221)과 데이터 배선(261) 및 박막 트랜지스터(T)의 상부에는 유기 수지로 이루어진 배리어 패턴(barrier pattern)(291)이 형성되어 있고, 화소 전극(281) 위에는 컬러 필터(292)가 형성되어 있다.A barrier pattern 291 made of an organic resin is formed in an area other than the pixel electrode 281, that is, the gate wiring 221, the data wiring 261, and the thin film transistor T, and the pixel electrode A color filter 292 is formed on the 281.

배리어 패턴(291)과 컬러 필터(292) 상부에는 이들을 보호하기 위한 투명 수지로 이루어진 오버코트(overcoat)층(300)이 형성되어 있다. 오버코트층(300)과 배리어 패턴(291)은 제 1 콘택홀(271) 상부의 제 1 화소 전극(281)을 드러내는 제 4 콘택홀(301)을 가지며, 또한 보조 게이트 패드(282)와 보조 데이터 패드(283)의 일부를 드러내는 개구부를 가진다.An overcoat layer 300 made of a transparent resin for protecting them is formed on the barrier pattern 291 and the color filter 292. The overcoat layer 300 and the barrier pattern 291 have a fourth contact hole 301 exposing the first pixel electrode 281 on the first contact hole 271, and also has an auxiliary gate pad 282 and auxiliary data. It has an opening that exposes a portion of the pad 283.

이러한 COT 구조의 어레이 기판을 이용한 액정 표시 장치를 도 6에 도시하였다.6 illustrates a liquid crystal display using the array substrate having the COT structure.

도 4에 도시한 바와 같이, 하부 기판(210) 위에 박막 트랜지스터(T)와 박막 트랜지스터(T)에 연결된 제 1 화소 전극(281)이 형성되어 있고, 박막 트랜지스터(T) 상부에는 배리어 패턴(291)이 형성되어 있는데, 도시하지 않았지만 배리어 패턴(291)은 제 1 화소 전극(281) 이외의 부분 상부에도 형성되어 있어 제 1 화소 전극(281)을 드러내는 개구부를 가진다. 제 1 화소 전극(281) 상부에는 적, 녹, 청의 컬러 필터(292)가 형성되어 있는데, 하나의 색이 하나의 화소 전극(281)에 대응한다. 배리어 패턴(291)과 컬러 필터(292) 상부에는 이들을 보호하기 위한 오버코트층(300)이 형성되어 있고, 오버코트층(300)은 배리어 패턴(291)과 함께 제 1 화소 전극(281)을 드러내는 콘택홀(301)을 가진다. 오버코트층(300) 상부에는 투명 도전 물질로 이루어진 제 2 화소 전극(310)이 형성되어 있는데, 제 2 화소 전극(310)은 제 1 화소 전극(281)과 대응되는 위치에 형성되어 있으며 콘택홀(301)을 통해 제 1 화소 전극(281)과 연결되어 있다.As shown in FIG. 4, the thin film transistor T and the first pixel electrode 281 connected to the thin film transistor T are formed on the lower substrate 210, and the barrier pattern 291 is formed on the thin film transistor T. Although not shown, the barrier pattern 291 is formed on a portion other than the first pixel electrode 281 and has an opening that exposes the first pixel electrode 281. A red, green, and blue color filter 292 is formed on the first pixel electrode 281, and one color corresponds to one pixel electrode 281. An overcoat layer 300 is formed on the barrier pattern 291 and the color filter 292 to protect them, and the overcoat layer 300 contacts the first pixel electrode 281 together with the barrier pattern 291. It has a hole 301. A second pixel electrode 310 made of a transparent conductive material is formed on the overcoat layer 300, and the second pixel electrode 310 is formed at a position corresponding to the first pixel electrode 281 and has a contact hole ( It is connected to the first pixel electrode 281 through 301.

하부 기판(210) 상부에는 하부 기판(210)과 일정한 간격 이격되어 상부 기판(410)이 형성되어 있는데, 상부 기판(410)의 안쪽면에는 박막 트랜지스터(T)와 대응하는 위치에 블랙 매트릭스(420)가 형성되어 있고, 그 아래에 투명 도전 물질로 이루어진 공통 전극(430)이 기판(410) 전면에 걸쳐 형성되어 있다.The upper substrate 410 is formed on the lower substrate 210 by being spaced apart from the lower substrate 210 by a predetermined distance. On the inner surface of the upper substrate 410, the black matrix 420 is positioned at a position corresponding to the thin film transistor T. ), And a common electrode 430 made of a transparent conductive material is formed over the entire surface of the substrate 410.

상부 기판(410)과 하부 기판(310) 사이에는 액정층(500)이 주입되어 있다.The liquid crystal layer 500 is injected between the upper substrate 410 and the lower substrate 310.

도시하지 않았지만, 오버코트층(300) 상부와 공통 전극(430) 하부에는 각각 배향막이 형성되어 있고, 배향막은 일정한 방향으로 배열되어 있어 액정층(500)의 액정 분자들의 초기 배향을 결정한다.Although not shown, an alignment layer is formed on the overcoat layer 300 and the common electrode 430, respectively, and the alignment layers are arranged in a predetermined direction to determine initial alignment of the liquid crystal molecules of the liquid crystal layer 500.

이하, 이러한 COT 구조의 액정 표시 장치용 어레이 기판의 제조 방법에 대하여 도면을 참조하여 상세히 설명한다.Hereinafter, the manufacturing method of the array substrate for liquid crystal display devices of such a COT structure is demonstrated in detail with reference to drawings.

도 7a 내지 도 7f는 본 발명의 실시예에 따른 어레이 기판의 제조 공정을 도시한 것으로서, 도 4의 Ⅴ-Ⅴ선을 따라 자른 단면에 해당한다.7A to 7F illustrate a manufacturing process of an array substrate according to an exemplary embodiment of the present invention, which corresponds to a cross section taken along the line VV of FIG. 4.

도 7a에 도시한 바와 같이, 기판(210) 상에 금속과 같은 도전 물질을 증착하고 패터닝하여 가로 방향의 게이트 배선(221)과 게이트 배선(221)에서 연장된 게이트 전극(222), 그리고 게이트 배선(221)의 일끝단에 위치하는 게이트 패드(223)를 형성한다. 다음, 게이트 절연막(230), 비정질 실리콘층, 그리고 불순물이 도핑된 비정질 실리콘층을 차례로 증착한 후, 패터닝하여 불순물 반도체층(253)과 액티브층(241)을 형성한다.As illustrated in FIG. 7A, a conductive material such as a metal is deposited and patterned on the substrate 210 to form a gate wiring 221 extending in the horizontal direction, a gate electrode 222 extending from the gate wiring 221, and a gate wiring. A gate pad 223 positioned at one end of the 221 is formed. Next, the gate insulating layer 230, the amorphous silicon layer, and the amorphous silicon layer doped with impurities are sequentially deposited and then patterned to form the impurity semiconductor layer 253 and the active layer 241.

이어, 도 7b에 도시한 바와 같이 금속과 같은 물질을 스퍼터링 방법으로 증착하고 패터닝하여 게이트 배선(221)과 교차함으로써 화소 영역을 정의하는 데이터 배선(261), 데이터 배선(261)에 연결된 소스 전극(262), 소스 전극(262)과 이격되어 있고 게이트 전극(222)을 중심으로 소스 전극(262) 맞은 편에 위치하는 드레인 전극(263), 그리고 데이터 배선(261)의 일끝단에 위치하는 데이터 패드(264)를 형성한 후, 소스 전극(262)과 드레인 전극(263) 사이에 드러난 불순물 반도체층(253)을 식각하여 오믹 콘택층(251, 252)을 완성한다.Subsequently, as shown in FIG. 7B, a material such as a metal is deposited and patterned by a sputtering method to intersect with the gate wiring 221 to define a pixel region, thereby defining a data wiring 261 and a source electrode connected to the data wiring 261. 262, a drain electrode 263 spaced apart from the source electrode 262 and positioned opposite the source electrode 262 with respect to the gate electrode 222, and a data pad positioned at one end of the data wire 261. After forming 264, the impurity semiconductor layer 253 exposed between the source electrode 262 and the drain electrode 263 is etched to complete the ohmic contact layers 251 and 252.

다음, 도 7c에 도시한 바와 같이 무기 절연막이나 유기 절연막을 형성하고 게이트 절연막(230)과 함께 패터닝하여 드레인 전극(263)과 게이트 패드(223) 및 데이터 패드(264)를 각각 드러내는 제 1 내지 제 3 콘택홀(271, 272, 273)을 형성한다. 이어, 투명 도전 물질을 증착하고 패터닝하여 제 1 화소 전극(281)과 보조 게이트 패드(282) 및 보조 데이터 패드(283)를 형성한다. 제 1 화소 전극(281)은 화소 영역에 형성되며 제 1 콘택홀(271)을 통해 드레인 전극(263)과 접촉하고, 게이트 배선(221)과 일부 중첩되어 스토리지 캐패시터를 이룬다. 한편, 보조 게이트 패드(282)와 보조 데이터 패드(283)는 제 2 및 제 3 콘택홀(272, 273)을 통해 게이트 패드(223) 및 데이터 패드(264)와 각각 연결된다.Next, as shown in FIG. 7C, the first to second layers may include an inorganic insulating layer or an organic insulating layer and are patterned together with the gate insulating layer 230 to expose the drain electrode 263, the gate pad 223, and the data pad 264, respectively. Three contact holes 271, 272, and 273 are formed. Subsequently, the transparent conductive material is deposited and patterned to form the first pixel electrode 281, the auxiliary gate pad 282, and the auxiliary data pad 283. The first pixel electrode 281 is formed in the pixel area and contacts the drain electrode 263 through the first contact hole 271, and partially overlaps the gate wiring 221 to form a storage capacitor. The auxiliary gate pad 282 and the auxiliary data pad 283 are connected to the gate pad 223 and the data pad 264 through the second and third contact holes 272 and 273, respectively.

다음, 도 7d에 도시한 바와 같이 유기 물질을 도포하고 패터닝하여 제 1 화소 전극(281)을 노출하는 개구부를 가지는 배리어 패턴(291)을 형성한다. 배리어 패턴(291)은 게이트 배선(221)과 데이터 배선(261) 및 박막 트랜지스터(T) 상부에위치하는데, 제 1 화소 전극(281)이 게이트 배선(221)과 일부 중첩되므로 배리어 패턴(291)도 게이트 배선(221)과 일부가 중첩되도록 형성한다. 여기서, 배리어 패턴(291)은 데이터 배선(261)보다 넓은 폭을 가지고 화소 전극(281)과 거의 동일한 크기의 개구부를 가지도록 형성하였으나, 배리어 패턴(291)은 데이터 배선(261)과 동일한 폭을 가질 수도 있다. 배리어 패턴(291)은 벤조사이클로부틴(benzocyclo-butene;BCB) 같은 유기 물질이나 블랙 매트릭스로 사용되는 유기 물질을 이용하여 형성할 수 있다.Next, as shown in FIG. 7D, an organic material is coated and patterned to form a barrier pattern 291 having an opening that exposes the first pixel electrode 281. The barrier pattern 291 is positioned on the gate wiring 221, the data wiring 261, and the thin film transistor T. The barrier pattern 291 is partially overlapped with the gate wiring 221 because the first pixel electrode 281 is partially overlapped with the gate wiring 221. A portion of the gate wiring 221 overlaps with the gate wiring 221. Here, the barrier pattern 291 is formed to have a width wider than that of the data line 261 and to have an opening substantially the same as that of the pixel electrode 281. However, the barrier pattern 291 has the same width as that of the data line 261. May have The barrier pattern 291 may be formed using an organic material such as benzocyclobutene (BCB) or an organic material used as a black matrix.

배리어 패턴(291)은 컬러 필터 형성시 불량을 방지하기 위한 것으로, 전착법을 이용하여 컬러 필터 형성시 화소 전극에 전압을 인가하면 전기장이 생성되고 생성된 전기장에 의해 전착이 이루어지는데, 이때 전기장이 주위로 퍼져나가 이웃하는 화소 전극이나 화소 전극 이외의 부분에도 컬러 필터가 전착될 수 있는데, 배리어 패턴(291)을 형성함으로써 이를 방지할 수 있다.The barrier pattern 291 is to prevent defects when forming the color filter. When the voltage is applied to the pixel electrode when forming the color filter using the electrodeposition method, an electric field is generated and electrodeposition is performed by the generated electric field. The color filter may be electrodeposited on the neighboring pixel electrode or the portion other than the pixel electrode, which is spread around and can be prevented by forming the barrier pattern 291.

다음, 도 7e에 도시한 바와 같이 배리어 패턴(291)에 의해 드러난 제 1 화소 전극(281) 상부에 컬러 필터(292)를 전착시킨다.Next, as illustrated in FIG. 7E, the color filter 292 is electrodeposited on the first pixel electrode 281 exposed by the barrier pattern 291.

이때, 폴리에스테르 수지와 같은 음이온성 고분자와 착색제가 혼합된 용액 속에 배리어 패턴(291)이 형성된 기판(210)을 넣고 제 1 화소 전극(281)과 제 1 화소 전극(281)에 접속된 금속판(도시하지 않음)에 전압을 인가하면 착색제가 고분자와 함께 제 1 화소 전극(281)으로 이동하여 전착되어 컬러 필터(292)가 형성된다.In this case, a metal plate connected to the first pixel electrode 281 and the first pixel electrode 281 is placed in the substrate 210 having the barrier pattern 291 formed therein in a solution in which an anionic polymer such as a polyester resin and a colorant are mixed. When a voltage is applied, the colorant moves to the first pixel electrode 281 together with the polymer to be electrodeposited to form the color filter 292.

본 발명에서 제 1 화소 전극(281)에 전압 인가는 게이트 배선(221)과 데이터 배선(261)을 이용하여 한다. 즉, 게이트 배선(221)에 전압을 인가하여 박막 트랜지스터(T)를 동작시키고, 데이터 배선(261)에 전압을 인가하여 인가된 전압이 박막 트랜지스터(T)를 통해 제 1 화소 전극(281)에 전달되도록 한다. 그러면, 제 1 화소 전극(281)과 금속판 사이에 전기장이 형성되고, 착색제가 이온성 고분자와 함께 제 1 화소 전극(281)으로 이동하여 제 1 화소 전극(281) 상에 전착됨으로써 컬러 필터(292)가 형성된다.In the present invention, voltage is applied to the first pixel electrode 281 using the gate wiring 221 and the data wiring 261. That is, the thin film transistor T is operated by applying a voltage to the gate wiring 221, and a voltage applied by applying a voltage to the data wiring 261 is applied to the first pixel electrode 281 through the thin film transistor T. To be delivered. Then, an electric field is formed between the first pixel electrode 281 and the metal plate, and the colorant moves to the first pixel electrode 281 together with the ionic polymer and is electrodeposited on the first pixel electrode 281 to thereby color filter 292. ) Is formed.

따라서, 제 1 화소 전극(281)에 전압을 인가하기 위한 금속층을 따로 형성하지 않아도 된다.Therefore, it is not necessary to separately form a metal layer for applying a voltage to the first pixel electrode 281.

이러한 방법으로 데이터 배선(261)에 선택적으로 전압을 인가함으로써, 원하는 위치에 적, 녹, 청의 컬러 필터(292)를 각각 형성할 수 있다.By selectively applying a voltage to the data line 261 in this manner, the red, green, and blue color filters 292 can be formed at desired positions, respectively.

다음, 도 7f에 도시한 바와 같이 투명 수지로 이루어진 오버코트층(300)을 형성하여 컬러 필터(292)를 보호한다. 이어, 보조 게이트 패드(282)와 보조 데이터 패드(283) 상부의 배리어층(291)과 오버코트층(300)을 패터닝하여 보조 게이트 패드(282)와 보조 데이터 패드(283)를 각각 노출하며, 제 1 콘택홀(271) 상부의 제 1 화소 전극(281)을 드러내는 제 4 콘택홀(301)을 형성한다.Next, as shown in FIG. 7F, an overcoat layer 300 made of a transparent resin is formed to protect the color filter 292. Subsequently, the barrier layer 291 and the overcoat layer 300 on the auxiliary gate pad 282 and the auxiliary data pad 283 are patterned to expose the auxiliary gate pad 282 and the auxiliary data pad 283, respectively. The fourth contact hole 301 exposing the first pixel electrode 281 above the first contact hole 271 is formed.

이때, 패드부에서는 보조 게이트 패드(282)와 보조 데이터 패드(283) 상부의 오버코트층(300)과 배리어층(291)을 일부만 제거하였으나, 패드부의 오버코트층(300)과 배리어층(291)을 모두 제거할 수도 있고, 오버코트층(300)과 배리어층(291)이 보조 게이트 패드(282)와 보조 데이터 패드(283)를 노출하며 보조 패드(282, 283) 상에만 위치하도록 할 수도 있다.In this case, the overcoat layer 300 and the barrier layer 291 on the auxiliary gate pad 282 and the auxiliary data pad 283 are partially removed from the pad portion, but the overcoat layer 300 and the barrier layer 291 of the pad portion are removed. All may be removed, or the overcoat layer 300 and the barrier layer 291 may be disposed only on the auxiliary pads 282 and 283, exposing the auxiliary gate pad 282 and the auxiliary data pad 283.

이어, 도 7g에 도시한 바와 같이 투명 도전 물질을 증착하고 패터닝하여 제1 화소 전극(281) 상부에 위치하며 제 4 콘택홀(301)을 통해 제 1 화소 전극(281)과 연결되는 제 2 화소 전극(310)을 형성한다.Subsequently, as illustrated in FIG. 7G, a second conductive pixel is deposited and patterned on the first pixel electrode 281 and is connected to the first pixel electrode 281 through the fourth contact hole 301. An electrode 310 is formed.

따라서, 본 발명의 제 2 실시예에서는 액정 구동시 전계의 감소없이 안정적으로 액정 분자를 동작시킬 수 있다.Therefore, in the second embodiment of the present invention, it is possible to stably operate the liquid crystal molecules without reducing the electric field when driving the liquid crystal.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.

본 발명에 따른 액정 표시 장치용 어레이 기판 및 그 제조 방법에서는 어레이 기판에 컬러 필터를 형성함으로써, 액정 표시 장치의 상부 및 하부 기판의 합착시 불량을 줄이고 개구율을 향상시킬 수 있으며, 화소 전극을 컬러 필터 하부와 상부에 각각 형성하여 구동시 안정적인 동작을 얻을 수 있다. 또한, 컬러 필터를 형성하기 전에 화소 전극 이외의 부분에 배리어 패턴을 형성한 다음, 컬러 필터를 전착시키므로 컬러 필터 형성시 불량이 발생하는 것을 방지할 수 있고, 전착법을 이용하므로 공정 및 재료의 소비량을 감소시켜 제조 비용을 줄일 수 있다.In the array substrate for a liquid crystal display device and the method of manufacturing the same according to the present invention, by forming a color filter on the array substrate, it is possible to reduce defects and improve the aperture ratio when bonding the upper and lower substrates of the liquid crystal display device. It is formed on the lower and upper, respectively, can obtain a stable operation when driving. In addition, before the color filter is formed, a barrier pattern is formed on a portion other than the pixel electrode, and then the color filter is electrodeposited to prevent the occurrence of defects during the formation of the color filter, and the electrodeposition method is used to consume the process and materials. By reducing the manufacturing cost can be reduced.

Claims (6)

기판;Board; 상기 기판 상에 형성되어 있으며 직교하는 게이트 배선과 데이터 배선;A gate wiring and a data wiring formed on the substrate and perpendicular to each other; 상기 게이트 배선 및 데이터 배선과 전기적으로 연결되어 있는 박막 트랜지스터;A thin film transistor electrically connected to the gate line and the data line; 상기 게이트 배선과 데이터 배선 및 상기 박막 트랜지스터를 덮고 있는 보호막;A passivation layer covering the gate line, the data line, and the thin film transistor; 상기 보호막 상부에 형성되어 있으며, 박막 트랜지스터와 연결되어 있는 제 1 화소 전극;A first pixel electrode formed on the passivation layer and connected to the thin film transistor; 상기 제 1 화소 전극 상부에 형성되어 있고 상기 제 1 화소 전극을 드러내는 개구부를 가지는 배리어 패턴;A barrier pattern formed on the first pixel electrode and having an opening exposing the first pixel electrode; 상기 제 1 화소 전극 상에 전착되어 있으며, 적, 녹, 청으로 이루어진 컬러 필터;A color filter electrodeposited on the first pixel electrode and composed of red, green, and blue; 상기 배리어 패턴 및 상기 컬러 필터 상부에 위치하는 오버코트층An overcoat layer disposed on the barrier pattern and the color filter 상기 오버코트층 상부에 위치하며 상기 제 1 화소 전극과 연결되어 있는 제 2 화소 전극A second pixel electrode on the overcoat layer and connected to the first pixel electrode 을 포함하는 액정 표시 장치용 어레이 기판.Array substrate for a liquid crystal display device comprising a. 제 1 항에서,In claim 1, 상기 배리어 패턴은 유기 물질로 이루어진 액정 표시 장치용 어레이 기판.And the barrier pattern is made of an organic material. 제 2 항에서,In claim 2, 상기 배리어 패턴은 벤조사이클로부틴(BCB)이나 검은색 수지 중 어느 하나로 이루어진 액정 표시 장치용 어레이 기판.The barrier pattern is an array substrate for a liquid crystal display device made of any one of benzocyclobutin (BCB) or black resin. 기판을 구비하는 단계;Providing a substrate; 상기 기판 상에 직교하는 게이트 배선과 데이터 배선, 상기 게이트 배선과 데이터 배선에 연결되어 있는 박막 트랜지스터를 형성하는 단계;Forming a thin film transistor connected to the gate wiring and the data wiring orthogonal to the gate wiring and the data wiring on the substrate; 상기 게이트 배선과 데이터 배선 및 상기 박막 트랜지스터 상부에 보호막을 형성하는 단계;Forming a passivation layer on the gate line, the data line, and the thin film transistor; 상기 보호막 상부에 위치하며 상기 박막 트랜지스터와 연결된 제 1 화소 전극을 형성하는 단계;Forming a first pixel electrode on the passivation layer and connected to the thin film transistor; 상기 제 1 화소 전극 상부에 상기 제 1 화소 전극을 드러내는 개구부를 가지는 배리어 패턴을 형성하는 단계;Forming a barrier pattern on the first pixel electrode, the barrier pattern having an opening exposing the first pixel electrode; 상기 개구부를 통해 드러난 상기 제 1 화소 전극 상에 컬러 필터를 전착시키는 단계;Electrodepositing a color filter on the first pixel electrode exposed through the opening; 상기 배리어 패턴 및 상기 컬러 필터 상부에 오버코트층을 형성하는 단계;Forming an overcoat layer on the barrier pattern and the color filter; 상기 오버코트층 상부에 상기 제 1 화소 전극과 연결되는 제 2 화소 전극을 형성하는 단계Forming a second pixel electrode connected to the first pixel electrode on the overcoat layer 를 포함하는 액정 표시 장치용 어레이 기판의 제조 방법.Method of manufacturing an array substrate for a liquid crystal display device comprising a. 제 4 항에서,In claim 4, 상기 컬러 필터의 전착 단계는 상기 배리어 패턴이 형성된 기판과 상기 제 1 화소 전극에 접속된 금속판을 전착액에 담그는 단계;The electrodeposition of the color filter may include dipping a substrate on which the barrier pattern is formed and a metal plate connected to the first pixel electrode in an electrodeposition liquid; 상기 제 1 화소 전극과 상기 금속판에 전압을 인가하여 전기장을 형성하는 단계;Forming an electric field by applying a voltage to the first pixel electrode and the metal plate; 상기 제 1 화소 전극 상에 컬러 필터를 착색시키는 단계Coloring a color filter on the first pixel electrode 를 포함하는 액정 표시 장치용 어레이 기판의 제조 방법.Method of manufacturing an array substrate for a liquid crystal display device comprising a. 제 5 항에서,In claim 5, 상기 전기장 형성 단계는 상기 게이트 배선에 전압을 인가하는 단계;The forming of the electric field may include applying a voltage to the gate wiring; 상기 제 1 화소 전극과 전기적으로 연결된 상기 데이터 배선에 전압을 인가하는 단계로 이루어진 액정 표시 장치용 어레이 기판의 제조 방법.And applying a voltage to the data line electrically connected to the first pixel electrode.
KR1020000076803A 2000-12-15 2000-12-15 array panel of liquid crystal display and manufacturing method thereof KR100648422B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000076803A KR100648422B1 (en) 2000-12-15 2000-12-15 array panel of liquid crystal display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000076803A KR100648422B1 (en) 2000-12-15 2000-12-15 array panel of liquid crystal display and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20020046559A true KR20020046559A (en) 2002-06-21
KR100648422B1 KR100648422B1 (en) 2006-11-24

Family

ID=27682086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000076803A KR100648422B1 (en) 2000-12-15 2000-12-15 array panel of liquid crystal display and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100648422B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870698B1 (en) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 Liquid Crystal Display Device and Method for fabricating the same
US7542112B2 (en) 2003-03-13 2009-06-02 Samsung Electronics Co., Ltd. Four color liquid crystal display and panel therefor
KR100930919B1 (en) * 2003-06-30 2009-12-10 엘지디스플레이 주식회사 Lateral electric field type liquid crystal display device and manufacturing method thereof
US7632692B2 (en) 2003-04-04 2009-12-15 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel therefor, and manufacturing method thereof
KR100938887B1 (en) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 Array substrate for LCD and method for fabricating of the same
US7894026B2 (en) 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870698B1 (en) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 Liquid Crystal Display Device and Method for fabricating the same
US7542112B2 (en) 2003-03-13 2009-06-02 Samsung Electronics Co., Ltd. Four color liquid crystal display and panel therefor
US7973886B2 (en) 2003-03-13 2011-07-05 Samsung Electronics Co., Ltd. Four color liquid crystal display and panel therefor
US7632692B2 (en) 2003-04-04 2009-12-15 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel therefor, and manufacturing method thereof
KR100935670B1 (en) * 2003-04-04 2010-01-07 삼성전자주식회사 Liquid crystal display, thin film transistor array panel and method for manufacturing the same
KR100930919B1 (en) * 2003-06-30 2009-12-10 엘지디스플레이 주식회사 Lateral electric field type liquid crystal display device and manufacturing method thereof
KR100938887B1 (en) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 Array substrate for LCD and method for fabricating of the same
US7894026B2 (en) 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield

Also Published As

Publication number Publication date
KR100648422B1 (en) 2006-11-24

Similar Documents

Publication Publication Date Title
KR100808466B1 (en) array panel for a liquid crystal display device and manufacturing method of the same
KR100638525B1 (en) Method for fabricating array substrate of liquid crystal display with color filter
US20060290830A1 (en) Semi-transmissive liquid crystal display device and method of manufacture thereof
KR20030010023A (en) array panel of liquid crystal display and manufacturing method of the same
US7876408B2 (en) Transflective type diode substrate and method having respective masks forming scan line and insulating pattern, organic pattern with hole exposing insulating pattern, and pixel electrode covering hole and reflection electrode overlapping organic pattern
KR100648422B1 (en) array panel of liquid crystal display and manufacturing method thereof
US7787098B2 (en) Manufacturing method of a liquid crystal display device comprising a first photosensitive layer of a positive type and a second photosensitive layer of a negative type
JP4090594B2 (en) Reflective liquid crystal display device and manufacturing method thereof
KR20040100552A (en) Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR20080003086A (en) Color filter substrate of liquid crystal display device and method for fabricating the same
KR100715907B1 (en) liquid crystal display device
KR20000066397A (en) Method of manufacturing a TFT LCD pannel
KR100650400B1 (en) array panel of liquid crystal display device and manufacturing method thereof
KR100743418B1 (en) array panel of liquid crystal display and manufacturing method thereof
KR100904519B1 (en) Array substrate for liquid crystal display and fabricating method of the same
KR100413512B1 (en) an array panel for liquid crystal display and manufacturing method thereof
JP2006154599A (en) Liquid crystal display device, manufacturing method for liquid crystal display device, and electronic equipment
KR100268105B1 (en) Thin-film transistor substrate and manufacturing method thereof
KR100621608B1 (en) Method of manufacturing a TFT LCD pannel
KR100862075B1 (en) liquid crystal display device
KR200258146Y1 (en) an array panel for a liquid crystal display
KR100643560B1 (en) array panel of liquid crystal display and manufacturing method thereof
KR20030008378A (en) array panel of liquid crystal display and manufacturing method of the same
KR101006475B1 (en) array substrate for liquid crystal display device and manufacturing method of the same
KR20020066757A (en) a reflective and transflective LCD and a method of fabricating thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee