KR20020044417A - Data receiver for non-coupling by kick-back noise - Google Patents
Data receiver for non-coupling by kick-back noise Download PDFInfo
- Publication number
- KR20020044417A KR20020044417A KR1020000073801A KR20000073801A KR20020044417A KR 20020044417 A KR20020044417 A KR 20020044417A KR 1020000073801 A KR1020000073801 A KR 1020000073801A KR 20000073801 A KR20000073801 A KR 20000073801A KR 20020044417 A KR20020044417 A KR 20020044417A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- output node
- voltage
- data receiver
- controlled
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
Abstract
Description
본 발명은 반도체 집적회로에 관한 것으로서, 특히 노이즈(noise)에 안정적인 데이터 수신기(input receiver circuit)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor integrated circuits and, more particularly, to input receiver circuits that are stable to noise.
데이터 수신기는 외부로부터 인가되는 입력 데이터를 수신하여 그 전압레벨을 감지증폭한 후, 내부회로들을 구동시키는 데 적당한 전압레벨을 발생시킨다. 데이터 수신기는 수신되는 입력 데이터의 전압레벨이 노이즈 등에 의하여 그 전압레벨의 흔들림이 없어야 더욱 안정적으로 동작된다.The data receiver receives input data applied from the outside, senses and amplifies the voltage level, and generates a voltage level suitable for driving internal circuits. The data receiver operates more stably when the voltage level of the received input data does not fluctuate due to noise or the like.
도 1은 종래의 데이터 수신기를 나타내는 도면이다. 이를 참조하면, 데이터 수신기(100)는 입력부(110), 제1 증폭부(120) 및 제2 증폭부(130)를 포함한다. 입력부(110)는 차동증폭기와 같은 구조로써, 입력 데이터(DB)를 기준전압(VREF)과 비교하여 그 전압차를 감지 증폭한다. 제1 증폭부(120)는 입력부(110)의 출력 데이터들인 노드 A와 B의 전압레벨을 감지 증폭하고, 제2 증폭부(130)는 제1 증폭부(120)의 출력 데이터들인 노드 C와 D의 전압레벨을 감지 증폭한다. 제2 증폭부(130)의 결과는 최종적으로 데이터 수신기의 출력들(Q,QB)이 되어 내부 회로들을 구동하게 된다.1 is a diagram illustrating a conventional data receiver. Referring to this, the data receiver 100 includes an input unit 110, a first amplifier 120, and a second amplifier 130. The input unit 110 has a structure similar to that of a differential amplifier, and senses and amplifies the voltage difference by comparing the input data DB with a reference voltage V REF . The first amplifier 120 senses and amplifies the voltage levels of the nodes A and B, which are output data of the input unit 110, and the second amplifier 130, the node C, which is the output data of the first amplifier 120. Sense and amplify the voltage level of D. The result of the second amplifier 130 is finally the outputs (Q, QB) of the data receiver to drive the internal circuits.
이러한 동작을 안정적으로 수행하기 위해서는 먼저 입력부(110)로 수신되는 입력 데이터(DB)와 기준전압(VREF)이 노이즈 등에 대하여 안정적이어야 한다. 그런데, 입력부(110)는 킥-백 커플링 노이즈(kick-back coupling noise)에 의하여 기준전압(VREF)의 전압레벨이 흔들리게 된다. 이에 대한 설명은 논문 ('2000 SOVC, session 9.2 : A 2.5V, 2.0Gbyte 288M Packet-Based DRAM with Enhanced Cell Efficiency and Noise Immunity)에 기재되어 있다.In order to perform this operation stably, the input data DB and the reference voltage V REF received by the input unit 110 must be stable against noise. However, the input unit 110 is shaken by the voltage level of the reference voltage (V REF ) by the kick-back coupling noise (kick-back coupling noise). This is described in the paper ('2000 SOVC, session 9.2: A 2.5V, 2.0 Gbyte 288M Packet-Based DRAM with Enhanced Cell Efficiency and Noise Immunity).
간단히, 상기 논문은 기준전압(VREF) 라인과 기준전압(VREF)이 인가되는 엔모스 트랜지스터(116)의 드레인 및 소스 사이의 커플링 커패시터(coupling capacitor)에 의해 입력부(110)의 출력 노드 A의 전압레벨이 기준전압(VREF) 라인에 커플링되면서 나타나는, 이를 일명 킥-백 노이즈라고 함, 기준전압(VREF)의 변동 문제를 해결하는 것에 대하여 기술되어 있다.For simplicity, the paper describes the output node of the input 110 by a coupling capacitor between the reference voltage V REF line and the drain and source of the NMOS transistor 116 to which the reference voltage V REF is applied. This is described as solving the problem of variation in the reference voltage V REF , which is called kick-back noise, which appears as the voltage level of A is coupled to the reference voltage V REF line.
즉, 입력 데이터(DB)와 기준전압(VREF)의 전압차를 △V 라고 하고입력부(110)의 이득을 Av 라고 했을 때 출력 노드 A는 Av×△V의 전압레벨을 나타낸다. 이득 Av는 통상 1 이상의 값을 갖는다. 이 Av×△V의 전압레벨이 커플링 커패시터에 의하여 기준전압(VREF) 라인에 영향을 주게되는 데, 이를 줄이기 위하여 역 커플링 회로를 채용하여 기준전압(VREF)의 레벨 변화를 상쇄시킨다.That is, when the voltage difference between the input data DB and the reference voltage V REF is ΔV and the gain of the input unit 110 is Av, the output node A represents the voltage level of Av × ΔV. The gain Av usually has a value of 1 or more. The voltage level of Av × ΔV is influenced by the coupling capacitor on the reference voltage V REF line. To reduce this, the reverse coupling circuit is employed to offset the level change of the reference voltage V REF . .
그러나, 도 1의 데이터 수신기(100)나 논문에 기재된 데이터 수신기에서는 입력부(110)의 출력 노드 A의 전압레벨이 기준전압(VREF) 라인 또는 입력 데이터(DB) 라인으로 커플링되는 현상은 불가피하게 나타난다.However, in the data receiver 100 of FIG. 1 or the data receiver described in the paper, a phenomenon in which the voltage level of the output node A of the input unit 110 is coupled to the reference voltage V REF line or the input data DB line is inevitable. Appears.
그러므로, 입력부(110)의 출력 노드 A의 전압레벨이 기준전압(VREF) 라인 또는 입력 데이터(DB) 라인으로 커플링되지 않는 데이터 수신기가 요구된다.Therefore, a data receiver is required in which the voltage level of the output node A of the input unit 110 is not coupled to the reference voltage V REF line or the input data DB line.
본 발명의 목적은 킥-백 노이즈에 커플링되지 않고 안정적으로 동작하는 데이터 수신기를 제공하는 것이다.It is an object of the present invention to provide a data receiver which operates stably without being coupled to kick-back noise.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 종래의 데이터 수신기를 나타내는 도면이다.1 is a diagram illustrating a conventional data receiver.
도 2는 본 발명의 일실시예에 따른 데이터 수신기를 나타내는 도면이다.2 illustrates a data receiver according to an embodiment of the present invention.
상기 목적을 달성하기 위하여 본 발명의 데이터 수신기는 전원전압와 제1 출력노드 사이에 연결되고 바이어스 전압에 의하여 제어되는 제1 전류원과, 전원전압에 연결되고 제2 출력노드 사이에 연결되고 바이어스 전압에 의하여 제어되는 제2 전류원과, 제1 출력노드에 그 소스가 연결되고 접지전원에 그 드레인이 연결되고 그 게이트에 연결된 입력 데이터에 의하여 제어되는 제1 트랜지스터와, 제2 출력노드에 그 소스가 연결되고 접지전원에 그 드레인이 연결되고 그 게이트에 연결된기준전압에 의하여 제어되는 제2 트랜지스터를 구비한다.In order to achieve the above object, the data receiver of the present invention includes a first current source connected between a power supply voltage and a first output node and controlled by a bias voltage, and connected to a power supply voltage and connected between a second output node and connected by a bias voltage. A second current source to be controlled; a source connected to a first output node; a drain connected to a ground power source; a first transistor controlled by input data connected to a gate; and a source connected to a second output node; A second transistor is connected to the ground power source and is controlled by a reference voltage connected to the gate thereof.
바람직하기로, 제1 트랜지스터 및 제2 트랜지스터는 이득이 1인 것이고, 제1 출력노드와 제2 출력노드를 감지 증폭하는 증폭부를 더 구비한다.Preferably, the first transistor and the second transistor have a gain of 1, and further include an amplifier configured to sense and amplify the first output node and the second output node.
이와 같은 본 발명의 데이터 수신기는 입력부의 이득을 "1"로 함으로써 킥-백 노이즈에 의해 입력 데이터와 기준전압으로 커플링되는 현상을 방지한다. 따라서, 안정적으로 입력 데이터와 기준 전압을 수신하고, 이를 비교 감지 증폭하여 해당 전압레벨을 출력한다. 또한, 큰 CMRR을 갖는다.The data receiver of the present invention sets the gain of the input unit to "1" to prevent the coupling of the input data to the reference voltage by the kick-back noise. Therefore, the input data and the reference voltage are stably received, compared, sensed, and amplified, and the corresponding voltage level is output. It also has a large CMRR.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. For each figure, like reference numerals denote like elements.
도 2는 본 발명의 일실시예예 따른 데이터 수신기를 나타내는 도면이다. 데이터 수신기(200)는 입력부(210), 제1 증폭부(220) 및 제2 증폭부(230)를 구비한다. 제1 증폭부(220) 및 제2 증폭부(230)는 도 1의 데이터 수신기(100) 내의 그것과 거의 동일하다. 다만, 입력부(210)는 도 1의 입력부(110)와 다르다.2 is a diagram illustrating a data receiver according to an embodiment of the present invention. The data receiver 200 includes an input unit 210, a first amplifier 220, and a second amplifier 230. The first amplifier 220 and the second amplifier 230 are almost identical to those in the data receiver 100 of FIG. However, the input unit 210 is different from the input unit 110 of FIG. 1.
입력부(210)는 제1 전류원(211), 재2 전류원(212), 제1 트랜지스터(213) 및 제2 트랜지스터(214)를 포함한다. 제1 전류원(211)은 전원전압(VDD)에 그 소스가 연결되고, 그 게이트에 바이어스전압(VBIAS)이 연결되고, 그 드레인에 제1 출력노드 A가 연결되는 피모스 트랜지스터로 구성된다. 제2 전류원(212)은 전원전압(VDD)에 그 소스가 연결되고, 그 게이트에 바이어스전압(VBIAS)이 연결되고, 그 드레인에 제2출력노드 B가 연결되는 피모스 트랜지스터로 구성된다. 제1 트랜지스터(213)는 그 드레인에 접지전원(VSS)이 연결되고, 그 소스에 제1 출력노드 A가 연결되고, 그 게이트에 입력 데이터(DB)가 연결된다. 제2 트랜지스터(214)는 그 드레인에 접지전원(VSS)이 연결되고, 그 소스에 제2 출력노드 B가 연결되고, 그 게이트에 기준전압(VREF)이 연결된다.The input unit 210 includes a first current source 211, a second current source 212, a first transistor 213, and a second transistor 214. The first current source 211 includes a PMOS transistor having a source connected to a power supply voltage VDD, a bias voltage V BIAS connected to a gate thereof, and a first output node A connected to a drain thereof. The second current source 212 includes a PMOS transistor having a source connected to a power supply voltage VDD, a bias voltage V BIAS connected to a gate thereof, and a second output node B connected to a drain thereof. In the first transistor 213, a ground power supply VSS is connected to a drain thereof, a first output node A is connected to a source thereof, and an input data DB is connected to a gate thereof. The second transistor 214 has a ground power supply VSS connected to its drain, a second output node B connected to its source, and a reference voltage V REF connected to its gate.
입력부(210)의 동작 설명에 앞서서, 도 1의 입력부(110)에서의 커플링 노이즈에 의한 전하량을 수식으로 나타내면 다음과 같다.Prior to the operation of the input unit 210, the charge amount due to coupling noise in the input unit 110 of FIG. 1 is represented by a formula as follows.
QKICK-BACK-NOISE= CDC×(1-Av)×VSWING……… (1)Q KICK-BACK-NOISE = C DC × (1-Av) × V SWING . … … (One)
여기에서, CDC는 기준전압(VREF) 라인과 엔모스 트랜지스터(116)의 게이트-드레인 간의 오버랩 커패시터를 나타내고, VSWING은 입력 데이터의 스윙폭을 나타낸다.Here, C DC represents an overlap capacitor between the reference voltage V REF line and the gate-drain of the NMOS transistor 116, and V SWING represents the swing width of the input data.
수식 (1)은 통상의 차동증폭기 회로 해석상 사용하는 밀러 효과(Miller effect) 근사화(approximation)를 통해 얻어지는 값이다. 수식 (1)에서, 이득 Av을 "1"로 하게 되면, 커플링 노이즈에 의한 전하량 QKICK-BACK-NOISE는 "0"이 된다는 것을 알 수 있다.Equation (1) is a value obtained through Miller effect approximation used in conventional differential amplifier circuit analysis. In Equation (1), when the gain Av is set to "1", it can be seen that the charge amount Q KICK-BACK-NOISE due to coupling noise becomes "0".
도 2의 입력부(210)는 그 이득 Av이 "1"이다. 즉, 제1 전류원(210)과 제1 트랜지스터(213)로 형성되는 전류 경로로는 입력 데이터(DB)에 의해서만 그 전류값이 결정되고, 제2 전류원(220)과 제2 트랜지스터(240)로 형성되는 전류경로로는 기준전압(VREF)에 의해서만 그 전류값이 결정되기 때문에, 제1 출력노드 A와 제2 출력노드 B의 전압레벨은 서로 독립적으로 결정된다.The input portion 210 of FIG. 2 has a gain Av of "1". That is, the current value of the current path formed by the first current source 210 and the first transistor 213 is determined only by the input data DB, and is transferred to the second current source 220 and the second transistor 240. Since the current path is determined only by the reference voltage V REF , the voltage levels of the first output node A and the second output node B are independently determined.
예를 들어, 입력 데이터(DB)의 전압레벨에 의하여 결정되는 전류량은For example, the amount of current determined by the voltage level of the input data DB is
I = k × (VGS- VT)2 I = k × (V GS -V T ) 2
로 나타나는 데, k는 비례 상수를 의미하고, VGS는 제1 트랜지스터(213)의 게이트- 소소 간의 전압차이고, VT는 제1 트랜지스터(213)의 문턱 전압에 해당한다.K denotes a proportional constant, V GS is a voltage difference between the gate and source of the first transistor 213, and V T corresponds to the threshold voltage of the first transistor 213.
제1 전류원(211)에 의해 공급되는 일정 전류는 제1 트랜지스터(213)를 통해 같은 양으로 흐르게 되는 데, 이를 만족하는 조건으로는 입력 데이터(DB)의 전압레벨이 상승 또는 하강하게 되면 제1 출력노드의 전압레벨도 따라서 상승 또는 하강하게 된다. 이와 같은 동작이 제2 전류원(220)과 제2 트랜지스터(240)로 형성되는 전류경로에도 동일하게 적용된다. 그러므로, 입력부(210)의 이득은 "1" 이라고 할 수 있다.The constant current supplied by the first current source 211 flows in the same amount through the first transistor 213. When the voltage level of the input data DB rises or falls, the first current flows in the same amount. The voltage level of the output node also rises or falls accordingly. The same operation is also applied to the current path formed by the second current source 220 and the second transistor 240. Therefore, the gain of the input unit 210 may be referred to as "1".
이 후, 제1 출력노드 A와 제2 출력노드 B는 제1 증폭부(220)와 제2 증폭부(230)로 연결되는 데, 본 실시예에서는 2단의 증폭기에 의하여 그 전압레벨이 감지 증폭된다. 제2 증폭부(230)의 출력들(Q,QB)는 내부 회로들에 연결된다.Thereafter, the first output node A and the second output node B are connected to the first amplifier 220 and the second amplifier 230. In this embodiment, the voltage level is sensed by a two-stage amplifier. Is amplified. Outputs Q and QB of the second amplifier 230 are connected to internal circuits.
또한, 입력부(210)는 입력 데이터(DB)의 전압레벨이 상승하면 이에 따라 제1 출력노드(A)의 전압레벨도 따라 변화하게 된다. 따라서 CMRR(Commom Mode Rejection Ratio)이 상대적으로 큰 잇점이 있다.In addition, when the voltage level of the input data DB increases, the input unit 210 may change according to the voltage level of the first output node A. Therefore, the CMRR (Commom Mode Rejection Ratio) has a relatively big advantage.
따라서, 본 발명의 데이터 수신기는 종래의 데이터 수신기와는 달리, 기준전압(VREF) 라인과 입력 데이터(DB) 라인이 출력 노드들의 전압레벨에 커플링되지 않는다. 그리하여, 안정적으로 입력 데이터(DB)와 기준전압(VREF)을 수신하여 제1 출력노드 A와 제2 출력노드 B의 전압을 발생시킨다.Therefore, in the data receiver of the present invention, unlike the conventional data receiver, the reference voltage V REF line and the input data DB line are not coupled to the voltage levels of the output nodes. Thus, the input data DB and the reference voltage V REF are stably received to generate voltages of the first output node A and the second output node B.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상술한 본 발명의 데이터 수신기는 입력부의 이득을 "1"로 함으로써 킥-백 노이즈에 의해 입력 데이터와 기준전압으로 커플링되는 현상을 방지한다. 따라서, 안정적으로 입력 데이터와 기준 전압을 수신하고, 이를 비교 감지 증폭하여 해당 전압레벨을 출력한다. 또한, 큰 CMRR을 갖는다.The data receiver of the present invention described above sets the gain of the input unit to "1" to prevent the coupling of the input data to the reference voltage by kick-back noise. Therefore, the input data and the reference voltage are stably received, compared, sensed, and amplified, and the corresponding voltage level is output. It also has a large CMRR.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000073801A KR20020044417A (en) | 2000-12-06 | 2000-12-06 | Data receiver for non-coupling by kick-back noise |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000073801A KR20020044417A (en) | 2000-12-06 | 2000-12-06 | Data receiver for non-coupling by kick-back noise |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020044417A true KR20020044417A (en) | 2002-06-15 |
Family
ID=27679956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000073801A KR20020044417A (en) | 2000-12-06 | 2000-12-06 | Data receiver for non-coupling by kick-back noise |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020044417A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187214B2 (en) | 2004-03-05 | 2007-03-06 | Samsung Electronics Co., Ltd. | Amplifier circuit having constant output swing range and stable delay time |
-
2000
- 2000-12-06 KR KR1020000073801A patent/KR20020044417A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187214B2 (en) | 2004-03-05 | 2007-03-06 | Samsung Electronics Co., Ltd. | Amplifier circuit having constant output swing range and stable delay time |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7342450B2 (en) | Slew rate enhancement circuitry for folded cascode amplifier | |
| US5907259A (en) | Operational amplification circuit capable of driving a high load | |
| US4728900A (en) | Balanced differential amplifier | |
| US6366113B1 (en) | Data receiver | |
| US6483353B2 (en) | Current sense amplifier circuits containing latches for improving stability and amplification in semiconductor devices | |
| KR100190763B1 (en) | Differential amplifier | |
| EP0544338B1 (en) | MOS operational amplifier circuit | |
| US6259280B1 (en) | Class AB amplifier for use in semiconductor memory devices | |
| US20230208369A1 (en) | Slew boost circuit for an operational amplifier | |
| US7295071B1 (en) | High speed, high DC gain and wide dynamic range amplifier | |
| US6617924B2 (en) | Operational amplifier having large output current with low supply voltage | |
| JPH052037A (en) | Zero cross detecting circuit | |
| KR20030050087A (en) | Squelch circuit | |
| US6762646B1 (en) | Modified folded cascode amplifier | |
| US7167049B2 (en) | OP-amplifier with an offset voltage cancellation circuit | |
| US5515006A (en) | Low distortion efficient large swing CMOS amplifier output | |
| JP2000075941A (en) | Semiconductor device | |
| US5703477A (en) | Current driver circuit with transverse current regulation | |
| US20090146697A1 (en) | Circuit for buffering having a coupler | |
| KR20060136137A (en) | Operational Amplifier | |
| KR20070000167A (en) | Operational amplifier | |
| US5412607A (en) | Semiconductor memory device | |
| US6249181B1 (en) | Differential-mode charge transfer amplifier | |
| KR20020044417A (en) | Data receiver for non-coupling by kick-back noise | |
| JPH08147976A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |