KR20020033794A - 단방향 단선식 통신인터페이스 - Google Patents

단방향 단선식 통신인터페이스 Download PDF

Info

Publication number
KR20020033794A
KR20020033794A KR1020027003245A KR20027003245A KR20020033794A KR 20020033794 A KR20020033794 A KR 20020033794A KR 1020027003245 A KR1020027003245 A KR 1020027003245A KR 20027003245 A KR20027003245 A KR 20027003245A KR 20020033794 A KR20020033794 A KR 20020033794A
Authority
KR
South Korea
Prior art keywords
data
voltage
line
slave
processor
Prior art date
Application number
KR1020027003245A
Other languages
English (en)
Inventor
프리엘다니엘디
잔더스개리브이
Original Assignee
파워스마트 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워스마트 인코포레이티드 filed Critical 파워스마트 인코포레이티드
Publication of KR20020033794A publication Critical patent/KR20020033794A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Telephone Function (AREA)

Abstract

본 발명은 호스트 프로세서에 적어도 하나의 데이터 비트를 전송하기 위한 데이터 통신인터페이스에 관한 것이다. 인터페이스는 단선 데이터 라인을 포함하고, 슬레이브 프로세서는 데이터 라인에 연결되며 데이터 라인의 전압을 변화시키기 위한 풀-다운 회로를 포함한다. 슬레이브 프로세서는 수동요소로서 데이터 라인으로부터 데이터를 샘플링하지 못한다. 슬레이브 프로세서는 데이터 라인에 전압이 인가될 때 적어도 하나의 데이터 비트를 보내도록 데이터 라인의 전압을 변화시키도록 프로그램된다.

Description

단방향 단선식 통신인터페이스 {ONE WAY SINGLE-WIRE COMMUNICATION INTERFACE}
예를 들어, 휴대폰, 개인용 디지털보조장치 및 캠코더와 같은 휴대용 전자장치에 있어서는 휴대용 전자장치의 여러 구성요소사이의 통신이 이루어질 수 있도록 이들을 연결하기 위한 구조/프로토콜이 개발되었다. 간단한 예로서는 휴대용 전자장치("호스트" 장치)에 분리가능하게 연결될 수 있는 배터리 팩("슬레이브"장치)이 있다. 적어도, 배터리 팩은 배터리에 수용된 에너지 양의 정보를 캠코더에 전달하기 위하여 휴대용 전자장치와 통신할 수 있어야 한다.
통신구조는 가능한 한 적은 연결요소로 구성되는 것이 좋다. 최근에, 가장 많이 사용되는 구조의 하나는 호스트장치와 슬레이브장치에 3개의 와이어가 연결되는 시스템관리(SM)버스이다. 이들 장치와 구성요소는 하나의 와이어를 통하여 통신이 이루어지는 한편, 클록신호가 제2와이어를 통하여 제공되고, 제3와이어는 접지용으로 사용된다.
최근에 SM버스에 널리 사용되는 프로토콜은 필립스 세미콘덕터(Philips Semiconductor)에서 최초 개발된 인터 인티그레이티드 서키트(I2C)이다. 이 프로토콜은 동기신호를 이용하고 다수의 마스터 구성요소 및 슬레이브 구성요소(다수의 배터리를 포함하며, 시스템이 각 배터리의 여러 조건상태를 모니터한다)에 적용할 수 있는 잇점을 갖는다.
그러나 휴대폰 제조자의 경우에 있어서는 단 두개의 와이어만을 포함하는 통신구조를 이용하는 것을 요구하고 있다. 대부분의 휴대폰 제조회사에 의하여 채택되고 있는 구조/프로토콜은 Dallas Semiconductor, Benchmarq, Unitrode 및 Texas Instrument에서 개발된 "DQ" 시스템이다. 이러한 DQ 시스템은 호스트장치를 다중슬레이브 구성요소에 연결하기 위하여 단일와이어와 접지와이어를 이용한다. 데이터는 하나의 비접지 와이어에서 양방향으로 전송된다. 구조는 라인을 하이상태로 유지하고 데이터가 라인을 풀-다운시켜 전송될 수 있도록 하는 풀-업저항을 포함함으로서 라인의 상태가 각 전송비트에 대하여 업 또는 다운된다.
양방향 단일와이어 버스의 한가지 결점은 다수의 슬레이브 구성요소가 하나의 마스터장치에 연결되는 경우 핸드셰이킹이 복잡하게 되고 호스트장치가 각 슬레이브 구성요소에 독립적으로 신호를 보내야 하는 점이다.
양방향 단일와이어 버스의 다른 결점은 통신의 두 하프채널을 추적하기 위하여 시간도메인 또는 주파수도메인을 이용하여야 하는 점이다. 시스템의 비용을 최소화하기 위한 노력의 일환으로 크루드 타임베이스가 비안정 발진기에 의하여 제공된다. 이러한 크루드 타임베이스는 전기적인 관계와 함께 단일 와이어 버스상에 양방향 통신을 위한 필요기준을 제공한다.
양방향 단일와이어 버스의 또 다른 결점은 통신의 양방향 특성 때문에 슬레이브 구성요소가 데이터 라인을 샘플링하고 호스트로부터의 메시지를 수신할 수 있는 능력을 요구하는 점이다. 따라서 I2C 시스템의 슬레이브 구성요소는 대부분의 경우 슬레이브가 메시지를 수신할 수 있도록 하는 구조를 요구하므로 코스트가 증가하고 슬레이브가 복잡하게 된다.
따라서, 슬레이브 구성요소의 프로세서를 호스트 구성요소의 프로세서에 연결하기 위한 새롭고 개선된 통신구조/프로토콜이 요구된다. 새로운 구조/프로토콜은 싱기 언급된 I2C 및 DQ 시스템에 비하여 간단하고 저렴할 것이다.
본 발명은 두 데이터 프로세서사이의 신호전송을 위한 장치에 관한 것이다. 특히, 본 발명은 호스트 프로세서와 슬레이브 프로세서사이의 데이터교환을 위한 장치에 관한 것이다. 두 프로세서사이의 연결은 단일 데이터라인에 의하여 이루어지고, 통신은 슬레이브 프로세서로부터 호스트 프로세서로 단일방향으로 유도된다.
도 1은 단방향 단선 버스를 통하여 호스트장치에 연결된 슬레이브 구성요소를 포함하는 본 발명에 따른 통신인터페이스의 개요도.
도 2는 도 1의 인터페이스를 이용하기 위한 본 발명에 따른 단방향 통신을 설명하는 시간에 대한 데이터 라인 전압의 그래프.
도 3은 도 1의 호스트장치에 의하여 이용되는 본 발명에 따른 "데이터초기화" 알고리즘을 설명하는 흐름도.
도 4는 도 1의 슬레이브 구성요소에 의하여 이용되는 본 발명에 따른 "송신데이터" 알고리즘을 설명하는 흐름도.
도 5는 도 1의 게스트장치에 의하여 이용되는 본 발명에 따른 "송신데이터" 알고리즘을 설명하는 흐름도.
도 6은 휴대용 전자제품으로 구성되는 호스트장치에 배터리 팩으로 구성되는 슬레이브 구성요소를 연결하는 단방향 단선 버스를 포함하는 본 발명에 따른 통신인터페이스를 설명하는 개요도.
도 7은 호스트장치와의 연속통신을 위하여 다른 유사한 컴퓨터 처리장치에 직렬로 연결될 수 있게 된 본 발명에 따른 컴퓨터 처리장치를 설명하는 개요도.
도 8은 본 발명에 따라서 구성되고 호스트장치와의 연속통신을 위하여 직렬로 연결된 도 7의 다수의 컴퓨터 처리장치를 포함하는 배터리 팩을 설명하는 개요도.
본 발명은 호스트 프로세서에 적어도 하나의 데이터 비트를 전송하기 위한 데이터 통신인터페이스를 제공한다. 이 인터페이스는 단선 데이터 라인과, 데이터 라인에 연결되고 이 데이터 라인의 전압을 변화시키기 위한 풀-다운 회로를 포함하는 슬레이브 프로세서를 포함한다. 슬레이브 프로세서는 데이터 라인으로부터 데이터를 샘플링할 수는 없으나 적어도 하나의 데이터 비트 신호를 보내기 위하여 데이터 라인에 전압이 인가될 때 풀-다운 회로를 이용하여 데이터 라인상의 전압을 변화시키도록 프로그램된다.
본 발명의 한 관점에 따라서, 슬레이브 프로세서는 "0"의 신호를 보내기 위하여 전압이 인가된 데이터 라인에서 전압을 로우로 낮추고 "1'의 신호를 보내기 위하여 전압이 인가된 데이터 라인의 전압을 하이로 높이도록 프로그램된다.
본 발명의 다른 관점에 따라서, 인터페이스는 데이터 라인에 연결된 호스트 프로세서를 포함하고 이 호스트 프로세서는 호스트 프로세서의 요구시 이 데이터 라인의 전압을 변화시키기 위한 풀-다운 회로를 포함한다. 호스트 프로세서는 데이터 라인으로부터 데이터를 샘플링할 수 있고 적어도 하나의 데이터 비트가 슬레이브 프로세서로부터 요구될 때 풀-다운 회로를 이용하여 데이터 라인에 전압을 인가토록 프로그램된다. 또한 호스트 프로세서는 슬레이브 프로세서에 의하여 보내지는 비트의 값을 결정하기 위하여 전압이 인가된 데이터 라인의 전압을 샘플링하도록 프로그램된다.
이후 상세히 설명되는 바와 같이, 본 발명의 통신 구조/프로토콜은 슬레이브로부터 사전에 선택된 정보를 호스트로 통신하기 위하여 최소량의 하드웨어를 이용한다. 통신포맷은 간단하고 연속모니터링을 요구하지 않으므로 호스트와 슬레이브 모두에서 전력소비가 감소되는 바, 이는 휴대전자장치에서 중요한 갓이다. 따라서, 본 발명의 단방향 단선식 통신인터페이스는 휴대폰, 퍼스널 디지털보조장치 및 캠코더와 같은 핸드헬드형 또는 기타 저전력형의 휴대용 전자장치에서는 특히 매력적이다.
본 발명을 첨부도면에 의거하여 보다 상세히 설명하면 다음과 같다.
도 1~도 4에서, 본 발명은 단선의 데이터 라인을 통하여 슬레이브 프로세서로부터 호스트 프로세서에 적어도 하나의 데이터 비트를 전송하기 위한 방법을 제공한다. 이 방법은 데이터 라인으로부터 데이터를 샘플링하지 못하는 슬레이브 프로세서를 제공하는 단계를 포함한다. 또한 이 방법은 적어도 하나의 데이터 비트가 슬레이브 프로세서로부터 요구될 때 호스트 프로세서를 이용하여 데이터 라인에 전압을 인가하는 단계, 슬레이브 프로세서를 이용하여 전압이 인가된 데이터 라인의 전압을 변화시키는 단계와, 슬레이브 프로세서에 의하여 전송된 비트의 값을 결정하기 위하여 호스트 프로세서를 이용하여 전압이 인가된 데이터 라인의 전압을 샘플링하는 단계를 포함한다.
요구된 데이터 비트가 슬레이브 프로세서에 의하여 보내졌을 때, 호스트 프로세서는 데이터 라인에 전압을 인가하지 않는다. 호스트에 의하여 라인에 전압이 인가된 후 사전에 선택된 시간까지 슬레이브 프로세서는 데이터 비트를 보내기 위하여 전압이 인가된 데이터 라인상의 전압을 변화시키기 시작하지 않아 호스트가 전체 데이터 신호를 수신할 수 있도록 준비되는 것이 좋다.
도 2에서 보인 바와 같이, 호스트 프로세서는 데이터 라인을 하이 논리레벨로 높이므로서 데이터 라인에 전압을 인가한다. 그리고 슬레이브 프로세서는 "0"의 신호를 보내기 위하여 전압이 인가된 데이터 라인의 전압을 로우로 풀-다운시키고 "1"의 신호를 보내기 위하여 전압이 인가된 데이터 라인의 전압을 하이로 상승시킨다. 통신방법은 모듈의 배터리로부터 전하전송이 최소가 되도록 설계되는 것이 좋다. 따라서, 슬레이브 프로세서는 데이터 라인에 전류를 보내지 않고 다만 전류를 떨어뜨릴 뿐이다.
도 1에서 보인 바와 같이, 컴퓨터 처리장치(CPU)를 갖는 호스트장치는 호스트 프로세서를 포함한다. 또한 CPU는 데이터 라인의 전압을 변화시키기 위하여 호스트 프로세서에 의하여 제어되는 풀-다운 저항을 포함한다. 슬레이브 구성요소는 슬레이브 프로세서를 포함하고 또한 데이터 라인의 전압을 변화시키기 위한 초고임피던스의 풀-다운 저항을 포함하는 CPU를 갖는다(초고임피던스의 풀-다운 저항은 단순히 플로팅 노드의 위험을 피하기 위하여 슬레이브 구성요소에 사용된다). 도시된 바와 같이, 또한 이 시스템은 장치와 구성요소사이에 연결되는 파워 라인과 접지라인을 포함한다. 이들 모든 라인은 슬레이브 구성요소와 호스트 구성요소사이에 연결가능하게 분할되어 필요시 이들 라인이 다시 연결됨으로서 슬레이브가 호스트에 접속될 수 있다(예를 들어 배터리 팩이 휴대폰에 접속된다).
도 3은 도 1의 호스트 프로세서에 의하여 이용되는 본 발명에 따른 "데이터 초기화" 알고리즘을 보인 반면에, 도 4는 도 1의 슬레이브 구성요소에 의하여 이용되는 본 발명에 따른 "송신데이터" 알고리즘을 보이고 있다. 도 4의 "송신데이터" 알고리즘에 의하여, 슬레이브 프로세서는 호스트 프로세서가 데이터 라인에 전압을 인가할 때 호스트 프로세서에 의하여 기상될 때까지는 작용치 않는다.
도 5는 도 1의 게스트장치에 의하여 이용되는 본 발명에 따른 다른 "송신데이터" 알고리즘을 보이고 있다. 다른 알고리즘을 이용함으로서, 슬레이브 프로세서는 호스트에 의하여 데이터 라인에 전압이 인가되지 않은 경우에도 사전에 선택된 시간에 간단히 데이터를 보낼 수 있다.
도 6에서, 배터리 팩으로 구성되는 슬레이브 구성요소가 도 1의 슬레이브 CPU를 포함하는 것으로 도시되어 있다. 슬레이브 CPU에 부가하여, 배터리 팩은 배터리, 배터리의 여러 특성을 측정하고 이러한 측정값을 나타내는 아날로그 신호를 발생하기 위한 적어도 하나의 측정장치와, 측정값을 나타내는 아날로그 신호를 적어도 하나의 데이터 비트로 변환하기 위한 아날로그-디지털 변환기를 포함한다. 슬레이브 CPU는 변환기에 연결되고 변환기로부터 적어도 하나의 데이터 비트를 수신하고 데이터 라인에 전압이 인가될 때까지 적어도 하나의 데이터 비트를 저장하기 위한 메모리(도시하지 않았음)를 포함한다.
도 6에서 보인 바와 같이, 배터리 팩의 적어도 하나의 측정장치는 전압레벨, 전류, 온도와, 전류사용량을 측정하기 위한 수단으로 구성된다. 또한 도시한 바와 같이, 배터리 팩은 도 1의 호스트 CPU를 포함하는 휴대용 제품(예를 들어, 휴대폰)에 연결가능하다.
도 7에서, 다른 슬레이브 CPU는 시그널-인 라인, 데이터-아웃 라인과, 시그널-아웃 라인을 포함한다. 또한 이 슬레이브 CPU는 시그널-아웃 라인의 전압을 변화시키기 위한 풀-다운 회로를 포함하는 프로세서를 포함한다. 이 프로세서는 시그널-인 라인과 데이터-아웃 라인에 연결되고 시그널-인 라인의 전압이 변화될 때 데이터-아웃 라인을 통하여 적어도 하나의 데이터 비트를 전송토록 프로그램된다. 또한 프로세서는 데이터 라인을 통하여 적어도 하나의 데이터 비트를 전송하는 것을 완료하였을 때 시그널-아웃 라인의 전압을 변화시키도록 프로그램된다.
도 7의 슬레이브 CPU는 호스트장치와의 연속적인 통신을 위하여 다른 슬레이브 구성요소와 직렬로 연결될 수 있게 되어 있다. 도 8은 본 발명에 따라서 구성되고 호스트장치와의 연속적인 통신을 위하여 직렬로 함께 연결된 도 7의 다수의 슬레이브 구성요소를 포함하는 배터리 팩을 보이고 있다. 각 슬레이브 구성요소는 배터리에 연결된다. 비록 도시하지는 않았으나, 각 슬레이브 구성요소는 배터리의 여러 특성을 측정하기 위한 적어도 하나의 측정장치와, 측정장치에 의하여 발생된 아날로그 신호를 디지털 신호로 변환하기 위한 아날로그-디지털 변환기를 포함한다.
도시한 바와 같이, 슬레이브 CPU의 시그널-인 라인과 시그널-아웃 라인은 직렬로 연결된다. 또한 조립체는 프로세서를 갖는 조립체 CPU, 호스트 구성요소(도시하지 않았음)에 연결하기 위한 단선 데이터 라인, 슬레이브 구성요소의 각 데이터-아웃 라인으로부터 신호를 수신할 수 있도록 구성된 정보라인과, 연결된 제1 슬레이브 구성요소의 시그널-인 라인에 연결된 명령라인을 포함한다.
조립체 프로세서는 조립체 데이터 라인에 연결되고 데이터 라인에 연결된 호스트에 보내기 위하여 데이터 라인의 전압을 변화시키기 위한 제1 풀-다운 회로를 포함한다. 또한 프로세서는 명령라인에 연결되고 이 명령라인의 전압을 변화시키기 위한 제2의 풀-다운 회로를 포함한다. 또한 프로세서는 정보라인에 연결된다.
프로세서는 데이터 라인에 전압을 한가하여 제1 슬레이브 CPU에 정보를 보낼 때 제1 풀-다운 회로를 이용하여 명령라인의 전압을 변화시키도록 프로그램된다. 또한 조립체 프로세서는 슬리이브 구성요소로부터의 적어도 하나의 데이터 비트가 슬레이브 구성요소의 식별(즉, 제1 슬레이브, 제2 슬레이브...) 및 특정 슬레이브 구성요소의 적어도 하나의 데이터 비트(즉, 슬레이브의 각 배터리에 대한 정보)를 포함하는 정보를 데이터 라인상에 보내기 위하여 정보라인상에 수신될 때 제1 풀-다운 회로를 이용하여 데이터 라인의 전압을 변화시키도록 프로그램된다.
이와 같이, 호스트가 조립체의 데이터 라인에 전압을 인가할 때, 조립체 프로세서는 정보라인을 통하여 조립체 CPU에 제1 배터리에 관한 정보를 보내도록 제1 슬레이브 CPU에 지시하기 위하여 명령라인의 전압을 풀 다운시킨다. 그리고 조립체 프로세서는 도 2의 프로토콜을 이용하여 데이터 라인을 통해 배터리의 수와 정보를 호스트에 보낸다.
제2, 제3 및 제4 슬레이브는 연속적으로 조립체 CPU에 이들의 배터리 정보를 보고하고 조립체 CPU는 호스트에 배터리 식별자와 배터리 정보를 보고한다. 또한 최종 슬레이브 CPU(특정 실시형태에서 제2 슬레이브)의 시그널-아웃 라인이 조립체 프로세서의 정보 라인에 연결된다. 최종 슬레이브가 조립체 CPU에 대한 정보보고를 완료하였을 때, 최종 슬레이브는 조립체에 최종 슬레이브가 슬레이브의 시그널-아웃 라인과 조립체 CPU의 정보 라인을 통하여 보고하였음을 알린다. 조립체 CPU는 호스트에 조립체의 슬레이브들이 보고되었음을 알린다.
슬레이브 CPU의 시그널-인 및 시그널-아웃 라인은 전압레벨 시프터를 통하여 연결되고 데이터-아웃 라인은 옵토아이솔레이터를 통하여 조립체 CPU의 정보 라인에 연결되는 것이 좋다. 아울러, 슬레이브의 시그널-아웃 라인과 조립체 CPU의 정보 라인이 함께 옵토아이솔레이터를 통하여 연결된다.
이와 같이, 본 발명은 호스트 프로세서와 슬레이브 프로세서사이에 단일 데이터 와이어를 연결하는 것을 포함하는 새롭고 개선된 통신구조와 프로토콜을 제공한다. 이러한 방식으로, 호스트 프로세서(휴대폰, PDA, 또는 캠코더와 같은 휴대용전자제품일 수 있다)는 정전압을 데이터 라인에 결합하기 위한 스위치를 내장한다.슬레이브 프로세서(배터리를 모니터하기 위하여 배터리 팩에 내장될 수 있다)는 데이터 라인을 따라 단방향으로만 사전에 결정된 프로토콜을 이용하여 일정한 속도로 데이터를 보낸다.
따라서, 호스트 프로세서가 정보를 필요로 할 때 호스트가 데이터 라인에 전압을 인가하고 슬레이브 프로세서가 호스트에 정보를 보낼 수 있다. 슬레이브 프로세서로부터의 데이터 전송이 완료되었을 때 또는 전송이 완료되기 전이라도(즉, 호스트 프로세서의 판단으로), 호스트 프로세서는 데이터 라인으로부터 전압원을 제거함으로서 데이터 라인의 전압레벨이 로우로 낮아지도록 한다. 슬레이브는 데이터 라인에 전압이 인가될 때 작동되어 데이터만을 송신하도록 프로그램되거나 데이터 라인의 상태에 관계없이 연속적으로 데이터를 송신할 수 있다.
본 발명에 따른 다수의 슬레이브 프로세서를 포함하는 장치에 있어서는 호스트 프로세서에 의한 각 슬레이브의 호출이 연속적이고 주기적으로 수행된다. 한 실시형태(도시하지 않았음)에서는 각 슬레이브가 호스트로의 전송을 위한 요구된 정보로 실시간 연속하여 업데이트될 수 있는 시프트 레지스터와 같은 저장장치를 포함할 수 있다. 그리고, 호스트에 의하여 작동될 때, 슬레이브는 호스트에 가장 최근에 업데이트된 정보를 제공한다. 다른 실시형태(도시하지 않았음)는 주기적이고 간헐적인 지연시간을 통하여 다수의 배터리를 모니터하기 위한 시스템, 또는 슬레이브가 호출되는 것을 결정하기 위한 유선 OR 논리장치로 구성될 수 있다.다양한 중재방식, 또는 논리장치가 다른 슬레이브가 단일 데이터 와이어를 이용하는지의 여부를 결정토록 사용될 수 있다.
본 발명의 기술분야에 전문가라면 상기 언급된 실시형태가 단순히 설명을 위한 것임을 이해할 것이다. 이들 실시형태는 본 발명 개념의 범위를 보여주는데 도움이 될 것이나 이들 실시형태가본 발명의 새로운 개념내에서 충분한 변화까지도 배척하는 것은 아니다. 따라서, 본 발명의 범위는 청구범위로서 제한된다.

Claims (20)

  1. 슬레이브 프로세서로부터 호스트 프로세서로 적어도 하나의 데이터 비트를 보내기 위한 통신방법에 있어서, 이 방법이 데이터 라인으로부터 데이터를 샘플링하지 못하는 슬레이브 프로세서를 제공하는 단계, 적어도 하나의 데이터 비트가 슬레이브 프로세서로부터 요구될 때 호스트 프로세서를 이용하여 데이터 라인에 전압을 인가하는 단계, 슬레이브 프로세서를 이용하여 전압이 인가된 데이터 라인의 전압을 변화시키는 단계와, 슬레이브 프로세서에 의하여 보내진 비트의 값을 결정하기 위하여 호스트 프로세서를 이용하여 전압이 인가된 데이터 라인의 전압을 샘플링하는 단계로 구성됨을 특징으로 하는 데이터의 통신방법.
  2. 제1항에 있어서, 요구된 데이터 비트가 슬레이브 프로세서에 의하여 보내졌을 때 데이터 라인에 대한 전압의 인가를 중단하는 단계를 포함함을 특징으로 하는 방법.
  3. 제1항에 있어서, 사전에 선택된 시간이 경과된 후에만 슬레이브 프로세서가 전압이 인가된 데이터 라인의 전압을 변화시킴을 특징으로 하는 방법.
  4. 제1항에 있어서, 슬레이브 프로세서가 "0" 신호를 보내기 위하여 전압이 인가되 데이터 라인의 전압을 로우로 낮춤을 특징으로 하는 방법.
  5. 제1항에 있어서, 슬레이브 프로세서가 "1" 신호를 보내기 위하여 전압이 인가되 데이터 라인의 전압을 하이로 높임을 특징으로 하는 방법.
  6. 제1항에 있어서, 호스트 프로세서가 데이터 라인을 하이 논리레벨로 높여 데이터 라인에 전압을 인가함을 특징으로 하는 방법.
  7. 호스트 프로세서에 적어도 하나의 데이터 비트를 전송하기 위한 테이터 통신인터페이스 있어서, 이 인터페이스가 단선 데이터 라인과, 데이터 라인에 연결되고 요구시 데이터 라인의 전압을 변화시키기 위한 풀-다운 회로를 포함하며 데이터 라인으로부터 데이터를 샘플링하지 못하는 슬레이브 프로세서로 구성되고, 슬레이브 프로세서가 적어도 하나의 데이터 비트를 보내기 위하여 데이터 라인에 전압이 인가될 때 풀-다운 회로를 이용하여 데이터 라인의 전압을 변화시키도록 프로그램됨을 특징으로 하는 데이터 통신인터페이스.
  8. 제7항에 있어서, 슬레이브 프로세서가 클록을 포함하고 사전에 선택된 시간이 경과된 후에만 전압이 인가된 데이터 라인의 전압을 변화시키도록 프로그램됨을 특징으로 하는 인터페이스.
  9. 제7항에 있어서, 슬레이브 프로세서가 "0" 신호를 보내기 위하여 전압이 인가되 데이터 라인의 전압을 로우로 낮춤을 특징으로 하는 인터페이스.
  10. 제7항에 있어서, 슬레이브 프로세서가 "1" 신호를 보내기 위하여 전압이 인가되 데이터 라인의 전압을 하이로 높임을 특징으로 하는 인터페이스.
  11. 제7항에 있어서, 데이터 라인에 연결되고 요구시 데이터 라인의 전압을 변화시키기 위한 풀-다운 회로를 포함하며 데이터 라인으로부터 데이터를 샘플링할 수 있는 호스트 프로세서를 포함하고, 적어도 하나의 데이터 비트가 슬레이브 프로세서로부터 요구될 때 풀-다운 회로를 이용하여 데이터 라인에 전압을 인가하고 슬레이브 프로세서에 의하여 보내진 비트의 값을 결정하도록 전압이 인가된 데이터 라인의 전압을 샘플링하도록 프로그램됨을 특징으로 하는 인터페이스.
  12. 제11항에 있어서, 호스트 프로세서가 데이터 라인을 하이 논리레벨로 높여 데이터 라인에 전압을 인가함을 특징으로 하는 인터페이스.
  13. 제7항에 따른 인터페이스를 포함하는 배터리 팩에 있어서, 배터리, 배터리의 다양한 특성을 측정하고 측정값을 나타내는 아날로그 신호를 발생하기 위한 적어도 하나의 측정장치와, 측정값을 나타내는 아날로그 신호를 적어도 하나의 데이터 비트로 변환시키기 위하여 측정장치에 연결된 아날로그-디지털 변환기로 구성되고, 슬레이브 프로세서가 아날로그-디지털 변환기에 연결되며 변환기로부터 적어도 하나의 데이터 비트를 수신하여 데이터 라인에 전압이 인가될 때까지 적어도 하나의 데이터 비트를 저장하기 위한 메모리를 포함함을 특징으로 하는 배터리 팩.
  14. 호스트장치에 적어도 하나의 데이터 비트를 전송하기 위한 슬레이브 구성요소에 있어서, 이 슬레이브 구성요소가 시그널-인 라인, 데이터-아웃 라인,시그널-아웃 라인과, 시그널-인 라인과 데이터-아웃 라인에 연결되고 시그널-아웃 라인의 전압을 변화시키기 위한 풀-다운 회로를 포함하는 프로세서로 구성되고, 프로세서가 시그널-인 라인의 전압이 변화될 때 데이터-아웃 라인을 통하여 적어도 하나의 데이터 비트를 전송하고 데이터-아웃 라인을 통하여 적어도 하나의 데이터 비트를 전송한 후 시그널-아웃 라인의 전압을 변화시키도록 프로그램됨을 특징으로 하는 데이터전송용 슬레이브 구성요소.
  15. 제14항에 따른 인터페이스를 포함하는 배터리 팩에 있어서, 이 배터리 팩이 배터리의 다양한 특성을 측정하고 측정값을 나타내는 아날로그 신호를 발생하기 위한 적어도 하나의 측정장치와, 측정값을 나타내는 아날로그 신호를 적어도 하나의 데이터 비트로 변환시키기 위하여 측정장치에 연결된 아날로그-디지털 변환기로 구성되고, 프로세서가 아날로그-디지털 변환기에 연결되며 변환기로부터 적어도 하나의 데이터 비트를 수신하여 데이터 라인에 전압이 인가될 때까지 적어도 하나의 데이터 비트를 저장하기 위한 메모리를 포함함을 특징으로 하는 배터리 팩.
  16. 제15항에 있어서, 배터리를 포함함을 특징으로 하는 배터리 팩.
  17. 제14항에 따른 다수의 슬레이브 구성요소를 포함하는 조립체에 있어서, 슬레이브 구성요소가 시그널-인 및 시그널-아웃 라인을 통하여 직렬로 연결되고, 조립체가 호스트 구성요소에 연결하기 위한 단선 데이터 라인, 슬레이브 구성요소의 각 데이터-아웃 라인으로부터 적어도 하나의 데이터 비트를 수신하도록 배열된 정보라인, 연결된 슬레이브 구성요소중 제1의 슬레이브 구성요소의 시그널-인 라인에 연결된 명령라인과, 데이터 라인에 연결되고 데이터 라인의 전압을 변화시키기 위한 제1 풀-다운 회로를 포함하는 프로세서로 구성되는 조립체 인터페이스를 포함하고, 프로세서가 데이터 라인으로부터의 데이터를 샘플링하지 못하며, 프로세서가 정보라인에 연결되고 명령라인에 연결되며 명렬라인의 전압을 변화시키기 위한 제2의 풀-다운 회로를 포함하며, 프로세서가 데이터 라인에 전압이 인가될 때 제2 풀-다운 회로를 이용하여 명령라인의 전압을 변화시키고 데이터 라인을 통하여 슬레이브 구성요소의 식별과 특정 슬레이브 구성요소의 적어도 하나의 데이터 비트를 포함하는 정보를 보내기 위하여 슬레이브 프로세서의 하나로부터의 적어도 하나의 데이터 비트가 정보라인에 수신될 때제1 풀-다운 회로를 이용하여 데이터 라인의 전압을 변화시키도록 프로그램됨을 특징으로 하는 다수의 슬레이브 구성요소를 포함하는 조립체.
  18. 제17항에 있어서, 슬레이브 구성요소가 전압레벨 시프터를 통하여 직렬로 연결됨을 특징으로 하는 조립체.
  19. 제17항에 있어서, 슬레이브 구성요소의 데이터-아웃 라인이 옵토아이솔레이터에 의하여 조립체 프로세서의 정보라인에 연결됨을 특징으로 하는 조립체.
  20. 제17항에 있어서, 최종 슬레이브 구성요소의 시그널-아웃 라인이 조립체 프로세서의 정보라인에 연결됨을 특징으로 하는 조립체.
KR1020027003245A 1999-10-28 2000-10-27 단방향 단선식 통신인터페이스 KR20020033794A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16194099P 1999-10-28 1999-10-28
US60/161,940 1999-10-28
PCT/US2000/029726 WO2001031801A1 (en) 1999-10-28 2000-10-27 One way single-wire communication interface

Publications (1)

Publication Number Publication Date
KR20020033794A true KR20020033794A (ko) 2002-05-07

Family

ID=22583467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027003245A KR20020033794A (ko) 1999-10-28 2000-10-27 단방향 단선식 통신인터페이스

Country Status (8)

Country Link
EP (1) EP1230741A4 (ko)
JP (1) JP2003513504A (ko)
KR (1) KR20020033794A (ko)
CN (1) CN1382326A (ko)
AU (1) AU1350901A (ko)
MX (1) MXPA02002334A (ko)
TW (1) TW531985B (ko)
WO (1) WO2001031801A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867397B1 (ko) * 2006-07-11 2008-11-06 후지쯔 마이크로일렉트로닉스 가부시키가이샤 커먼 클록 방식에서의 클록 신호 제어 방법 및 집적 회로장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235545B2 (en) * 2012-08-03 2016-01-12 Microsoft Technology Licensing, Llc Single wire concurrent bi-directional communication for PSU
US20140143588A1 (en) * 2012-11-21 2014-05-22 Nokia Corporation Instant Communication Error Indication From Slave
CN102968082B (zh) * 2012-11-21 2014-10-01 成都金亚科技股份有限公司 用于单片机单线通讯的实现方法
CN106201973B (zh) * 2016-06-30 2020-08-11 珠海智融科技有限公司 一种单线串行通信接口的方法与系统
CN108872830A (zh) * 2018-06-07 2018-11-23 苏州纳芯微电子股份有限公司 一种用于传感器调理芯片的单线测试方法
TWI705335B (zh) * 2018-10-15 2020-09-21 新唐科技股份有限公司 積體電路、匯流排系統以及其控制方法
CN112003817B (zh) * 2020-06-30 2021-10-15 上海美仁半导体有限公司 一种信号转换方法、芯片以及家用电器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023778A (en) * 1990-03-23 1991-06-11 General Motors Corporation Interprocessor communication method
US5396639A (en) * 1991-09-16 1995-03-07 Rohm Co., Ltd. One chip microcomputer having programmable I/O terminals programmed according to data stored in nonvolatile memory
JP3406444B2 (ja) * 1995-01-10 2003-05-12 富士通株式会社 データ転送システムのバス制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867397B1 (ko) * 2006-07-11 2008-11-06 후지쯔 마이크로일렉트로닉스 가부시키가이샤 커먼 클록 방식에서의 클록 신호 제어 방법 및 집적 회로장치

Also Published As

Publication number Publication date
TW531985B (en) 2003-05-11
CN1382326A (zh) 2002-11-27
WO2001031801A1 (en) 2001-05-03
AU1350901A (en) 2001-05-08
EP1230741A1 (en) 2002-08-14
JP2003513504A (ja) 2003-04-08
MXPA02002334A (es) 2002-07-30
EP1230741A4 (en) 2006-04-26

Similar Documents

Publication Publication Date Title
US6697897B1 (en) Data communication interface between host and slave processors
US7036031B2 (en) Electronic device and its power control method
US10677827B2 (en) Charging systems with direct charging port support and extended capabilities
US9310868B2 (en) Charging a provider/consumer with a dead battery via USB power delivery
CN101208903B (zh) 用于通过通信链路供电的系统中的分级引擎
JP4949816B2 (ja) 双方向通信回路、双方向通信システム及び双方向通信回路の通信方法
CN102648459B (zh) 用于连接自动化设备与计算机的通信转换器以及用于控制该通信转换器的方法
CN1509041B (zh) 用于以太网连接协议的方法与设备
CN102726032A (zh) 用于串行及并行通信的混合接口
WO2014021619A2 (ko) 멀티노드 무선전력전송 시스템의 무선 충전 방법
KR20020033794A (ko) 단방향 단선식 통신인터페이스
WO2005003983A1 (en) Mobile telephone adapter
CN107360005A (zh) 一种受电端设备及受电方法
CN213124991U (zh) 用于Type-C接口充电适配器的拓展器和扩展坞
US20070099466A1 (en) Information processing apparatus and electronic device system
CN114661646A (zh) 串口转接控制电路
JP2003235182A (ja) 電源供給遠隔管理システムおよび同方式
US20050053019A1 (en) Serial data interface system and method using a selectively accessed tone pattern generator
US20040028074A1 (en) Physical layer device with line state encoding
WO2001031844A3 (en) Dual mode data communication for monitoring and diagnostics of remote assets
CN212231476U (zh) 单线供电及半双工通信总线电路
JP2007097058A (ja) 双方向バスアイソレーション装置
CN207937993U (zh) 一种usb集线器
TWI670951B (zh) 基於乙太網路供電的供電骨幹裝置及供電骨幹系統
JP2548962Y2 (ja) 回線切り換え装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid