KR20020031075A - 시드층 보완조 - Google Patents

시드층 보완조 Download PDF

Info

Publication number
KR20020031075A
KR20020031075A KR1020010064675A KR20010064675A KR20020031075A KR 20020031075 A KR20020031075 A KR 20020031075A KR 1020010064675 A KR1020010064675 A KR 1020010064675A KR 20010064675 A KR20010064675 A KR 20010064675A KR 20020031075 A KR20020031075 A KR 20020031075A
Authority
KR
South Korea
Prior art keywords
copper
present
amount
copper ions
seed layer
Prior art date
Application number
KR1020010064675A
Other languages
English (en)
Inventor
메릭스데이비드
모리세이데니스
베이에스마틴더블유.
리페브레마크
셸넛제임스지.
스토조한도널드이.
Original Assignee
마티네즈 길러모
쉬플리 캄파니, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마티네즈 길러모, 쉬플리 캄파니, 엘.엘.씨. filed Critical 마티네즈 길러모
Publication of KR20020031075A publication Critical patent/KR20020031075A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

전자 디바이스의 제조동안 후속한 금속화전에 시드층(seed layer)을 보완하는 방법이 개시된다.

Description

시드층 보완조{Seed layer repair bath}
본 발명은 일반적으로 후속한 금속화용 시드층(seed layer) 분야에 관한 것이다. 특히, 본 발명은 금속화전에 시드층을 보완하는 방법에 관한 것이다.
보다 소형의 마이크로일렉트로닉 디바이스(microelectronic device), 예를 들어 서브-마이크론의 기하구조(geometry)를 가진 디바이스에 대한 추세에 따라 보다 더 고밀도(density)를 처리하기 위한 다중 금속화층을 가진 디바이스가 출현하게 되었다. 반도체 웨이퍼상에, 배선(wiring)으로도 또한 지칭되는 금속선을 형성하기 위해 통상 사용되는 한 금속은 알루미늄이다. 알루미늄은 비교적 저렴하고, 저저항도를 가지며, 에칭이 비교적 용이하다는 장점이 있다. 알루미늄은 또한 다른 금속층을 연결하도록 바이어(via)내에 상호접속부(interconnection)를 형성하는데 사용되어 왔다. 그러나, 바이어/접촉홀(contact hole)의 크기가 서브-마이크론 영역으로 축소되므로서, 스텝 커버리지(step coverage) 문제가 나타나며, 이에 따라 알루미늄을 사용하여 서로 다른 금속층 사이에 상호접속부를 형성할 때 신뢰성 문제를 야기할 수 있다. 이러한 열악한 스텝 커버리지는 높은 전류 밀도를 초래하며 전기이동(electromigration)을 증가시킨다.
바이어내에 개선된 상호접속 경로를 제공하는 수단중 하나는 금속층용으로 알루미늄을 사용함과 동시에 텅스텐과 같은 금속을 사용하여 완전히 충전된 플러그 (plug)를 형성하는 것이다. 그러나, 텅스텐 공정은 고가이며 복잡하고, 텅스텐은 고저항도를 가지며, 텅스텐 플러그는 보이드(void)에 민감하고 배선층과 불량한 인터페이스(interface)를 형성한다.
구리는 상호접속 금속화를 위한 대체 물질로서 제안되어 왔다. 구리는 텅스텐과 비교하여 개선된 전기 특성을 나타내고 알루미늄 보다 양호한 전기이동 특성 및 낮은 저항도를 갖는 장점이 있다. 구리에 대한 단점은 알루미늄과 텅스텐에 비해 에칭이 보다 어려우며 이산화실리콘과 같은 유전층으로 이동하려는 경향이 있다는 것이다. 이러한 이동을 방지하기 위해, 장벽층(barrier layer), 예를 들어 질화티탄, 질화탄탈륨 등이 구리층의 침착전에 사용되어야 한다.
금속층을 도포하기 위한 대표적인 기술, 예를 들어 전기화학적 침착만이 유일하게 구리를 전기 전도층에 도포하는데 적합하다. 따라서, 하도층의 전도성 시드층, 전형적으로는 구리와 같은 금속 시드층이 일반적으로 구리의 전기화학적 침착전에 기판에 도포된다. 이러한 시드층은 다양한 방법, 예를 들어 물리증착법 ("PVD") 및 화학증착법("CVD")에 의해 도포될 수 있다. 전형적으로, 시드층은 다른 금속층에 비해 얇으며, 예를 들어 그 두께는 50 내지 1,500 옹스트롬이다.
미국특허 제 5,824,599호(Schacham-Diamand et al.)에서는 웨이퍼 상의 장벽층 위에 촉매 구리층을 진공하에 구조적으로(conformally) 블랭킷(blanket) 침착시킨 다음, 진공 상태를 중단하지 않고, 촉매 구리층 위에 보호 알루미늄층을 침착시킴으로써 구리 시드층의 표면상에 산화물 형성을 방지하는 방법을 개시하고 있다. 이와 같이 구리층을 진공하에 블랭킷 침착시키는 것은 상업적으로 이용되는 상기 과정을 대표한다.
PCT 특허출원 제 WO 99/47731호(Chen)에서는 처음에 초박판 시드층을 증착시키고 이어서 초박판 시드층을 전기화학적으로 보강시켜 최종 시드층을 형성함으로써 시드층을 제공하는 방법을 개시하고 있다. 구리 시드층은 알칼리성 전해조를 이용하여 보강된다. 이 특허출원에 따라, 상기 2 단계 공정은 불연속부, 즉, 시드층의 커버리지가 불완전하거나 부족한 시드층 영역이 감소된 시드층을 제공한다. 그러나, 시드층을 보강시키기 위해 이 방법을 이용하는 사람은 통상의 산성 전해질 도금조를 사용하기 전에 시드층을 린스하고 중화시켜야 할 것이다. 또한, 산 전기도금조와 병행하여 이러한 알칼리성 보강법을 이용하는 제조자는 도금 기구상의 도금 헤드 수를 두배로 늘려야 하거나 생산량이 감소될 것이다.
유럽특허출원 제 EP 952 242 A1호(Landau 등)는 작은 함몰 피처(feature)의 보이드를 갖지 않는 충전을 위해 산 함량이 낮고(≤0.4M) 구리 함량이 높은 (>0.8M) 전기도금조를 개시하였다. 그러나, 시드층의 보완에 대해서는 기재하지 않았다.
따라서, 특히 작은 기하구조, 예를 들면 0.5 마이크론 이하의 디바이스에 사용하기 위한 불연속부 및 산화부를 갖는 시드층의 보완 방법이 여전히 요망된다.
놀랍게도, 본 발명에 이르러 후속한 금속화전에 불연속부를 실질적으로 갖지않는 시드층을 제공함으로써 산성 전기도금액을 사용하여 구리 시드층을 보완할 수 있음이 밝혀졌다.
한 측면으로, 본 발명은 기판상에 배치된 금속 시드층을 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금조와 접촉시키는 단계를 포함하여 기판상에 배치된 불연속부를 실질적으로 갖지 않는 금속 시드층을 제공하는 방법을 제공한다.
제 2 측면으로, 본 발명은 기판상에 배치된 금속 시드층을 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금조와 접촉시키는 단계를 포함하여 전자 디바이스를 제조하는 방법을 제공한다.
제 3 측면으로, 본 발명은 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금조를 제공한다.
제 4 측면으로, 본 발명은 하나이상의 어퍼쳐(aperture)를 함유하며, 각 어퍼쳐가 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금 조성물로부터 수득된 시드층 침착물을 함유하는 전자 디바이스 기판을 포함하는 제품을 제공한다.
제 5 측면으로, 본 발명은 반도체 웨이퍼를 회전 폴리싱 패드(polishing pad)와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 특징으로 하는 화학적 기계적 평탄화 공정을 이용하여 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금 조성물로부터 수득된 시드층 침착물을 갖는 하나이상의 어퍼쳐를 함유하는 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법을 제공한다.
명세서 전반에 걸쳐 사용된, 다음 약어는 본문에서 명백하게 달리 제시되지 않는한 다음 의미를 가질 것이다: nm= 나노미터; g/ℓ= 1리터당 그램; ㎛= 마이크론= 마이크로미터; ASF= 1 제곱피트당 암페어; M= 몰; 및 ppm= 1백만당 부.
명세서 전반에 걸쳐 사용된 "피처"는 기판상의 기하구조, 예를 들어 트렌치 및 바이어를 의미하나 이들에 한정되지 않는다. "어퍼쳐"는 함몰된 피처, 예를 들어 바이어 및 트렌치를 의미한다. 용어 "작은 피처"란 크기가 1 마이크론 이하인 피처를 의미한다. "매우 작은 피처"는 크기가 1/2 마이크론 이하인 피처를 의미한다. 마찬가지로, "작은 어퍼쳐"는 크기가 1 마이크론 이하인 어퍼쳐를 의미하고 "매우 작은 어퍼쳐"는 크기가 1/2 마이크론 이하인 어퍼쳐를 의미한다. 명세서 전반에 걸쳐 사용된, 용어 "도금"이란 본문에서 명백히 달리 제시되지 않는다면, 금속 전기도금을 의미한다. "침착" 및 "도금"은 명세서 전반에 걸쳐 상호 혼용하여 사용된다. 용어 "촉진제"란 도금 속도를 증가시키는 화합물을 의미한다. 용어 "억제제"란 도금 속도를 억제하는 화합물을 의미한다. "할라이드"는 플루오라이드, 클로라이드, 브로마이드 및 요오다이드를 의미한다.
모든 퍼센트와 비율은 달리 제시되지 않는 한 중량 기준이다. 모든 범위는 포괄적이고 조합될 수 있다.
본 발명은 실질적으로 불연속부 또는 보이드를 갖지 않는 시드층, 특히 구리또는 구리 합금 시드층을 제공할 수 있는 특정의 희석 전기도금조를 제공한다. 본 발명의 전기도금조는 전자 디바이스, 및 특히 직접회로를 제조하는데 사용할 때 특히 적합하다.
본 발명의 전기도금액은 일반적으로 하나이상의 구리 이온 공급원 및 산성 전해질을 포함한다. 본 발명의 전기도금액은 임의로 하나 이상의 첨가제, 예를 들어 할라이드, 촉진제 또는 증백제(brightener), 억제제, 평탄화제, 그레인 리파이너(grain refiner), 습윤제, 계면활성제 등을 함유할 수 있다.
각종 구리염이 대상으로 하는 시드층 보완 전기도금액에 구리 이온의 공급원으로 사용될 수 있다. 적합한 구리염으로는 황산구리, 아세트산 구리, 구리 플루오로보레이트 및 질산제2구리가 포함되지만, 이들로만 한정되지 않는다. 황산구리 오수화물이 특히 적합하다. 본 발명의 전기도금조는 통상적인 구리 전기도금조와 비교하여 높은 희석비로 조작된다. 따라서, 본 발명의 전기도금조에서 구리 이온은 약 10 g/ℓ이하 및 바람직하게는 8 g/ℓ이하의 양으로 존재한다. 특히 적합한 시드층 전기도금조는 약 1 내지 약 6 g/ℓ의 구리 이온을 함유하는 것이다.
시드층 보완 전기도금조는 또한 특정량의 다른 합금 원소, 예를 들어 주석, 아연 등을 함유할 수 있으나, 이들에 한정되지 않는다. 따라서, 본 발명에 유용한 구리 전기도금조는 구리 또는 구리 합금을 침착시킬 수 있다.
본 발명의 도금조는 하나이상의 산을 포함할 수 있는 산성 전해질을 사용한다. 바람직한 전해질은 두 개의 산 또는 세 개의 산, 및 더욱 바람직하게는 두 개의 산을 포함하다. 적합한 산은 무기 또는 유기산이다. 따라서, 하나보다 많은 산이 본 발명의 시드층 보완 전기도금조에 사용된 경우, 2 이상의 산은 2 이상의 무기산, 2 이상의 유기산, 또는 무기산과 유기산의 혼합물일 수 있다. 적합한 무기산은 황산, 인산, 질산, 할로겐화수소산, 설팜산, 플루오로붕산 등을 포함하나, 이들에 한정되지 않는다. 적합한 유기산은 메탄설폰산과 같은 알킬설폰산, 페닐설폰산 및 톨릴설폰산과 같은 아릴 설폰산, 포름산, 아세트산 및 프로피온산과 같은 카복실산, 트리플루오로메틸설폰산 및 할로아세트산과 같은 할로겐화산 등을 포함하나, 이들에 한정되지 않는다. 특히 적합한 유기산은 (C1-C10)알킬설폰산을 포함한다. 특히 적합한 산의 배합물은 하나이상의 무기산과 하나이상의 유기산 또는 2 이상의 유기산의 혼합물을 포함한다.
적합한 산의 혼합물은 황산/메탄설폰산, 플루오로붕산/트리플루오로메탄설폰산, 황산/메탄설폰산/페닐설폰산, 질산/황산/메탄설폰산, 메탄설폰산/에탄설폰산/페닐설폰산, 메탄설폰산/에탄설폰산, 메탄설폰산/에탄설폰산/황산, 황산/아세트산/메탄설폰산, 황산/메탄설폰산/프로피온산, 트리클로로아세트산/황산, 트리클로로아세트산/황산/메탄설폰산, 트리클로로아세트산/황산/페닐설폰산 등을 포함하지만 이들로 한정되지 않는다.
전형적으로 2 이상의 산은 임의 비율로 존재할 수 있다. 예를 들어, 두 개의 산이 사용된 경우, 이들은 99:1 내지 1:99의 임의 비율로 존재한다. 바람직하게, 두 개의 산은 90:10 내지 10:90, 더욱 바람직하게는 80:20 내지 20:80, 보다 특히 바람직하게는 75:25 내지 25:75, 보다 더 특히 바람직하게는 60:40 내지 40:60의 비율로 존재한다. 세 개 이상의 산이 사용된 경우, 이들 산은 임의의 비율로 사용될 수 있다. 본 발명의 전해질에서 2 이상의 산은 할라이드 이온 공급원으로서 통상 사용되는 소량(전형적으로 100 ㎎/ℓ미만)의 할로겐화수소산을 포함하고자 하지 않는다.
본 발명의 시드층 보완조는 고희석비로 조작되기 때문에, 이러한 조에 사용된 부가 산의 총양은 통상적인 구리 전기도금조에 사용된 것보다 더 적다. 따라서, 전해질은 0 내지 약 70 g/ℓ, 및 바람직하게는 약 10 내지 약 70 g/ℓ의 부가 산을 함유할 수 있다. 두 개의 무기산이 사용된 경우, 각각의 산은 적어도 약 0.5 g/ℓ, 바람직하게는 적어도 약 1 g/ℓ, 및 더욱 바람직하게는 적어도 약 2 g/ℓ의 양으로 존재하는 것이 바람직하다. 당업자들은 금속 이온 공급원으로서 금속 설페이트를 사용하여 부가 산없이 산성 전해질을 수득할 수 있음을 이해할 것이다. 따라서, 금속 설페이트가 사용된 경우, 2 이상의 산을 갖는 전해질을 제공하기 위하여 오직 하나의 추가적인 산만이 첨가될 필요가 있다. 할로겐화수소가 사용될 경우, 이것은 바람직하게는 50 ㎎/ℓ를 초과하는 양, 더욱 바람직하게는 100 ㎎/ℓ이상의 양, 보다 바람직하게는 200 ㎎/ℓ이상의 양, 및 보다 더 바람직하게는 500 ㎎/ℓ 이상의 양으로 사용된다.
특정의 응용예를 위해, 부가된 산의 총양이 소량인 것이 유리할 수 있다. "소량의 산"이란 전해질중 부가된 산의 총양이 약 0.4M 미만, 바람직하게는 약 0.3M 미만, 및 더욱 바람직하게는 약 0.2M 미만임을 의미한다.
본 발명의 전해질은 임의로 하나이상의 할라이드를 함유할 수 있고, 바람직하게는 적어도 하나의 할라이드를 함유한다. 클로라이드 및 브로마이드가 바람직한 할라이드이며, 클로라이드가 더욱 바람직하다. 넓은 농도 범위의 할라이드 이온(할라이드 이온이 사용된 경우), 예를 들어 도금액중 약 0(할라이드 이온이 사용되지 않은 경우) 내지 100 ppm, 더욱 바람직하게는 약 25 내지 약 75 ppm의 할라이드 이온이 적절히 사용될 수 있다. 이러한 할라이드는 상응하는 할로겐화수소 또는 적합한 염으로서 첨가될 수 있다.
공지된 증백제를 포함하여 다양한 증백제(또는 촉진제)가 본 발명의 전기전기도금 조성물에 사용될 수 있다. 대표적인 증백제는 하나이상의 황 원자를 함유하며, 전형적으로는 질소 원자는 함유하지 않고 분자량이 약 1000 또는 그 미만이다. 설파이드 및/또는 설폰산 그룹을 갖는 증백제 화합물, 특히 식 R'-S-R-SO3X의 그룹을 포함하는 화합물이 일반적으로 바람직하다(여기에서, R 은 임의로 치환된 알킬(사이클로알킬 포함), 임의로 치환된 헤테로알킬, 임의로 치환된 아릴 그룹, 또는 임의로 치환된 헤테로알리사이클릭이고; X는 소듐 또는 포타슘과 같은 카운터 이온이며; R'는 수소 또는 화학 결합(즉 -S-R-SO3X 또는 보다 큰 화합물의 치환체)이다). 전형적으로 알킬 그룹은 1 내지 약 16개의 탄소를 가질 것이며, 보다 전형적으로는 1 내지 약 8 또는 12개의 탄소를 가질 것이다. 헤테로알킬 그룹은 사슬중에 하나이상의 헤테로(N, O 또는 S) 원자를 가질 것이며, 바람직하게는 1 내지 약 16개의 탄소, 보다 전형적으로는 1 내지 약 8 또는 12개의 탄소를 가질 것이다. 카보사이클릭 아릴 그룹은 대표적인 아릴 그룹, 예를 들어 페닐 및 나프틸이다. 헤테로방향족 그룹은 또한 적합한 아릴 그룹일 것이며, 전형적으로는 1 내지 약 3개의 N, O 또는 S 원자와 1 내지 3개의 별도 또는 융합 환을 함유하며, 예를 들어 쿠마리닐, 퀴놀리닐, 피리딜, 피라지닐, 피리미딜, 푸릴, 피롤릴, 티에닐, 티아졸릴, 옥사졸릴, 옥시디졸릴, 트리아졸, 이미다졸릴, 인돌릴, 벤조푸라닐, 벤조티아졸 등을 포함한다. 헤테로알리사이클릭 그룹은 전형적으로 1 내지 3개의 N, O 또는 S원자와 1 내지 3개의 별도 또는 융합 환을 가질 것이며, 예를 들어 테트라하이드로푸라닐, 티에닐, 테트라하이드로피라닐, 피페리디닐, 모르폴리노, 피롤리디닐 등을 포함한다. 치환된 알킬, 헤테로알킬, 아릴 또는 헤테로알리사이클릭 그룹의 치환체는 예를 들어 C1-8알콕시; C1-8알킬; 할로겐, 특히, F, Cl 및 Br; 시아노, 니트로 등을 포함한다.
보다 구체적으로, 유용한 증백제는 하기 식의 화합물을 포함한다:
XO3S-R-SH
XO3S-R-S-S-R-SO3X 및
XO3S-Ar-S-S-Ar-SO3X
상기 식에서,
R 은 임의로 치환된 알킬 그룹이며, 바람직하게는 1 내지 6개의 탄소원자를 갖는 알킬 그룹이고, 보다 바람직하게는 1 내지 4개의 탄소원자를 갖는 알킬 그룹이며;
Ar 은 임의로 치환된 아릴 그룹, 예를 들면 임의로 치환된 페닐 또는 나프틸이고;
X 는 소듐 또는 포타슘과 같은 적합한 카운터 이온이다.
일부 구체적인 적합한 증백제로는 예를 들어 N,N-디메틸-디티오카밤산-(3-설포프로필)에스테르; 3-머캅토-프로필설폰산-(3-설포프로필)에스테르; 3-머캅토-프로필설폰산 (소듐염); 3-머캅토-1-프로판 설폰산과의 카본산-디티오-o-에틸에스테르-s-에스테르(포타슘염); 비스설포프로필 디설파이드; 3-(벤즈티아졸릴-s-티오)프로필 설폰산(소듐염); 피리디늄 프로필 설포베타인; 1-소듐-3-머캅토프로판-1-설포네이트; 미국특허 제 3,778,357호에 기재된 설포알킬 설파이드 화합물; 디알킬 아미노-티옥스-메틸-티오알칸설폰산의 퍼옥사이드 산화 생성물; 및 이들의 배합물이 포함된다. 추가의 적합한 증백제가 또한 미국특허 제 3,770,598호, 4,374,709호, 4,376,685호, 4,555,315호 및 4,673,469호에 기재되어 있으며, 이들은 모두 본 발명에 참고로 포함된다. 본 발명의 도금 조성물에 사용하기에 특히 바람직한 증백제는 N,N-디메틸-디티오카밤산-(3-설포프로필)에스테르 및 비스-소듐-설포노프로필 -디설파이드이다.
전기도금조에 존재하는 이러한 촉진제의 양은 약 0.1 내지 약 1000 ppm이다. 바람직하게, 촉진제 화합물은 약 0.5 내지 약 300 ppm, 더욱 바람직하게는 약 1 내지 약 100 ppm, 및 더욱 더 바람직하게는 약 2 내지 약 50 ppm의 양으로 존재한다.
본 발명의 조성물에 유용한 억제제는 바람직하게는 헤테로원자 치환체, 특히 산소 결합을 갖는 폴리머 물질이다. 일반적으로 바람직한 억제제는 일반적으로 하기 화학식의 화합물과 같은 고분자량 폴리에테르이다:
R-O-(CXYCX'Y'O)nH
상기 식에서,
R 은 약 2 내지 20 개의 탄소원자를 함유하는 아릴 또는 알킬 그룹이며;
X, Y, X' 및 Y'는 각각 독립적으로 수소; 알킬, 바람직하게는 메틸, 에틸 또는 프로필; 페닐과 같은 아릴; 벤질과 같은 아르알킬이며, 바람직하게 X, Y, X' 및 Y' 중 하나 이상은 수소이고;
n은 5 내지 100,000의 정수이다.
바람직하게는, R 은 에틸렌이고 n 은 12,000 보다 크다.
전기도금조에 존재하는 이러한 억제제의 양은 약 0.1 내지 약 1000 ppm의 범위이다. 바람직하게, 억제제 화합물은 약 0.5 내지 약 500 ppm, 더욱 바람직하게는 약 1 내지 약 200 ppm의 양으로 존재한다.
계면활성제가 임의로 전기도금조에 첨가될 수 있다. 이러한 계면활성제는 전형적으로 조의 중량을 기준으로 하여 약 1 내지 10,000 ppm, 더욱 바람직하게는 약 5 내지 10,000 ppm의 농도 범위로 구리 전기도금액에 첨가된다. 본 발명의 도금 조성물에 특히 적합한 계면활성제는 폴리에틸렌 글리콜 코폴리머를 포함한 상업적으로 입수가능한 폴리에틸렌 글리콜 코폴리머이다. 이러한 폴리머는 예를 들어 BASF(TETRONIC 및 PLURONIC의 상품명으로 BASF사에 시판)로부터 구입할 수 있으며, Chemax제 코폴리머이다.
평탄화제가 임의로 본 발명의 전기도금조에 첨가될 수 있다. 본 발명의 전기도금조에 하나이상의 평탄화제 성분을 사용하는 것이 바람직하다. 이러한 평탄화제는 약 0.01 내지 약 50 ppm의 양으로 사용될 수 있다. 적합한 평탄화제의 예가 미국특허 제 3,770,598호, 4,374,709호, 4,376,685호, 4,555,315호 및 4,673,459호에 기술되어 있고 제시되어 있다. 일반적으로, 유용한 평탄화제는 R-N-R'를 갖는 화합물과 같은 치환된 아미노 그룹을 함유하는 화합물을 포함하며, 여기에서 R 및 R'는 각각 독립적으로 치환되거나 비치환된 알킬 그룹 또는 치환되거나 비치환된 아릴 그룹이다. 전형적으로, 알킬 그룹은 1 내지 6 개의 탄소 원자, 보다 전형적으로는 1 내지 4 개의 탄소 원자를 갖는다. 적합한 아릴 그룹은 치환되거나 비치환된 페닐 또는 나프틸을 포함한다. 치환된 알킬 및 아릴 그룹의 치환체는 예를 들어 알킬, 할로 및 알콕시일 수 있다.
보다 구체적으로, 적합한 평탄화제는 예를 들어 1-(2-하이드록시에틸)-2-이미다졸리딘티온; 4-머캅토피리딘; 2-머캅토티아졸린; 에틸렌 티오우레아; 티오우레아; 알킬화 폴리알킬렌이민; 미국특허 제 3,956,084호에 기재된 페나조늄 화합물; N-헤테로방향족 환 함유 폴리머; 사급 아크릴 폴리머 아민; 폴리비닐 카바메이트; 피롤리돈; 및 이미다졸을 포함하지만, 이들로 한정되지 않는다. 특히 바람직한 평탄화제는 1-(2-하이드록시에틸)-2-이미다졸리딘티온이다.
본 발명의 시드층 전기도금조는 통상적인 구리 전기도금조를 구리 이온 및 총 산의 양을 상기 언급된 범위로 제공하기에 충분한 물로 적절히 희석하여 직접 제조할 수 있다. 본 발명의 전기도금조는 유리하게는 구리 또는 구리 합금 시드층을 처리 또는 보완하여 불연속부가 실질적으로 없는 시드층을 제공하기 위해 사용된다. 본 발명의 전기도금조의 낮은 산 함량은 일정량 산화된 시드층에 사용하기에 적합한다. 저(low) 내지 중간(moderate) 정도 산화된 시드층의 경우, 본 발명의 시드층 보완 전기도금조는 상기 산화된 시드층의 적어도 일부분을 제거 또는 보완하는 추가의 장점을 제공한다. 본 발명이 실질적으로 불연속부를 갖지 않고 시드층 산화가 실질적으로 없는 시드층을 제공하는 것이 바람직하다.
본 발명의 구리 전기도금 조성물은 통상적인 보다 농축된 구리 전기도금조와 유사한 방식으로 적절히 사용된다. 본 발명의 도금조는 바람직하게는 실온 미만에서 실온 이상, 예를 들어 65 ℃ 이하 및 그 이상의 넓은 온도 범위에서 사용된다. 도금 조성물은 바람직하게는 사용동안 공기 살포기(air sparger), 가공품 교반(work piece agitation), 함침(impingement) 또는 다른 적합한 방법에 의해 교반된다. 도금은 바람직하게는 기판 특성에 따라 1 내지 40 ASF의 전류범위에서 수행된다. 도금 시간은 가공품의 곤란성에 따라 약 2 분 내지 1 시간 또는 그 이상일 수 있다.
상기에서 설명한 바와 같이, 각종 기판이 본 발명의 조성물로 도금될 수 있다. 본 발명의 조성물은 곤란한 가공품, 예를 들어 소직경, 고종횡비의 마이크로바이어 및 기타 어퍼쳐를 가진 회로보드 기판을 도금하는데 특히 유용하다. 본 발명의 도금 조성물은 또한 집적 회로 디바이스, 예를 들면 성형 반도체 디바이스 등을 도금하는데 특히 유용할 것이다. 본 발명의 조성물은 고종횡비의 마이크로바이어와 트렌치, 예를 들면 4:1 또는 그 이상의 종횡비를 갖는 마이크로바이어와 트렌치를 도금하는데 특히 적합하다.
상기에서 설명한 바와 같이, 약 200 nm 또는 그 보다 작은 직경을 갖는 적어도 4:1의 종횡비가 본 발명의 도금액을 사용하여 결함 없이(예, 이온 빔 조사에 의해 보이드 또는 인클루젼(inclusion)이 없음) 효과적으로 구리 도금되었다. 150 nm 이하, 또는 심지어 약 100 nm 이하의 직경, 및 5:1, 6:1, 7:1, 10:1 또는 그 이상, 및 심지어 약 15:1 이하 또는 그 이상의 종횡비를 가진 어퍼쳐가 본 발명의 도금액을 사용하여 효과적으로 도금될 수 있다(이온 빔 조사에 의해 보이드 또는 인클루젼이 없음). 본 발명은 0.18 ㎛ 및 그 보다 작은 어퍼쳐를 갖는 기판상의 시드층을 보완하는데 특히 적합하다.
따라서, 본 발명은 기판상에 배치된 금속 시드층을 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금조와 접촉시키는 단계를 포함하여 기판상에 배치된 불연속부를 실질적으로 갖지 않는 금속 시드층을 제공하는 방법을 제공한다. 이론적 결부없이, 본 발명의 전기도금조는 실질적으로 수평 방식으로 구리를 침적시키며, 따라서 시드층내 불연속부 또는 보이드가 우선적으로 충전 또는 보완되어 구리가 어퍼쳐내에 침적된다. 즉, 본 발명은 실질적으로 어퍼쳐의 바닥상단(buttom-up) 충전(또는 과충전 (superfill))을 제공하지 않는디.
각종 기판이 본 발명에 따른 구리로 도금될 수 있다. 전자 디바이스의 제조에 사용되는 기판, 예를 들어 직접 회로, 인쇄 배선판 내부층 및 외부층, 가요성 회로 등의 제조에 사용되는 웨이퍼가 특히 적합하다. 기판이 웨이퍼인 것이 바람직하다.
본 발명은 또한 기판상에 배치된 금속 시드층을 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금조와 접촉시키는 단계를 포함하여 전자 디바이스를 제조하는 방법을 제공한다.
따라서, 본 발명은 또한 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금 조성물로부터 수득된 시드층 침착물을 갖는 하나이상의 어퍼쳐를 함유하는 전자 디바이스 기판을 제공한다.
시드층이 본 발명에 따라 보완되면 이어서 금속화를 수행하여 어퍼쳐를 충전하거나 실질적으로 충전시킨다. 본 발명에 따른 처리후, 기판, 예를 들어 웨이퍼를 금속화조와 직접 접촉시킬 수 있다. 본 발명의 시드층 보완 처리와 후속한 금속화조와의 접촉 사이 린스 단계는 임의적이며, 바람직하지는 않다. 이론적 결부없이, 본 발명의 희석 전기도금조와 접촉후, 어퍼쳐는 저 산 용액으로 보호되어 시드층 보완조로부터 통상적인 산 구리 전기도금조로 직접 이송될 수 있을 것으로 판단된다.
본 발명에 따른 시드층 보완 처리후, 기판을 통상적인 금속화조, 예를 들어 산 구리조와 접촉시켜 어퍼쳐를 충전하거나 실질적으로 충전시킨다. 이러한 통상적인 금속화조는 당업자들에게 잘 알려져 있으며 일반적으로 본 발명의 전기도금조 보다 농축된 형태이다. 이러한 통상적인 산 구리조에서, 구리 이온은 전형적으로 14 내지 21 g/ℓ의 양으로 존재하며, 부가된 산의 총양은 약 150 내지 200 g/ℓ 또는 그 이상이다. 이러한 금속화조는 임의로 상기 언급된 바와 같은 하나이상의 추가 성분을 함유할 수 있다. 금속화, 즉 어퍼쳐의 충전후, 웨이퍼의 경우, 기판은 바람직하게는 화학적-기계적 평탄화("CMP")된다. CMP 과정은 본 발명에 따라 다음과 같이 수행된다.
이동형 폴리싱(polishing) 패드의 표면에 대해 웨이퍼를 밀어 붙히는 웨이퍼 캐리어(carrier)에 웨이퍼를 마운팅한다. 폴리싱 패드는 통상적인 매끄러운 폴리싱 패드 또는 홈이 파진(grooved) 폴리싱 패드일 수 있다. 홈이 파진 폴리싱 패드의 예가 미국특허 제 5,177,908호; 5,020,283호; 5,297,364호; 5,216,843호; 5,329,734호; 5,435,772호; 5,394,655호; 5,650,039호; 5,489,233호; 5,578,362호; 5,900,164호; 5,609,719호; 5,628,862호; 5,769,699호; 5,690,540호; 5,778,481호; 5,645,469호; 5,725,420호; 5,842,910호; 5,873,772호; 5,921,855호; 5,888,121호; 5,984,769호 및 유럽특허 제 806267호에 기재되어 있다. 폴리싱 패드는 폴리싱 패드를 회전시킬 수 있는 통상적인 플래튼(platen)상에 위치될 수 있다. 폴리싱 패드는 접착제, 예를 들어 양면에 접착제를 가진 양면 테이프를 포함하나, 이들에 한정되지 않는 지지(holding) 수단에 의해 플래튼상에서 고정시킬 수 있다.
폴리싱 용액 또는 슬러리를 폴리싱 패드상에 공급한다. 웨이퍼 캐리어를 폴리싱 패드상의 서로 다른 위치에 위치시킬 수 있다. 웨이퍼를 웨이퍼 홀더, 진공 또는 유체 텐셔닝(tensioning)(물이 예시되나 이에 한정되지 않는 유체로서 이에 한정되지는 않음)이 예시되나 이들에 한정되지 않는 적합한 지지 수단으로 일정 위치에 고정시킬 수 있다. 지지 수단이 진공에 의한 것이라면, 웨이퍼 캐리어에 연결되어 있는 홀로우 샤프트(hollow shaft)가 바람직하다. 또한, 홀로우 샤프트는 공기 또는 불활성 가스가 예시되나 이들에 한정되지 않는 가스압을 조절하거나 진공을 이용하여 웨이퍼를 초기에 고정하는데 사용될 수 있다. 가스 또는 진공은 홀로우 샤프트로부터 캐리어로 유동할 것이다. 가스는 원하는 외형을 위해 웨이퍼를 폴리싱 패드에 대해 밀착시킬 수 있다. 진공은 우선 웨이퍼를 웨이퍼 캐리어의 일정 위치에 고정시킬 수 있다. 일단 웨이퍼가 폴리싱 패드의 상단에 위치하면 진공이 제거될 수 있으며 가스압이 투입되어 폴리싱 패드에 대해 웨이퍼를 밀어내게 할 수 있다. 그후 과량 또는 원치 않는 구리가 제거된다. 플래튼과 웨이퍼 캐리어는 별개로 회전될 수 있다. 따라서, 웨이퍼를 같거나 서로 다른 속도에서 폴리싱 패드와 동일한 방향으로 회전시키거나 웨이퍼를 폴리싱 패드와 반대 방향으로 회전시킬 수 있다.
따라서, 본 발명은 반도체 웨이퍼를 회전 폴리싱 패드와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 포함(여기서 반도체 웨이퍼는 적어도 하나의 가용성 구리염 및 2 이상의 산을 포함하는 전해질을 포함하는 구리 전기도금 조성물에 의해 미리 전기도금된다)하는 화학적 기계적 평탄화 방법을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법을 제공한다.
또한, 반도체 웨이퍼를 회전 폴리싱 패드와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 특징으로 하는 화학 기계적 평탄화 공정을 이용하여 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금 조성물로부터 수득된 시드층 침착물을 갖는 하나이상의 어퍼쳐를 함유하는 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법을 제공한다.
본 발명이 구리 전기도금조에 관련하여 설명되었지만, 당업자는 본 발명의 희석 전기도금조가 다양한 도금조, 예를 들면 주석, 주석 합금, 니켈, 니켈-합금 등과 함께 사용될 수 있음을 이해할 것이다.
상기에서 설명한 바와 같이, 각종 기판이 본 발명의 조성물로 도금될 수 있다. 본 발명의 조성물은 곤란한 가공품, 예를 들어 소직경, 고종횡비의 마이크로바이어 및 기타 어퍼쳐를 가진 회로보드 기판을 도금하는데 특히 유용하다. 본 발명의 도금 조성물은 또한 집적 회로 디바이스, 예를 들면 성형 반도체 디바이스 등을 도금하는데 특히 유용할 것이다. 본 발명의 조성물은 고종횡비의 마이크로바이어와 트렌치, 예를 들면 4:1 또는 그 이상의 종횡비를 갖는 마이크로바이어와 트렌치를 도금하는데 특히 적합하다.

Claims (22)

  1. 기판상에 배치된 금속 시드층을 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금조와 접촉시키는 단계를 포함하는 것을 특징으로 하여, 기판상에 배치된 실질적으로 불연속부를 갖지 않는 금속 시드층을 제공하는 방법.
  2. 제 1 항에 있어서, 구리 이온이 8 g/ℓ이하의 양으로 존재하는 방법.
  3. 제 1 항에 있어서, 구리 이온이 1 내지 6 g/ℓ의 양으로 존재하는 방법.
  4. 제 1 항에 있어서, 구리 이온 공급원이 황산구리, 아세트산 구리, 구리 플루오로보레이트 및 질산제2구리중에서 선택되는 방법.
  5. 제 1 항에 있어서, 전해질이 산성인 방법.
  6. 제 5 항에 있어서, 부가된 산의 양이 70 g/ℓ이하인 방법.
  7. 제 5 항에 있어서, 부가된 산의 양이 10 내지 70 g/ℓ인 방법.
  8. 기판상에 배치된 금속 시드층을 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금조와 접촉시키는 단계를 포함하는 것을 특징으로 하여 전자 디바이스(electronic device)를 제조하는 방법.
  9. 제 8 항에 있어서, 구리 이온이 8 g/ℓ이하의 양으로 존재하는 방법.
  10. 제 8 항에 있어서, 구리 이온이 1 내지 6 g/ℓ의 양으로 존재하는 방법.
  11. 제 8 항에 있어서, 구리 이온 공급원이 황산구리, 아세트산 구리, 구리 플루오로보레이트 및 질산제2구리중에서 선택되는 방법.
  12. 제 8 항에 있어서, 전해질이 산성인 방법.
  13. 제 12 항에 있어서, 부가된 산의 양이 70 g/ℓ이하인 방법.
  14. 제 12 항에 있어서, 부가된 산의 양이 10 내지 70 g/ℓ인 방법.
  15. 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금조.
  16. 제 15 항에 있어서, 구리 이온이 1 내지 6 g/ℓ의 양으로 존재하는 전기도금조.
  17. 제 15 항에 있어서, 구리 이온 공급원이 황산구리, 아세트산 구리, 구리 플루오로보레이트 및 질산제2구리중에서 선택되는 전기도금조.
  18. 제 15 항에 있어서, 전해질이 산성인 전기도금조.
  19. 제 18 항에 있어서, 부가된 산의 양이 70 g/ℓ이하인 전기도금조.
  20. 제 18 항에 있어서, 부가된 산의 양이 10 내지 70 g/ℓ인 전기도금조.
  21. 하나이상의 어퍼쳐(aperture)를 함유하고, 각 어퍼쳐가 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금 조성물로부터 수득된 시드층 침착물을 함유하는 전자 디바이스 기판을 포함하는 제품.
  22. 반도체 웨이퍼를 회전 폴리싱 패드(polishing pad)와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 포함하는 화학적 기계적 평탄화 공정을 이용하여, 하나이상의 구리 이온 공급원 및 전해질을 포함하며 구리 이온이 10 g/ℓ이하의 양으로 존재하는 전기도금 조성물로부터 수득된 시드층 침착물을 함유하는 하나이상의 어퍼쳐를 갖는 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법.
KR1020010064675A 2000-10-20 2001-10-19 시드층 보완조 KR20020031075A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24223400P 2000-10-20 2000-10-20
US60/242,234 2000-10-20

Publications (1)

Publication Number Publication Date
KR20020031075A true KR20020031075A (ko) 2002-04-26

Family

ID=22913979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010064675A KR20020031075A (ko) 2000-10-20 2001-10-19 시드층 보완조

Country Status (4)

Country Link
US (1) US6660153B2 (ko)
EP (1) EP1199383A3 (ko)
JP (1) JP2002294483A (ko)
KR (1) KR20020031075A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660154B2 (en) 2000-10-25 2003-12-09 Shipley Company, L.L.C. Seed layer
US6797146B2 (en) * 2000-11-02 2004-09-28 Shipley Company, L.L.C. Seed layer repair
US7316772B2 (en) * 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US8002962B2 (en) 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
US6676823B1 (en) * 2002-03-18 2004-01-13 Taskem, Inc. High speed acid copper plating
US6858124B2 (en) * 2002-12-16 2005-02-22 3M Innovative Properties Company Methods for polishing and/or cleaning copper interconnects and/or film and compositions therefor
US7429401B2 (en) 2003-05-23 2008-09-30 The United States of America as represented by the Secretary of Commerce, the National Insitiute of Standards & Technology Superconformal metal deposition using derivatized substrates
CN1326216C (zh) * 2003-12-30 2007-07-11 中芯国际集成电路制造(上海)有限公司 一种避免漩涡效应缺陷的方法
TWI400365B (zh) * 2004-11-12 2013-07-01 Enthone 微電子裝置上的銅電沈積
TWI341554B (en) * 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
US7905994B2 (en) 2007-10-03 2011-03-15 Moses Lake Industries, Inc. Substrate holder and electroplating system
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US9714474B2 (en) 2010-04-06 2017-07-25 Tel Nexx, Inc. Seed layer deposition in microscale features
WO2012150736A1 (ko) * 2011-05-03 2012-11-08 주식회사 디지아이 레이저 직접 구조화용 조성물 및 이를 이용한 레이저 직접 구조화 방법
KR102041646B1 (ko) * 2014-05-13 2019-11-07 삼성전기주식회사 전극 구조체

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3841979A (en) * 1971-08-20 1974-10-15 M & T Chemicals Inc Method of preparing surfaces for electroplating
US4897165A (en) * 1988-08-23 1990-01-30 Shipley Company Inc. Electroplating composition and process for plating through holes in printed circuit boards
US5051154A (en) * 1988-08-23 1991-09-24 Shipley Company Inc. Additive for acid-copper electroplating baths to increase throwing power
US5004525A (en) * 1988-08-23 1991-04-02 Shipley Company Inc. Copper electroplating composition
US5328589A (en) * 1992-12-23 1994-07-12 Enthone-Omi, Inc. Functional fluid additives for acid copper electroplating baths
TWI223678B (en) * 1998-03-20 2004-11-11 Semitool Inc Process for applying a metal structure to a workpiece, the treated workpiece and a solution for electroplating copper
EP1118696A4 (en) * 1998-09-03 2007-10-17 Ebara Corp METHOD AND DEVICE FOR COATING SUBSTRATES
EP1111096A3 (en) * 1999-12-15 2004-02-11 Shipley Company LLC Seed layer repair method
US6354916B1 (en) * 2000-02-11 2002-03-12 Nu Tool Inc. Modified plating solution for plating and planarization and process utilizing same
DE60123189T2 (de) * 2000-10-13 2007-10-11 Shipley Co., L.L.C., Marlborough Keimschichtreparatur und Elektroplattierungsbad

Also Published As

Publication number Publication date
JP2002294483A (ja) 2002-10-09
EP1199383A2 (en) 2002-04-24
US6660153B2 (en) 2003-12-09
EP1199383A3 (en) 2004-02-11
US20020088713A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
KR100852636B1 (ko) 시드 보충 및 전기도금조
US6679983B2 (en) Method of electrodepositing copper
KR100514251B1 (ko) 전해 구리 도금액
KR101089618B1 (ko) 전기도금조
KR100971267B1 (ko) 전해질
KR20020031075A (ko) 시드층 보완조
US20060183328A1 (en) Electrolytic copper plating solutions
EP1201790B1 (en) Seed layer
US6649038B2 (en) Electroplating method
EP1477588A1 (en) Copper Electroplating composition for wafers
US20020074242A1 (en) Seed layer recovery
US6797146B2 (en) Seed layer repair
US20020090484A1 (en) Plating bath
KR20020032347A (ko) 시드층
US20020079232A1 (en) Seed layer deposition
KR20020031074A (ko) 도금조

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid