KR20020022418A - Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type - Google Patents

Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type Download PDF

Info

Publication number
KR20020022418A
KR20020022418A KR1020000055197A KR20000055197A KR20020022418A KR 20020022418 A KR20020022418 A KR 20020022418A KR 1020000055197 A KR1020000055197 A KR 1020000055197A KR 20000055197 A KR20000055197 A KR 20000055197A KR 20020022418 A KR20020022418 A KR 20020022418A
Authority
KR
South Korea
Prior art keywords
liquid crystal
diode
crystal cell
scan
voltage
Prior art date
Application number
KR1020000055197A
Other languages
Korean (ko)
Other versions
KR100346389B1 (en
Inventor
조성호
문수영
양선희
Original Assignee
김순택
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김순택, 삼성에스디아이 주식회사 filed Critical 김순택
Priority to KR1020000055197A priority Critical patent/KR100346389B1/en
Publication of KR20020022418A publication Critical patent/KR20020022418A/en
Application granted granted Critical
Publication of KR100346389B1 publication Critical patent/KR100346389B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A drive circuit of a liquid crystal cell in an active matrix type LCD is provided to stabilize a displaying state under an unstable drive voltage by using the drive circuit of the liquid crystal cell. CONSTITUTION: The first electrode of a liquid crystal cell(LC) is connected with a ground. Each anode of the first diode(Da1) and the second diode(Da2) is connected with scanning lines(SLma) of positive polarity. Each cathode of the third diode(Db1) and the fourth diode(Db2) is connected with scanning lines(SLmb) of negative polarity. A cathode of the first diode(Da1) and an anode of the third diode(Db1) are connected with corresponding data lines(DLn). A cathode of the second diode(Da2) and an anode of the fourth diode(Db2) are connected with the second electrode opposite to the first electrode of the liquid crystal cell(LC).

Description

능동 행렬형 액정 표시 패널에서의 액정 셀의 구동 회로{Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type}Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type

본 발명은, 액정 셀의 구동 회로에 관한 것으로서, 보다 상세하게는, 능동 행렬형 액정 표시 패널에 구비되어 상응하는 액정 셀을 구동하기 위한 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit of a liquid crystal cell, and more particularly, to a circuit provided in an active matrix liquid crystal display panel for driving a corresponding liquid crystal cell.

도 1을 참조하면, 일반적인 능동 행렬형 액정 표시 장치(1)는 액정 표시 패널(11)과 그 구동 장치를 포함한다.Referring to FIG. 1, a general active matrix liquid crystal display device 1 includes a liquid crystal display panel 11 and a driving device thereof.

액정 표시 패널(11)에는, 데이터 구동부(12)로부터의 데이터 라인들(DL1, ..., DLn)과 주사 구동부(132)로부터의 주사 라인들(SL1a, ..., SLmb)이 배열되고, 이 라인들 사이에서 액정 셀을 구동하기 위한 셀 구동 회로(D)들이 연결된다. 주사 라인들(SL1a, ..., SLmb)은 정극성 주사 신호를 인가하기 위한 정극성 주사 라인들(SL1a, ..., SLma)과 부극성 주사 신호를 인가하기 위한 부극성 주사 라인들(SL1b, ..., SLmb)로 구분된다.In the liquid crystal display panel 11, data lines DL1 to DLn from the data driver 12 and scan lines SL 1a to SL mb from the scan driver 132 are formed. The cell driving circuits D for driving the liquid crystal cell are connected between these lines. The scan lines SL 1a ,..., And SL mb are the positive scan lines SL 1a ,... SL ma for applying the positive scan signal and the negative polarity for applying the negative scan signal. Scan lines SL 1b ,..., SL mb are divided.

구동 장치는 데이터 구동부(12), 변조신호 발생부(131) 및 주사 구동부(132)를 포함한다. 이 구동 장치에는 호스트 예를 들어, 노트북 컴퓨터로부터 데이터 신호(DATA), 시프트클럭 신호(SCK), 프레임 신호(FLM) 및 래치클럭 신호(LCK)가 입력된다. 데이터 구동부(12)에서는 입력된 데이터 신호(DATA)를 시프트클럭 신호(SCK)에 따라 각 데이터 라인(DL1, ..., DLn)에 대기시킨다. 또한, 래치클럭 신호(LCK)에 따라 대기된 데이터 신호(DATA)에 상응하는 데이터 전압을 각 데이터 라인(DL1, ..., DLn)에 인가한다.The driving device includes a data driver 12, a modulated signal generator 131, and a scan driver 132. The data signal DATA, the shift clock signal SCK, the frame signal FLM, and the latch clock signal LCK are input to the drive device from a host, for example, a notebook computer. The data driver 12 waits the input data signal DATA to each of the data lines DL1, ..., DLn in accordance with the shift clock signal SCK. In addition, a data voltage corresponding to the data signal DATA waited according to the latch clock signal LCK is applied to each data line DL1,..., DLn.

프레임 신호(FLM)는 한 프레임의 개시를 가리킨다. 변조신호 발생부(131)에서는 래치클럭 신호(LCK)의 주파수를 분주하여 변조신호를 발생시키며, 발생된 변조신호는 데이터 구동부(12) 및 주사 구동부(132)의 출력 전압의 극성을 제어한다.The frame signal FLM indicates the start of one frame. The modulation signal generator 131 divides the frequency of the latch clock signal LCK to generate a modulation signal, and the generated modulation signal controls the polarities of the output voltages of the data driver 12 and the scan driver 132.

주사 구동부(132)에서는 래치클럭 신호(LCK), 프레임 신호(FLM) 및 변조신호의 제어에 따라 상응하는 주사 전압을 정극성 주사 라인들(SL1a, ..., SLma) 또는 부극성 주사 라인들(SL1b, ..., SLmb)에 순차적으로 인가한다. 이에 따라 상응하는 데이터 전압과 주사 전압에 의하여 선택된 액정 셀의 배열 구조가 변환되면서 빛이 투과되거나 차단된다.In the scan driver 132, corresponding scan voltages are applied to the positive scan lines SL 1a , SL ma , or the negative scan according to the control of the latch clock signal LCK, the frame signal FLM, and the modulation signal. The lines SL 1b , ..., SL mb are sequentially applied. Accordingly, light is transmitted or blocked while the arrangement structure of the selected liquid crystal cell is converted by the corresponding data voltage and the scan voltage.

도 2는 도 1의 장치의 패널 내에 구비되어 단위 액정 셀(LC)을 구동하기 위한 종래의 회로(D)를 보여준다. 도 2의 종래의 셀 구동회로(D)를 참조하면, 상응하는 정극성 주사 라인(SLma)이 제1 다이오드(Da)의 에노드에 연결되고, 제1 다이오드(Da)의 캐소드와 제2 다이오드(Db)의 에노드가 액정 셀(LC)의 제1 전극에 연결된다. 제2 다이오드(Db)의 캐소드는 상응하는 부극성 주사 라인(SLmb)에 연결된다.또한, 액정 셀(LC)의 제1 전극과 대향되는 제2 전극은 상응하는 데이터 라인(DLn)과 직접 연결된다.FIG. 2 shows a conventional circuit D provided in a panel of the device of FIG. 1 for driving a unit liquid crystal cell LC. Referring to the conventional cell driving circuit D of FIG. 2, the corresponding positive scan line SL ma is connected to the anode of the first diode Da, and the cathode and the second of the first diode Da are connected. An anode of the diode Db is connected to the first electrode of the liquid crystal cell LC. The cathode of the second diode Db is connected to the corresponding negative scan line SL mb . Further, the second electrode opposite to the first electrode of the liquid crystal cell LC is directly connected to the corresponding data line DLn. Connected.

이와 같은 종래의 셀 구동회로에 의하면, 액정 셀(LC)의 한 전극이 상응하는 데이터 라인(DLn)과 직접 연결되어 있으므로, 액정 셀(LC)에 인가되는 전압이 데이터 라인(DLn)의 전압에 따라 직접적으로 변한다. 이에 따라, 액정 셀(LC)에 인가되는 전압이 불안정한 경우에 그 상태가 화면상에서 재현되어 불안정한 표시가 수행될 수 있다. 예를 들어, 상응하는 데이터 라인(DLn)의 양극성(+) 또는 음극성(-) 전압이 정상보다 높아지는 경우, 상응하는 주사 라인(SLm)에 주사 전압이 인가되지 않음에도 불구하고 액정 셀(LC)이 선택되어 표시될 수 있다.According to the conventional cell driving circuit, since one electrode of the liquid crystal cell LC is directly connected to the corresponding data line DLn, the voltage applied to the liquid crystal cell LC is equal to the voltage of the data line DLn. Accordingly. Accordingly, when the voltage applied to the liquid crystal cell LC is unstable, the state may be reproduced on the screen to perform unstable display. For example, when the positive (+) or the negative (-) voltage of the corresponding data line DLn is higher than normal, the liquid crystal cell LC despite the fact that no scan voltage is applied to the corresponding scan line SLm. ) May be selected and displayed.

본 발명의 목적은, 능동 행렬형 액정 표시 패널에 구비되어 상응하는 액정 셀을 구동하기 위한 회로에 있어서, 외부로부터의 구동 전압이 불안정한 경우에도 안정된 표시 상태를 유지할 수 있게 하는 구동 회로를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a driving circuit which is provided in an active matrix liquid crystal display panel for driving a corresponding liquid crystal cell so that a stable display state can be maintained even when an external driving voltage is unstable. .

도 1은 일반적인 능동 행렬형 액정 표시 장치를 보여주는 블록도이다.1 is a block diagram illustrating a typical active matrix liquid crystal display.

도 2는 도 1의 장치의 패널 내에 구비되어 단위 액정 셀을 구동하기 위한 종래의 회로를 보여주는 도면이다.FIG. 2 shows a conventional circuit provided in a panel of the device of FIG. 1 for driving a unit liquid crystal cell.

도 3은 도 1의 장치의 패널 내에 구비되어 단위 액정 셀을 구동하기 위한 본 발명의 회로를 보여주는 도면이다.3 is a circuit diagram of the present invention for driving a unit liquid crystal cell provided in a panel of the apparatus of FIG.

도 4는 도 3의 구동 회로에 인가되는 구동 신호들의 타이밍도이다.4 is a timing diagram of driving signals applied to the driving circuit of FIG. 3.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

1...액정표시장치, 11...액정표시패널,1 ... liquid crystal display device, 11 ... liquid crystal display panel,

12...데이터 구동부, 131...변조신호 발생부,12 data driver, 131 modulated signal generator,

132...주사 구동부,132 the scan drive,

SL1a, ..., SLma...정극성 주사 라인들,SL 1a , ..., SL ma ... positive scan lines,

SL1b, ..., SLmb...부극성 주사 라인들,SL 1b , ..., SL mb ... negative scanning lines,

DL1, ..., DLn...데이터 라인, D...셀 구동회로,DL1, ..., DLn ... data line, D ... cell driving circuit,

Da1...제1 다이오드, Da2...제2 다이오드,D a1 ... first diode, D a2 ... second diode,

Db1...제3 다이오드, Db2...제4 다이오드,D b1 ... the third diode, D b2 ... the fourth diode,

LC...액정 셀.LC ... liquid crystal cell.

상기 목적을 이루기 위한 본 발명의 구동 회로는, 능동 행렬형 액정 표시 패널에 구비되어, 외부로부터의 정극성 주사 라인을 통하여 인가되는 정극성 주사 신호, 외부로부터의 부극성 주사 라인을 통하여 인가되는 부극성 주사 신호, 및 외부로부터의 데이터 라인을 통하여 인가되는 교류 데이터 신호에 의하여 액정 셀을 구동하는 회로이다. 여기서, 상기 액정 셀의 제1 전극은 접지된다. 제1 및 제2 다이오드들의 에노드들은 상기 정극성 주사 라인에 연결된다. 제3 및 제4 다이오드들의 캐소드들은 상기 부극성 주사 라인에 연결된다. 상기 제1 다이오드의 캐소드와 상기 제3 다이오드의 에노드는 상기 데이터 라인에 연결된다. 상기 제2 다이오드의 캐소드와 상기 제4 다이오드의 에노드는 상기 액정 셀의 제1 전극과 대향되는 제2 전극에 연결된다.The driving circuit of the present invention for achieving the above object is provided in the active matrix liquid crystal display panel, the negative scanning signal applied through the positive scanning line from the outside, the negative applied to the negative scanning line from the outside A circuit for driving a liquid crystal cell by a polarity scanning signal and an alternating current data signal applied through a data line from the outside. Here, the first electrode of the liquid crystal cell is grounded. The anodes of the first and second diodes are connected to the positive scan line. The cathodes of the third and fourth diodes are connected to the negative scan line. The cathode of the first diode and the anode of the third diode are connected to the data line. The cathode of the second diode and the anode of the fourth diode are connected to a second electrode opposite to the first electrode of the liquid crystal cell.

본 발명의 상기 구동 회로에 의하면, 상기 정극성 주사 라인에 부극성 전압이 인가되고 상기 부극성 주사 라인에 정극성 전압이 인가되는 비선택 시간에는, 상기 모든 다이오드들이 오프(off)되므로 상기 데이터 라인에 인가되는 전압과 무관하게 상기 제2 전극이 전기적으로 차단된다. 따라서, 상기 데이터 라인에 인가되는 전압이 불안정한 경우에도 안정된 표시 상태를 유지할 수 있다. 예를 들어, 상기 비선택 시간에는 상기 데이터 라인에 비정상적인 과전압이 인가되더라도 상기 액정 셀에 영향을 미치지 않는다.According to the driving circuit of the present invention, at the non-selection time when a negative voltage is applied to the positive scan line and a positive voltage is applied to the negative scan line, all the diodes are turned off so that the data line The second electrode is electrically blocked regardless of the voltage applied to the second electrode. Thus, a stable display state can be maintained even when the voltage applied to the data line is unstable. For example, even if an abnormal overvoltage is applied to the data line during the non-selection time, the liquid crystal cell is not affected.

이하 본 발명에 따른 바람직한 실시예가 상세히 설명된다.Hereinafter, preferred embodiments according to the present invention will be described in detail.

도 3은 도 1의 장치의 패널 내에 구비되어 단위 액정 셀을 구동하기 위한 본 발명의 회로(도 1의 D)를 보여준다. 도 3을 참조하면, 본 발명에 따른 구동 회로는, 능동 행렬형 액정 표시 패널에 구비되어, 외부로부터의 정극성 주사 라인(SLma)을 통하여 인가되는 정극성 주사 신호, 외부로부터의 부극성 주사 라인(SLmb)을 통하여 인가되는 부극성 주사 신호, 및 외부로부터의 데이터 라인(DLn)을 통하여 인가되는 교류 데이터 신호에 의하여 액정 셀을 구동하는 회로이다. 여기서, 액정 셀(LC)의 제1 전극은 접지된다. 제1 및 제2 다이오드들(Da1, Da2)의 에노드들은 상응하는 정극성 주사 라인(SLma)에 연결된다. 제3 및 제4 다이오드들(Db1, Db2)의 캐소드들은 상응하는 부극성 주사 라인(SLmb)에 연결된다. 제1 다이오드(Da1)의 캐소드와 제3 다이오드(Db1)의 에노드는 상응하는 데이터 라인(DLn)에 연결된다. 제2 다이오드(Da2)의 캐소드와 제4 다이오드(Db2)의 에노드는 액정 셀(LC)의 제1 전극과 대향되는 제2 전극에 연결된다.FIG. 3 shows a circuit of the invention (D of FIG. 1) provided in a panel of the device of FIG. 1 to drive a unit liquid crystal cell. Referring to FIG. 3, a driving circuit according to the present invention is provided in an active matrix liquid crystal display panel, and a positive scan signal applied through an external positive scan line SL ma and a negative scan from the outside are provided. A circuit for driving the liquid crystal cell by the negative scan signal applied through the line SL mb and the AC data signal applied through the data line DLn from the outside. Here, the first electrode of the liquid crystal cell LC is grounded. The anodes of the first and second diodes D a1 , D a2 are connected to the corresponding positive scan line SL ma . The cathodes of the third and fourth diodes D b1 and D b2 are connected to the corresponding negative scan line SL mb . The cathode of the first diode D a1 and the anode of the third diode D b1 are connected to the corresponding data line DLn. The cathode of the second diode D a2 and the anode of the fourth diode D b2 are connected to a second electrode opposite to the first electrode of the liquid crystal cell LC.

도 4는 도 3의 구동 회로에 인가되는 구동 신호들의 타이밍도이다. 도 4에서 참조부호 SDL1, ..., SDLn은 데이터 구동부(도 1의 12)로부터 각 데이터 라인(DL1, ..., DLn)에 인가되는 교류 데이터 신호를, SSL1a는 주사 구동부(도 1의 132)로부터 제1 정극성 주사 라인(도 1의 SL1a)에 인가되는 정극성 주사 신호를, SSL1b는 주사 구동부(132)로부터 제1 부극성 주사 라인(도 1의 SL1b)에 인가되는 정극성 주사 신호를, SSLm/4+1a는 주사 구동부(132)로부터 제(m/4)+1 정극성 주사 라인에 인가되는 정극성 주사 신호를, SSLm/4+1b는 주사 구동부(132)로부터 제(m/4)+1 부극성 주사 라인에 인가되는 부극성 주사 신호를, SSLm/2+1a는 주사 구동부(132)로부터 제(m/2)+1 정극성 주사 라인에 인가되는 정극성 주사 신호를, SSLm/2+1b는 주사 구동부(132)로부터 제(m/2)+1 부극성 주사 라인에 인가되는 부극성 주사 신호를, SSLma는 주사 구동부(132)로부터 제m 정극성 주사 라인(도 1의 SLma)에 인가되는 정극성 주사 신호를, 그리고 SSLmb는 주사 구동부(132)로부터 제m 부극성 주사 라인(도 1의 SLmb)에 인가되는 부극성 주사 신호를 각각 가리킨다.4 is a timing diagram of driving signals applied to the driving circuit of FIG. 3. In FIG. 4, reference numerals S DL1 , ..., S DLn denote AC data signals applied to the data lines DL1, ..., DLn from the data driver 12 (FIG. 1), and S SL1a denotes a scan driver ( A positive scan signal applied to the first positive scan line (SL 1a in FIG. 1) from 132 of FIG. 1, and S SL1b is a first negative scan line (SL 1b in FIG. 1) from the scan driver 132. The positive scan signal applied to the SSLm / 4 + 1a is the positive scan signal applied from the scan driver 132 to the (m / 4) +1 positive scan line, and the S SLm / 4 + 1b is the The negative scan signal applied to the (m / 4) + 1th negative scan line from the scan driver 132, and S SLm / 2 + 1a is the (m / 2) +1 positive polarity from the scan driver 132 The positive scan signal applied to the scan line, S SLm / 2 + 1b is the negative scan signal applied from the scan driver 132 to the (m / 2) +1 negative polarity scan line, and the S SLma is the scan driver. M positive polarity from (132) The positive scan signal applied to the scan line (SL ma in FIG. 1), and the S SLmb correspond to the negative scan signal applied to the mth negative scan line (SL mb in FIG. 1) from the scan driver 132. Point.

정극성 주사 라인들(SL1a, ..., SLma)에는 비선택 시간에 부극성 전압(-VS)이 인가되고, 상응하는 선택 시간에 정극성 주사 전압(+VS)이 인가된다. 이와 반대로, 부극성 주사 라인들(SL1b, ..., SLmb)에는 비선택 시간에 정극성 전압(+VS)이 인가되고, 상응하는 선택 시간에 부극성 주사 전압(-VS)이 인가된다. 도 3 및 4를 참조하여 도 3의 구동 회로의 동작 원리를 순차적으로 설명하면 다음과 같다.A negative voltage (-V S ) is applied to the positive scan lines SL 1a , ..., SL ma at a non-selection time, and a positive scan voltage (+ V S ) is applied at a corresponding selection time. . On the contrary, the positive scan voltages SL 1b , ..., SL mb are applied with a positive voltage (+ V S ) at a non-select time, and have a negative scan voltage (-V S ) at a corresponding select time. Is applied. The operation principle of the driving circuit of FIG. 3 will be described in detail with reference to FIGS. 3 and 4 as follows.

t1 ~ t2 시간에는 제1 정극성 및 부극성 주사 라인들(SL1a, SL1b)에 정극성 주사 전압(+VS)이 인가되고, 각 데이터 라인(DL1, ..., DLn)에 상응하는 교류 데이터 신호가 인가된다. 여기서, 선택된 데이터 라인에는 정극성 주사 전압(+VS)보다 그 절대값이 작은 정극성 데이터 전압(+VD)이 인가되고, 선택되지 않은 데이터 라인에는 접지 전압(GND)이 인가된다.In the time t1 to t2, the positive scan voltage (+ V S ) is applied to the first positive and negative scan lines SL 1a and SL 1b , and corresponds to each data line DL1,..., DLn. AC data signal is applied. Here, the positive data voltage (+ V D ) whose absolute value is smaller than the positive scan voltage (+ V S ) is applied to the selected data line, and the ground voltage (GND) is applied to the unselected data line.

선택된 데이터 라인에 정극성 데이터 전압(+VD)이 인가된 경우, 제1 및 제2 다이오드들(Da1, Da2)이 모두 온(on)되고, 제3 및 제4 다이오드들(Db1, Db2)이 모두 오프(off)된다. 제1 및 제2 다이오드들(Da1, Da2)의 상호 연결점에서의 정극성 전압은 정극성 데이터 전압(+VD)보다 제1 다이오드(Da1)의 턴-온 전압만큼 그 절대값이더 크다. 따라서, 제1 및 제2 다이오드들(Da1, Da2)의 턴-온 전압이 동일하다면, 액정 셀(LC)의 최대 충전 전압은 정극성 데이터 전압(+VD)과 같다.When the positive data voltage (+ V D ) is applied to the selected data line, both the first and second diodes D a1 and D a2 are turned on and the third and fourth diodes D b1 are turned on. , D b2 ) are all turned off. The positive voltage at the interconnection point of the first and second diodes D a1 , D a2 is equal to the absolute value of the turn-on voltage of the first diode D a1 than the positive data voltage (+ V D ). Bigger Therefore, if the turn-on voltages of the first and second diodes D a1 and D a2 are the same, the maximum charging voltage of the liquid crystal cell LC is equal to the positive data voltage (+ V D ).

선택되지 않은 데이터 라인에 접지 전압(GND)이 인가된 경우, 제1 및 제2 다이오드들(Da1, Da2)의 상호 연결점에서의 정극성 전압은 제1 다이오드(Da1)의 턴-온 전압과 같다. 따라서, 제2 다이오드(Da2)가 오프(off)되어 액정 셀(LC)이 충전되지 않는다.When the ground voltage GND is applied to an unselected data line, the positive voltage at the interconnection point of the first and second diodes D a1 and D a2 is turned on of the first diode D a1 . Equal to voltage. Therefore, the second diode Da a2 is turned off so that the liquid crystal cell LC is not charged.

t2 ~ t3 시간에는, 모든 데이터 라인들(DL1, ..., DLn)에 접지 전압(GND)이, 모든 정극성 주사 라인들(SL1a, ..., SLma)에 부극성 주사 전압(-VS)이, 그리고 모든 부극성 주사 라인들(SL1b, ..., SLmb)에 정극성 주사 전압(+VS)이 인가된다. 이에 따라, 모든 다이오드들(Da1, Da2, Db1, Db2)이 오프(off)되어 액정 셀(LC)이 전기적으로 차단되므로, 임의의 데이터 라인의 전압이 불안정한 경우에도 안정된 표시 상태를 유지할 수 있다. 예를 들어, 상기 비선택 시간에는 상기 데이터 라인에 비정상적인 과전압이 인가되더라도 액정 셀(LC)에 영향을 미치지 않는다.At times t2 to t3, the ground voltage GND is applied to all the data lines DL1, DLn, and the negative scan voltage is applied to all the positive scan lines SL 1a , ..., SL ma . -V S ) and the positive scan voltage (+ V S ) is applied to all the negative scan lines SL 1b ,..., SL mb . Accordingly, all the diodes D a1 , D a2 , D b1 , and D b2 are turned off to electrically cut off the liquid crystal cell LC, thereby providing a stable display state even when the voltage of any data line is unstable. I can keep it. For example, even when an abnormal overvoltage is applied to the data line, the non-selection time does not affect the liquid crystal cell LC.

t5 ~ t6시간에는 제(m/4)+1 정극성 및 부극성 주사 라인들에 부극성 주사 전압(-VS)이 인가되고, 각 데이터 라인(DL1, ..., DLn)에 상응하는 교류 데이터 신호가 인가된다. 여기서, 선택된 데이터 라인에는 부극성 주사 전압(-VS)보다 그 절대값이 작은 부극성 데이터 전압(-VD)이 인가되고, 선택되지 않은 데이터 라인에는 접지 전압(GND)이 인가된다.In time t5 to t6, a negative scan voltage (-V S ) is applied to the (m / 4) +1 positive and negative scan lines, and corresponds to each data line DL1,..., DLn. AC data signal is applied. Here, the negative data voltage (-V D ) whose absolute value is smaller than the negative scan voltage (-V S ) is applied to the selected data line, and the ground voltage (GND) is applied to the unselected data line.

선택된 데이터 라인에 부극성 데이터 전압(-VD)이 인가된 경우, 제1 및 제2 다이오드들(Da1, Da2)이 모두 오프(off)되고, 제3 및 제4 다이오드들(Db1, Db2)이 모두 온(on)된다. 제3 및 제4 다이오드들(Db1, Db2)의 상호 연결점에서의 부극성 전압은 부극성 데이터 전압(-VD)보다 제3 다이오드(Db1)의 턴-온 전압만큼 그 절대값이 더 크다. 따라서, 제3 및 제4 다이오드들(Db1, Db2)의 턴-온 전압이 동일하다면, 액정 셀(LC)의 최대 충전 전압은 부극성 데이터 전압(-VD)과 같다.When the negative data voltage (-V D ) is applied to the selected data line, both the first and second diodes D a1 and D a2 are turned off, and the third and fourth diodes D b1 are turned off. , D b2 ) are all on. The negative voltage at the interconnection point of the third and fourth diodes D b1 and D b2 is equal to the absolute value of the turn-on voltage of the third diode D b1 than the negative data voltage (-V D ). Bigger Therefore, if the turn-on voltages of the third and fourth diodes D b1 and D b2 are the same, the maximum charging voltage of the liquid crystal cell LC is equal to the negative data voltage −V D.

선택되지 않은 데이터 라인에 접지 전압(GND)이 인가된 경우, 제3 및 제4 다이오드들(Db1, Db2)의 상호 연결점에서의 부극성 전압은 제3 다이오드(Db1)의 턴-온 전압과 같다. 따라서, 제4 다이오드(Db2)가 오프(off)되어 액정 셀(LC)이 충전되지 않는다.When the ground voltage GND is applied to an unselected data line, the negative voltage at the interconnection point of the third and fourth diodes D b1 and D b2 is turned on of the third diode D b1 . Equal to voltage. Therefore, the fourth diode D b2 is turned off so that the liquid crystal cell LC is not charged.

t6 ~ t7 시간에는, 모든 데이터 라인들(DL1, ..., DLn)에 접지 전압(GND)이, 모든 정극성 주사 라인들(SL1a, ..., SLma)에 부극성 주사 전압(-VS)이, 그리고 모든 부극성 주사 라인들(SL1b, ..., SLmb)에 정극성 주사 전압(+VS)이 인가된다. 이 비선택 시간에서의 동작은 t2 ~ t3 시간에 대하여 이미 설명된 바와 같다.At times t6 to t7, the ground voltage GND is applied to all the data lines DL1, DLn, and the negative scan voltage is applied to all the positive scan lines SL 1a , ..., SL ma . -V S ) and the positive scan voltage (+ V S ) is applied to all the negative scan lines SL 1b ,..., SL mb . The operation at this non-selection time is as already described for the times t2 to t3.

t9 ~ t10 시간에는 제(m/2)+1 정극성 및 부극성 주사 라인들에 정극성 주사 전압(+VS)이 인가되고, 각 데이터 라인(DL1, ..., DLn)에 상응하는 교류 데이터 신호가 인가된다. 여기서, 선택된 데이터 라인에는 정극성 주사 전압(+VS)보다 낮은 정극성 데이터 전압(+VD)이 인가되고, 선택되지 않은 데이터 라인에는 접지 전압(GND)이 인가된다. 이 정극성 선택 시간에서의 동작은 t1 ~ t2 시간에 대하여 이미 설명된 바와 같다.At times t9 to t10, the positive scan voltage (+ V S ) is applied to the (m / 2) +1 positive and negative scan lines, and corresponds to each data line DL1, ..., DLn. AC data signal is applied. Here, the positive data voltage (+ V D ) lower than the positive scan voltage (+ V S ) is applied to the selected data line, and the ground voltage (GND) is applied to the unselected data line. The operation at this positive selection time is as described above for the t1 to t2 times.

t10 ~ t11 시간에는, 모든 데이터 라인들(DL1, ..., DLn)에 접지 전압(GND)이, 모든 정극성 주사 라인들(SL1a, ..., SLma)에 부극성 주사 전압(-VS)이, 그리고 모든 부극성 주사 라인들(SL1b, ..., SLmb)에 정극성 주사 전압(+VS)이 인가된다. 이 비선택 시간에서의 동작은 t2 ~ t3 시간에 대하여 이미 설명된 바와 같다.In the times t10 to t11, the ground voltage GND is applied to all the data lines DL1, DLn, and the negative scan voltage is applied to all the positive scan lines SL 1a , ..., SL ma . -V S ) and the positive scan voltage (+ V S ) is applied to all the negative scan lines SL 1b ,..., SL mb . The operation at this non-selection time is as already described for the times t2 to t3.

t15 ~ t16시간에는 제m 정극성 및 부극성 주사 라인들(SLma, SLmb)에 부극성 주사 전압(-VS)이 인가되고, 각 데이터 라인(DL1, ..., DLn)에 상응하는 교류 데이터 신호가 인가된다. 여기서, 선택된 데이터 라인에는 부극성 주사 전압(-VS)보다 낮은 부극성 데이터 전압(-VD)이 인가되고, 선택되지 않은 데이터 라인에는 접지 전압(GND)이 인가된다. 이 부극성 선택 시간에서의 동작은 t5 ~ t6 시간에 대하여 이미 설명된 바와 같다.From t15 to t16 hours, the negative scan voltage (-V S ) is applied to the m-th positive and negative scan lines SL ma and SL mb , and corresponds to each data line DL1,..., DLn. AC data signal is applied. Here, the negative data voltage (-V D ) lower than the negative scan voltage (-V S ) is applied to the selected data line, and the ground voltage (GND) is applied to the unselected data line. The operation at this negative selection time is as already described for t5 to t6 time.

이상 설명된 바와 같이, 본 발명에 따른 셀 구동회로에 의하면, 정극성 주사 라인에 부극성 전압이 인가되고 부극성 주사 라인에 정극성 전압이 인가되는 비선택 시간에는, 모든 다이오드들이 오프(off)되므로 데이터 라인에 인가되는 전압과무관하게 액정 셀이 전기적으로 차단된다. 따라서, 데이터 라인에 인가되는 전압이 불안정한 경우에도 안정된 표시 상태를 유지할 수 있다. 예를 들어, 비선택 시간에는 데이터 라인에 비정상적인 과전압이 인가되더라도 액정 셀에 영향을 미치지 않는다.As described above, according to the cell driving circuit according to the present invention, in the non-selection time when the negative voltage is applied to the positive scan line and the positive voltage is applied to the negative scan line, all diodes are turned off. Therefore, the liquid crystal cell is electrically blocked regardless of the voltage applied to the data line. Therefore, a stable display state can be maintained even when the voltage applied to the data line is unstable. For example, even if an abnormal overvoltage is applied to the data line during the non-selection time, the liquid crystal cell is not affected.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (1)

능동 행렬형 액정 표시 패널에 구비되어, 외부로부터의 정극성 주사 라인을 통하여 인가되는 정극성 주사 신호, 외부로부터의 부극성 주사 라인을 통하여 인가되는 부극성 주사 신호, 및 외부로부터의 데이터 라인을 통하여 인가되는 교류 데이터 신호에 의하여 액정 셀을 구동하는 회로에 있어서,It is provided in the active matrix liquid crystal display panel, and applied through the positive scanning signal applied through the positive scanning line from the outside, the negative scanning signal applied through the negative scanning line from the outside, and the data line from the outside. In a circuit for driving a liquid crystal cell by an alternating current data signal, 상기 액정 셀의 제1 전극이 접지되고,The first electrode of the liquid crystal cell is grounded, 제1 및 제2 다이오드들의 에노드들이 상기 정극성 주사 라인에 연결되며,Anodes of first and second diodes are connected to the positive scan line, 제3 및 제4 다이오드들의 캐소드들이 상기 부극성 주사 라인에 연결되고,Cathodes of third and fourth diodes are connected to the negative scan line, 상기 제1 다이오드의 캐소드와 상기 제3 다이오드의 에노드가 상기 데이터 라인에 연결되며,A cathode of the first diode and an anode of the third diode are connected to the data line, 상기 제2 다이오드의 캐소드와 상기 제4 다이오드의 에노드가 상기 액정 셀의 제1 전극과 대향되는 제2 전극에 연결되는 구동 회로.And a cathode of the second diode and an anode of the fourth diode are connected to a second electrode opposite to the first electrode of the liquid crystal cell.
KR1020000055197A 2000-09-20 2000-09-20 Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type KR100346389B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000055197A KR100346389B1 (en) 2000-09-20 2000-09-20 Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000055197A KR100346389B1 (en) 2000-09-20 2000-09-20 Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type

Publications (2)

Publication Number Publication Date
KR20020022418A true KR20020022418A (en) 2002-03-27
KR100346389B1 KR100346389B1 (en) 2002-08-01

Family

ID=19689524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000055197A KR100346389B1 (en) 2000-09-20 2000-09-20 Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type

Country Status (1)

Country Link
KR (1) KR100346389B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825424B1 (en) * 2005-06-07 2008-04-25 노바텍 마이크로일렉트로닉스 코포레이션 DSD LCD driving method and driving device thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534573B1 (en) * 2000-11-29 2005-12-07 삼성에스디아이 주식회사 Triodic Rectifier Switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825424B1 (en) * 2005-06-07 2008-04-25 노바텍 마이크로일렉트로닉스 코포레이션 DSD LCD driving method and driving device thereof

Also Published As

Publication number Publication date
KR100346389B1 (en) 2002-08-01

Similar Documents

Publication Publication Date Title
US6911964B2 (en) Frame buffer pixel circuit for liquid crystal display
KR101260838B1 (en) Liquid crystal display device
JPH0968689A (en) Driving method of liquid crystal display device
JP2006501490A (en) Liquid crystal display device and driving method thereof
US7173588B2 (en) Matrix display device having switching circuit for selecting either a picture voltage or a pre-write voltage for picture elements
KR100497455B1 (en) Active matrix type display device
KR20020079598A (en) Active matrix type display device
KR100459624B1 (en) Display device
KR20020079586A (en) Active metrix type display device
CN113160761A (en) Driving method, driving circuit and display device
US20040207434A1 (en) Driver including voltage-follower-type operational amplifier with high driving power and display apparatus using the same
KR100346389B1 (en) Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type
US7161572B2 (en) Liquid crystal display device
US5248965A (en) Device for driving liquid crystal display including signal supply during non-display
JP4877477B2 (en) Display drive device and drive control method thereof
US20070268282A1 (en) System for driving columns of a liquid crystal display
KR101216172B1 (en) Liquid crystal display
KR20010095982A (en) Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type
JP4674985B2 (en) LIQUID CRYSTAL DISPLAY DEVICE, AND MOBILE PHONE AND PORTABLE INFORMATION TERMINAL DEVICE INCLUDING THE SAME
JP4417043B2 (en) Display device
KR20010095983A (en) Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type
JPH06149180A (en) Method for driving liquid cystal display device
KR20070103941A (en) Apparatus and method for providing power of liquid crystal display
KR20040100559A (en) Gamma reference voltage generation of Liquid Crystal Display Device
JPH08101667A (en) Method for gradation driving of active matrix liquid crystal panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee