KR20020020554A - 동기식 디지털계위 시스템에서 데이터 매핑시 에스비트생성방법 - Google Patents

Abstract

본 발명은 SDH 시스템에서 DS3 신호를 STM-0 모듈로 매핑하는 경우에 STM0의 S 비트를 제어하여 DS3의 지터 범위내에서 데이터의 누락없이 매핑할 수 있도록 한 동기식 디지털계위 시스템에서 데이터 매핑시 S 비트 생성방법을 제공하기 위한 것으로, 이러한 본 발명은, 입력신호에 대한 읽기 카운트 값과 쓰기 카운트 값을 수신하여 크기를 비교하는 단계와; 상기 단계에서 크기비교 결과에 따라 S비트 활성화 신호를 출력할 것인지를 결정하는 단계를 수행하여, DS3 신호를 STM-0 모듈로 매핑시 S비트를 DS3 신호의 주파수에 맞춰 생성되도록 함으로써 DS3 신호의 주파수가 변화되는 경우에도 DS3 신호의 지터 규격에 적합하게 된다.

Description

동기식 디지털계위 시스템에서 데이터 매핑시 에스비트 생성방법 {Method for S bit generation of data mapping in synchronous digital hierarcy system}

본 발명은 동기식 디지털 계위(Synchronous Digital Hierarchy, 이하 SDH) 시스템의 매핑장치에 관한 것으로, 특히 비동기의 DS3 신호를 0계위의 동기전송모듈인 STM-0으로 매핑하는 경우에 STM0의 S 비트를 제어하여 DS3의 지터(Jitter) 범위내에서 DS3 데이터를 누락없이 STM-0으로 매핑할 수 있도록 한 동기식 디지털계위 시스템에서 데이터 매핑시 에스비트 생성방법에 관한 것이다.

일반적으로 SDH 시스템은 다중화 유니트를 이용하여 비동기의 DS급 신호를 다중화하고 STM-N 계위의 신호로 매핑한 다음 광전송로를 통해 전송하는 장치이다. 본 발명이 해결하고자 하는 과제는 상기 SDH 시스템의 매핑동작과 관련된다.

이하, SDH 시스템의 매핑장치에 대한 종래기술을 설명한다.

먼저, 도1은 일반적인 SDH 시스템에서 데이터를 동기전송모듈로 매핑하는 장치의 블록구성도이다.

상기 도1에 도시된 바와 같이 SDH 시스템의 매핑장치는, DS3 신호를 읽어들이도록 하는 읽기 카운터 활성화부(11)와; 상기 읽기 카운터 활성화부(11)의 카운트 동작으로 읽은 DS3 신호를 STM 모듈로 쓰도록 제어하는 쓰기 카운터 활성화부(12)와; PLDEN 신호를 출력하여 상기 읽기 카운터 활성화부(11)의 카운트 동작을 제어하는 제어신호 생성부(13)와; 상기 읽기 카운터 활성화부(11)의 읽기 카운트 값과 쓰기 카운터 활성화부(12)의 쓰기 카운트 값을 수신하여 S비트의 생성여부를 판단하는 S 비트 생성부(14)로 구성된다.

이와 같이 구성되는 장치의 동작을 설명하면 다음과 같다.

읽기 카운터 활성화부(11)는 제어신호 생성부(13)가 출력하는 PLDEN 신호를 수신하여 PLDEN 신호가 '1'인 구간에서 51MHz의 클럭(STSCK)을 0-127까지 카운트하게 된다. 읽기 카운터 생성부(11)의 카운트 동작은 PLDEN 신호가 '1'과 '0' 사이를 가변함에 따라 재설정됨으로써 새로운 카운트를 반복하게 된다.

이때 제어신호 생성부(13)는 STM-0 모듈의 패이로드(Payload)를 생성하여 PLDEN 신호를 출력하게 되는데, STM-0 모듈의 패이로드 생성을 위한 S비트는 S비트생성부(14)로부터 입력된다.

읽기 카운터 생성부(11)의 읽기 카운트에 따라 DS3 신호가 읽혀지면, DS3 신호에 대한 읽기 카운트 값은 S비트 생성부(14)로 입력된다. 또한 쓰기 카운트 활성화부(12)는 0-127까지 카운트되는 쓰기 카운트 값을 S비트 생성부(14)로 출력하게 된다.

그래서 S비트 생성부(14)는 읽기 카운트 값과 쓰기 카운트 값을 수신하여 S비트의 생성여부를 판단하게 된다. 이때 S비트의 활성화는 한 프레임당 3회 수행되며, 프레임당 3회 이상은 이루어지지 않는다.

그러나 상기 설명한 종래기술은, S비트의 처리는 3회 이상 활성화되지 않기 때문에 DS3 신호의 주파수가 변화되는 경우에는 적용하기가 어려운 단점이 있었다. 즉, STM-0 모듈로 매핑될 DS3 신호의 주파수가 변화되는 경우에는 DS3 데이터의 유실이 발생하여 데이터 전송오류를 발생시키킬 수 있었던 것이다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 SDH 시스템에서 비동기의 DS3 신호를 0계위의 동기전송모듈인 STM-0으로 매핑하는 경우에 STM0의 S 비트를 제어하여 DS3의 지터(Jitter) 범위내에서 DS3 데이터를 누락없이 STM-0으로 매핑할 수 있도록 한 동기식 디지털계위 시스템에서 데이터 매핑시 에스비트 생성방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 동기식 디지털계위 시스템에서 데이터 매핑시 에스비트 생성방법은, 입력신호에 대한 읽기 카운트 값과쓰기 카운트 값을 수신하여 크기를 비교하는 단계와; 상기 단계에서 크기비교 결과에 따라 S비트 활성화 신호를 출력할 것인지를 결정하는 단계를 수행함을 그 기술적 구성상의 특징으로 한다.

도1은 일반적인 SDH 시스템에서 데이터를 동기전송모듈로 매핑하는 장치의 블록구성도이고,

도2는 본 발명의 일실시예에 의한 SDH 시스템에서 데이터 매핑시 S비트 생성방법의 흐름도이며,

도3은 도2에 의한 방법이 적용되는 S비트 생성부의 블록상세도이다.

이하, 상기와 같은 동기식 디지털계위 시스템에서 데이터 매핑시 에스비트 생성방법의 기술적 사상에 따른 일실시예에 의거 본 발명의 구성 및 동작을 상세히 설명한다.

먼저, 도2는 본 발명의 일실시예에 의한 SDH 시스템에서 데이터 매핑시 S비트 생성방법의 흐름도이며, 도3은 도2에 의한 방법이 적용되는 S비트 생성부의 블록상세도이다.

상기 도2에 도시된 바와 같이 본 발명의 적절한 실시예는, 입력신호에 대한 읽기 카운트 값(R_CNT)과 쓰기 카운트 값(W_CNT)을 수신하여 크기를 비교하는 단계(ST11~ST12)와; 상기 단계(ST11~ST12)에서 크기비교 결과에 따라 S비트 활성화 신호(S BIT ENABLE)를 출력할 것인지를 결정하는 단계(ST13~ST15)로 구성된다.

이와 같이 구성되는 방법의 동작을 설명하면 다음과 같다.

본 발명은 도1에 도시된 S 비트 생성부(14)의 동작을 개선하는 것이다.

즉, 읽기 카운트 활성화부(11)의 읽기 카운트 값(R_CNT)과 쓰기 카운트 활성화부(12)의 쓰기 카운트 값(W_CNT)이 7비트로써 최대 128인데, 상기 각 카운트 값을 비교하여 S비트의 생성여부를 결정하게 되는 것이다.

우선, S비트 생성부(14)는 도3에 도시된 바와 같이 카운터 비교부(21)와 S비트 활성화부(22)로 이루어진다.

상기에서 카운터 비교부(21)는 읽기 카운트 값(R_CNT)과 쓰기 카운트 값(W_CNT)을 수신하여 비교한다(ST11). 이때 쓰기 카운트 값이 읽기 카운트 값보다 클 경우에는 '0'을 출력하고, 읽기 카운트 값이 쓰기 카운트 값보다 큰 경우에는 '1'을 출력한다(ST12).

카운터 비교부(21)에서 출력되는 비교결과인 '0' 또는 '1'은 S비트 활성화부(22)로 입력된다. S비트 활성화부(22)는 수신되는 비교결과에 따라 S비트의 생성여부를 결정한다.

상기에서 쓰기 카운트 값이 읽기 카운트 값보다 큰 경우에는 S비트 활성화부(22)로 '0'이 입력된다. 그러면 S비트 활성화부(22)는 쓰기 카운트 값과 읽기 카운트 값의 차이를 산정하여 그 차이가 92보다 크면 S비트 활성화 신호를 제어신호 생성부(13)로 출력하게 된다(ST13).

또한, 쓰기 카운트 값이 읽기 카운트 값보다 작아 S비트 활성화부(22)로 '1'이 입력되면, S비트 활성화부(22)는 읽기 카운트 값과 쓰기 카운트 값의 차이를 산정하여 그 차이가 35보다 작을 때 S비트 활성화 신호를 제어신호 생성부(13)로 출력하게 된다(ST14~ST15).

상기와 같이 S비트 활성화 신호를 출력하는 동작의 근거는 다음과 같다.

DS3 신호의 한 프레임은 4760비트이다. STM-0 모듈은 S비트 자리를 제외하고 9개의 서브 프레임중 하나의 서브 프레임의 패이로드는 621비트이다. 그리고 DS3신호를 9개의 서브 프레임으로 나누면 4760/9=529(반올림함) 비트이다.

따라서 STM-0 모듈 하나의 서브 프레임에서 비트차는 92(621-529=92) 비트이다. 그러므로 하나의 서브 프레임 동안에 읽기 카운터와 쓰기 카운터의 차는 92를 유지하여야 한다.

여기서 서브 프레임에 의한 차이를 고려하면, 대략 ((621*3) - (4760/3))/3 = 92.3비트이므로 하나의 서브 프레임 당 비트차는 0.3이 된다. 그래서 3개의 서브 프레임에 의한 차이를 반올림하면, 1번의 S비트 활성화 신호의 출력이 이루어지게 된다.

DS3 신호의 지터(Jitter) 규격인20ppm을 참고로 하면, 역다중화시 S비트를 사용하지 않을 경우의 주파수는 44.712MHz이고, S비트를 모두 사용하는 경우의 주파수는 44.784MHz이다. 그러므로 DS3 신호의 지터 규격에 적응하기 위해서는 3번의 S비트를 사용하여야 한다.

상기에서 주파수 산정근거는 초당 프레임수가 8000이고 프레임당 서브 프레임의 수가 9일 때, S비트 미사용시는 서브 프레임당 비트수가 621이므로 (8000*9*621=44.712MHz)가 되며, S비트 사용시는 서브 프레임당 비트수가 622이므로 (8000*9*622=44.784MHz)가 되는 것이다.

또한, 읽기 카운트 값이 쓰기 카운트 값보다 큰 상태에서 그 차이가 35보다 작은 경우도 상기 설명한 경우와 같은 근거에 의해 S비트를 활성화하게 된다.

따라서 본 발명에 의한 방법은, 쓰기 카운트 값이 읽기 카운트 값의 크기 비교를 통해 쓰기 카운트 값이 읽기 카운트 값보다 크고 그 차이가 92 이상이거나,읽기 카운트 값이 쓰기 카운트 값보다 크고 그 차이가 35 이하일 경우에 각각 S비트 활성화 신호를 출력하도록 함으로써 DS3 신호의 지터 규격에 적응하는 매핑 및 디매핑을 수행할 수 있는 것이다.

특히, DS3 신호의 주파수가 변화되는 경우에는 S비트 활성화 신호의 수를 조정함으로써 DS3 신호를 STM-0 모듈로 매핑시 데이터의 유실을 방지할 수 있게 된다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이, 본 발명에 의한 동기식 디지털계위 시스템에서 데이터 매핑시 에스비트 생성방법은, DS3 신호를 STM-0 모듈로 매핑시 S비트를 DS3 신호의 주파수에 맞춰 생성되도록 함으로써 DS3 신호의 지터 규격에 적합하게 되는 효과가 있다.

그리고 STM-0 모듈의 역다중화시 STM-0 모듈에서 추출되는 DS3 신호의 클럭을 규격에 적합하도록 하여 데이터의 유실을 방지할 수 있는 효과가 있다.

Claims (3)

1. 입력신호에 대한 읽기 카운트 값과 쓰기 카운트 값을 수신하여 크기를 비교하는 단계와;

   상기 단계에서 크기비교 결과에 따라 S비트 활성화 신호를 출력할 것인지를 결정하는 단계를 수행하는 것을 특징으로 하는 동기식 디지털계위 시스템에서 데이터 매핑시 에스비트 생성방법.
2. 제 1항에 있어서, 상기 입력신호가 DS3 신호이고 읽기 카운트 값과 쓰기 카운트 값은 각각 128까지 카운트되는 경우, 상기 S비트 활성화 신호의 출력여부 결정단계는,

   읽기 카운트 값이 쓰기 카운트 값보다 크면 그 차이가 35이하일 때 S비트 활성화 신호를 출력하는 것을 특징으로 하는 동기식 디지털계위 시스템에서 데이터 매핑시 에스비트 생성방법.
3. 제 2항에 있어서,

   읽기 카운트 값이 쓰기 카운트 값보다 작으면 그 차이가 92보다 클 때 S비트활성화 신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 동기식 디지털계위 시스템에서 데이터 매핑시 에스비트 생성방법.