KR20020019553A

KR20020019553A - 다-표준 확장형 대역내 데이터 수신기

Info

Publication number: KR20020019553A
Application number: KR1020027000891A
Authority: KR
Inventors: 토니 나수티; 조셉더블유. 그레돈; 데이비드이. 체오델카
Original assignee: 매클린토크 샤운 엘; 제너럴 인스트루먼트 코포레이션
Priority date: 1999-07-22
Filing date: 2000-07-21
Publication date: 2002-03-12
Also published as: TW488162B; CA2379910A1; AU6115600A; WO2001008407A3; DE60015802T2; EP1247398A2; DE60015802D1; WO2001008407A2; BR0012656A; ATE282276T1; EP1247398B1; CN1524379A

Abstract

CATV 망에서 CATV 비디오 신호 내 고속 데이터를 수신하기 위한 시스템은 데이터 검출기를 포함하며, 상기 데이터 검출기는 CATV 비디오 신호를 수신하고, 데이터를 가지는 CATV 비디오 신호의 주사선만을 선택적으로 리뷰하며, 상기 CATV 비디오 신호로부터 데이터를 추출한다. 이 시스템은 데이터 프로세서와 메모리를 또한 포함하고, 상기 데이터 프로세서는 데이터의 수신 주소를 결정하고, 상기 메모리는 데이터 프로세서에 의해 요청될 때까지 데이터를 선택적으로 저장한다. 이 시스템은 서로 다른 비디오 표준과 데이터 포맷에 적용가능하다.

Description

다-표준 확장형 대역내 데이터 수신기{MULTI-STANDARD ENHANCED INBAND DATA RECEIVER}

인터넷은 기업과 개인이 의사소통 방식을 크게 변화시키고 있다. 기업은 통상적으로, 인터넷에 대한 고속 광-대역폭 연결 접근을 얻기 위한 자원을 가진다. 그러나 개인의 경우에 있어서는 복잡도와 비용으로 인해 그러한 자원을 가지지 못한다. CATV 망은 이 난점을 채워지기 시작했고, 이 인터넷에 대한 고속 광대역폭 접근을 제공한다. 인터넷이 여러 소비자 분야에서 점점 더 인기를 얻어감에 따라, 인터넷에 접근하기 위해 CATV망을 이용하는 것이 좀더 중요해지고 있다. 따라서, CATV 망에서 전송되는 데이터의 양이 사용자 요청과 함께 증가함에 따라, 이러한 수요에 부합하도록 CATV망을 배치하는 것이 중요하다.

현재 CATV 셋톱 단말기는 데이터를 전송하기 위해 대역내 비디오 신호의 수직귀선소거기간(VBI; Vertical Blanking Interval)과, (서비스 데이터 채널처럼) 전용 데이터 채널을 이용한다. 데이터 채널은 데이터 전송 전용이며, 대역내 비디오 채널과는 상관이 없다. 내역 제공자에게서 발생하는 대역내(inband) 비디오 채널과는 달리, 전용 데이터 채널은 CATV 시스템의 헤드엔드에서 발생하는 대역외(out-of-band) 채널로서, 비디오 프로그래밍 안내용 데이터, 셋톱 단말기 어드레싱 데이터, 그리고 그외 다른 제어 정보처럼 CATV 시스템에 특정한 정보를 제공한다. 전용 데이터 채널이 셋톱 단말기에 데이터를 전송하기 위한 효과적 방법을 제공하지만, 전용 데이터 채널은 데이터 전송만을 위한 CATV 스펙트럼 부분을 CATV 망 제공자가 예약하게 한다.

데이터 전송의 두 번째 방법은 대역내 비디오 신호의 각 프레임의 일부인, VBI의 라인 중 한 라인 내에 데이터를 전송하는 것이다. 도 1은 데이터 전송을 위해 VBI를 이용하는 기존 기술을 도시한다. 대역내 채널 상에서 전송되는 각각의 대역내 비디오 신호 내에 특정 구체 정보가 구현된다. 프레임이라 불리는 완전한 비디오 픽쳐는 262와 1/2개의 수평 주사선을 각각 내장하는 두 개의 필드로 구성된다(NTSC 시스템의 경우). 262와 1/2개의 수평주사선의 각 필드가 주사된 후, 주사광선은 다음 필드의 주사 시작을 위해 스크린 상부로 되돌아간다. 되돌아가는 시간을 VBI라 부른다. VBI 중에, 어떤 프로그램 비디오 정보도 복합 비디오 신호에 포함되지 않는다. VBI는 21개의 수평 주사선(또는 1333.5㎲)동안 지속되며, 각각의 주사선은 다수의 정보 비트를 내장한다. VBI는 VBI의 선택된 주사선 상에 위치하는 특별한 기준 신호를 포함할 수 있다. VBI에 위치하는 여러 공통 신호는 주사선(17, 18)의 수직 구간 테스트 신호, 주사선(19) 상의 수직 구간 기준 신호, 그리고 라인(21) 상의 폐-캡션 신호를 포함한다. 그러나 VBI는 오늘날 응용프로그램에 의해 현재 요구되는 다량의 데이터를 전송하기에 불충분하다.

일반적으로, 현 텔레텍스트 수신기는 단일 데이터 포맷이나 단일 비디오 표준을 수신할수만 있다. 이와 다른 표준들은 통상적으로 이와 다른 하드웨어나 하드웨어 부품을 필요로한다. 따라서, 일반적으로 동시 다중 표준이 지원되지 않는다.또한, 대역내 데이터 수신기가 제공하는 특징들은 데이터 여파(data filtering)가 거의 없는 단순한 데이터 패킷 수신으로 제한될 수 있다. 예를 들어, 패킷 여파(packet filtering)는 메인 시스템 프로세서의 개입을 필요로한다.

따라서, 오늘날의 데이터 응용프로그램을 지원하기 위해 다량의 데이터를 전송하면서, 네트워크 스펙트럼을 관리함에 있어 융통성을 CATV 네트워크 오퍼레이터에게 제공하는 시스템에 대한 수요가 존재한다.

도 1은 기존 기술에 따라 사용되는 수직귀선소거기간(VBI)의 도면.

도 2는 서로 다른 종류의 대역내 사용자 데이터 패킷의 구조 도면.

도 3은 본 발명에 따라 제작된 EIBD의 블록도표.

도 4는 EIBD 프레이밍 코드 코럴레이터의 블록도표.

도 5는 네트워크 라우팅 필터의 블록도표.

도 6은 EIBD 논리 서브채널의 순서도.

발명은 CATV 망에서 CATV 비디오 신호 내 고속 데이터를 수신하기 위한 시스템을 포함한다. 이 시스템은 1)CATV 비디오 신호를 수신하면서 상기 CATV 비디오 신호로부터 데이터를 추출하기 위한 데이터 검출기, 2)데이터의 수신 주소를 결정하기 위한 데이터 프로세서, 3)데이터 프로세서에 의해 호출될 때까지 데이터를 선택적으로 저장하는 메모리를 포함한다. 이 시스템은 서로 다른 비디오 표준과 데이터 포맷에도 적용가능하다.

발명은 도면을 참고하여 설명될 것이다. 확장 대역내 데이터(EIBD) 수신기는 사용자 데이터와 비-사용자 데이터를 모두 처리한다. 비-사용자 데이터는 서비스 데이터 채널(SDC)과 관련된 데이터를 포함한다. 이 데이터는 고정 비트 속도, 지정 포맷, 그리고 지정 프레이밍 코드를 가진다.

SDC와 관련된 비-사용자 데이터에 비해, 사용자 데이터는 비트 속도를 달리하는 여러 다른 포맷을 가질 수 있고 여러 다른 종류의 프로토콜을 이용할 수 있다. 차후에 보다 상세하게 설명되겠지만, 발명에 따른 EIBD는 SDC와 관련된 고정 포맷의 데이터를 수신할 수 있고, 여러 다른 종류의 사용자 데이터도 수용할 수 있다.

도 2에서, 본 발명에 의해 처리되는 여러 다른 종류의 대역내 사용자 데이터 패킷에 대한 구조가 도시된다. 이 구조들은 설명을 위한 것이지 발명을 제한하는 것으로 간주하여서는 안된다. 각 패킷에서 바이트 숫자(600)은 도 2의 상부를 따라 놓여있는 범례로 나타난다. 발명의 EIBD는 다음과 같은 종류의 데이터 패킷 구조와 함께 이용될 수 있다. 즉, 1) 북미 방송 텔레텍스트 규격(NABTS) 데이터(602), 2) 525-주사선 패킷(604)과 625-주사선 패킷(606)을 포함한 세계 시스템 텔레텍스트(WST) 데이터, 3) 일본 텔레텍스트 데이터(608), 4) SDC 데이터(도시되지 않음)와 함께 이용될 수 있다. 도시되는 바와 같이, 각 종류의 데이터 패킷 구조는 클럭 싱크(clock sync)(610), 프레이밍 코드(framing code)(612), 패킷 헤더(packet header)(614), 페이로드(payload)(616)를 포함한다. 설명의 편의성을위해, 해밍 암호화(Hamming encoded)된 바이트는 음영으로 표시된다. 해밍 암호화되지 않은 일본 텔레텍스트 데이터(608)는 오류 교정 필드(618)를 포함한다.

사용자 데이터 패킷 구조의 각 종류의 첫 번째 두 바이트는 "런-인(run-in)"으로도 알려진 클럭 싱크(610)를 포함한다. 이 두 바이트들은 1과 0의 반복 패턴을 포함한다. 이 패턴이 저역 통과 필터를 지날 때, DC 레벨 신호를 얻으며, 이는 데이터 한계를 구축한다. 한계값 이상의 값을 가지는 비디오 샘플은 논리값 1로 간주되며, 한계값 아래의 값을 가지는 비디오 샘플은 논리값 0으로 간주된다. 차후에 상세하게 설명되겠으나, 클럭 싱크(610)는 데이터의 각 패킷에 대한 한계값 제공에 사용된다. 단일 패킷의 데이터가 각 비디오 선에 포함된다.

프레이밍 코드(612)는 EIBD(400)가 바이트 경계를 결정하게 한다. 통상적으로 두 종류의 프레이밍 코드(612)가 있다. 즉, 1) 바이트 싱크, 2) 고유 워드가 있다. 도 2에 도시되는 바와 같이 바이트 싱크는 사용자 데이터 패킷 구조로 사용되는 단일 바이트 프레이밍 코드이다. 고유 워드는 SDC 데이터처럼 비-사용자 데이터 패킷 구조의 전송과 연계하여 사용되는 4바이트 프레이밍 코드이다.

패킷 헤더(614)는 데이터의 서로 다른 논리 스트림을 구별하기 위해 사용된다. 이 스트림들은 인터넷 브라우징, 비디오 프로그램 안내 갱신, 온라인 게임 등처럼 단일 사용자에 대한 다중 응용프로그램이나 구분된 사용자를 지향할 수 있다. 데이터 블록(616)이나 페이로드는 특정 응용프로그램에 의해 사용될 데이터이다.

도 3에서, 발명에 따라 만들어진 EIBD(400)의 블록도표가 도시된다. EIBD(400)는 데이터 검출기(402), 데이터 프로세서(404)(ROM(406)과 RAM(416)을 포함), 두 개의 SRAM(408, 410), DMA 관리자(412), 프로세서 인터페이스(414)를 포함한다. EIBD(400)는 기지대역 비디오 프로세서(BVP)(426)로부터의 출력을 수신한다. EIBD(400)는 사용자 프로세서(EUP), 보안 프로세서(ESP)(422), DRAM 제어기(418)를 포함하는 여러 외부 장치와 인터페이스를 형성한다. DRAM 제어기(418)는 DRAM(420)과 또한 연결된다.

BVP(426)는 CATV 전송 플랜트(도시되지 않음)로부터 하향(downstream) CATV 비디오 신호를 수신하고, 신호를 처리하며, 27Mbps에서 디지털화 비디오 신호를 출력한다. 당 분야에 잘 알려진 바와 같이, BVP(426)에 의해 실행되는 처리과정은 1) 입력 CATV 비디오 신호를 디스크램블링하고, 2) 입력 CATV 비디오 신호를 13.5Mbps로부터 27Mbps로 업샘플링하며, 3) 비디오 주사선 번호, 런-인 위도(클럭 싱크(600)가 발견될 것이라 예상되는 비디오 주사선의 위치), 홀수나 짝수의 필드 상태, 비디오 "락" 상태(video "locked" status)를 포함한 EIBD(400)에 대한 여러 제어 신호를 발생시키는, 과정을 포함한다. 이 신호들은 BVP(426)로부터 데이터 검출기(402)로 출력된다.

EIBD(400)는 두 개의 기본 동작 모드를 이용한다. 즉, 1) 획득 모드(acquisition mode)와, 2) 비디오 락 모드(video lock mode)이다. 획득 모드 중, EIBD(400)는 비디오 락의 발생에 필요한 고속 SDC 데이터만을 검색한다. EIBD(400)는 SDC 데이터에 대한 모든 유입 비디오 샘플을 검색한다. 차후에 상세하게 설명되겠으나, SDC 데이터가 검출되면, BVP(426)를 유입 비디오 신호에 동기화시키는 타이밍 기준 신호를 발생시키고 비디오 락 모드를 얻는데 사용된다.

BVP(426)가 유입 비디오 신호에 동기화되고 비디오 락 모드에 들어가면, BVP(426)는 좁은 런-인 윈도(run-in window)를 EIBD(400)에 제공하고, 따라서 오감지 확률을 최소화한다. 비디오 락 모드 중에, EIBD(400)는 SDC 데이터만이 아니라 모든 종류의 대역내 데이터를 검색할 수 있다. EIBD(400)는 BVP(426)로부터 디스크램블링된 비디오 및 런-인 신호를 수신한다. 이 신호는 대역내 데이터를 위치시키기 위한 좁은 검색 윈도를 나타낸다. 검색 윈도는 대역내 클럭 싱크(610)와 프레이밍 코드(612)에 대응하는 시간동안 각각의 비디오 주사선 상에서 액티브하다. 이는 도 4를 참고하여 아래에서 보다 상세하게 설명될 것이다.

도 4에서, 데이터 검출기(402)는 데이터 슬라이서(data slicer)(528)와 검출 논리 유닛(detection logic unit)(530)을 포함한다. 데이터 슬라이서(528)는 데이터 패킷의 클럭 싱크(610) 상에서 동작하고, 검출 논리 유닛(530)은 클럭 싱크(610) 상에서 그리고 프레이밍 코드(612) 상에서 동작한다. 데이터 슬라이서(528)는 저역 통과 필터(502), 레지스터(506), 비교기(508)를 포함한다.

데이터 슬라이서(528)에 대해, BVP(426)로부터의 유입 디지털화 비디오 신호(500)가 저역 통과 필터(502)와 비교기(508)에 유입된다. 저역 통과 필터(502)는 데이터 패킷의 다음 비디오 샘플을 비교할 대상인 한계값 수준을 결정하기 위해 유입 비디오 샘플의 클럭 싱크(610)를 여파(filtering)한다. 한계값이 레지스터(506)에 버퍼링되고 비교기(508)로 전달된다. 비교기(508)는 레지스터(506)에 의해 출력되는 한계값 수준을 클럭 싱크(610)에 이어지는 각각의 비디오 샘플과 비교한다. 한계값 수준보다 큰 진폭을 가지는 비디오 샘플들은 논리값 1로 결정될 것이고, 한계값보다 작은 진폭을 가지는 비디오 샘플들은 논리값 0으로 간주된다. 이 이진 샘플(532)들은 검출 논리 유닛(530)에 출력된다.

검출 논리 유닛(530)은 시프트 레지스터(510), 다수의 비교기 회로(512, 514, 516)를 포함하는 클럭 싱크 검출기 뱅크(511), 프레이밍 코드 검출기 뱅크(513), 제어 논리 유닛(520), 두 개의 제어 버스(522, 523), 데이터 버스(524)를 포함한다. 검출기 논리 유닛(530)은 27Mbps에서 시프트 레지스터(510)로 옮겨지는 유입 이진 샘플(532)에서 클럭 동기 검출을 실행한다. 클럭 싱크 검출기(511)는 시프트 레지스터(510) 내 특정 패턴을 검색하고자 각각의 비교기 회로(512, 514, 516)를 이용한다. 이 패턴은 27Mbps 비디오 샘플링 속도와 주어진 데이터 종류의 데이터 비트 속도사이의 관계에 따라 좌우된다. 예를 들어, 표 1에서, 각 종류의 데이터는 서로 다른 비트 속도를 가진다.

데이터 종류	비트 속도(bits/sec)
525-주사선(NABTS, WST, 일본)	5727272
625-주사선(WST)	6937500
SDC(525-, 625-주사선)	5400000

본 예에서, 제 1 비교기 회로(512)는 5.72Mbps의 비트 속도에서 525-주사선 NABTS, WST, 일본 데이터를 검색할 것이고, 제 2 비교기 회로(514)는 6.93 Mbps의 비트 속도에서 625-주사선 WST 데이터를 검색할 것이며, 제 3 비교기 회로(516)는 5.4Mbps의 비트 속도에서 SDC 데이터를 검색할 것이다. 시프트 레지스터(510)로 옮겨진 이진 샘플(532)이 앞서 언급한 비트 속도 중 하나를 가질 경우, 비교기 회로(512, 514, 516) 중 하나가 일치 패턴을 검출할 것이다. 상기 비교기 회로는제어 논리 유닛(520)에 제어 신호를 출력하고, 제어 논리 유닛(520)은 그후 한계값 유지를 위해 레지스터(506)에 신호(526)를 출력할 것이다. 비교기 회로(512-516)가 일치 패턴을 발견하였는 지에 따라, 제어 회로는 시프트 레지스터(510) 내 데이터의 데이터 비트 속도를 알 수 있을 것이다. 레지스터(506)는 나머지 패킷에 대해 한계값을 유지할 것이다.

획득 모드 중, SDC 데이터를 검색하는 제 3 비교기 회로(516)만이 동작한다. 나머지 두 비교기 회로(512, 514)는 EIBD(400)가 비디오 락 모드에 들어갈 때까지 동작하지 않는다. 일치 패턴이 발견되면, 데이터 슬라이스 레벨이라고도 알려진 데이터 한계값 레벨과 비트 변부들(bit edges)이 알려지게 된다. 제어 논리 유닛(530)으로부터 레지스터(506)까지 전달되는 제어 신호(526)를 통해 검출은 클럭 싱크(610) 검출로부터 프레임 싱크 검출로 옮긴다. 데이터 한계값 레벨은 나머지 패킷에 대해 일정하게 유지되고, 나머지 데이터 비트 값을 결정하는 데 이용된다. 모듈로 카운터(modulo counter)(도시되지 않음)는 유입 비디오 샘플 내 상대적 비트 변부 위치를 검색하는 데 사용된다. 모듈러 카운터 값을 바탕으로 하여, 각 비트 시간 내 중앙에 가장 가까운 비디오 샘플이 데이터 한계값 레벨과 비교되고, 그 결과(논리값 1이나 논리값 0)가 데이터 비트값을 나타낸다.

프레이밍 코드 검출은 유입 이진 값을 예상 프레이밍 코드와 상관시키는 과정을 주로 포함한다. 출력이 어떤 한계값을 넘을 경우, 프레이밍 코드 검출이 선언된다. 프레이밍 코드 검출은 프레이밍 코드 검출기 뱅크(513) 내에서 실행된다. 프레이밍 코드 검출기 뱅크(513)는 네 개의 구분된 코럴레이터(517a-d)를 포함하고,각각의 코럴레이터는 특정 서브채널의 프레이밍 코드와 상관된다. 본 발명에 따르는 EIBD(400)가 네 개의 서브채널을 포함하기 때문에, 그리고 이때 각각의 서브채널이 서로 다른 프레이밍 코드를 가지기 때문에, 네 개의 프레이밍 코럴레이터가 필요하다. 추가 서브채널이 바람직한 경우에, 추가 프레이밍 코드 코럴레이터가 추가될 것이다. 또한, 다-코드 프레이밍 코럴레이터가 사용될 경우, 다수의 프레이밍 코드 코럴레이터(517a-d)의 기능들이 단일 다-코드 프레이밍 코드 코럴레이터에 의해 실행될 수 있다. 본 발명에서, 세 개의 프레이밍 코드 코럴레이터가 8비트 폭의 코럴레이터이고, 이는 사용자 서브채널에 상응한다. 프레이밍 코드 코럴레이터 중 하나(517d)는 32비트인 SDC 데이터의 프레이밍 코드와 상관되는 32비트 폭을 가진다.

도 4A에서, 프레이밍 코드 코럴레이터(517a-d)가 보다 상세하게 도시된다. 프레이밍 코드 코럴레이터(517a)는 유입 프레이밍 코드(540)와 예상 프레이밍 코드(542)에 대한 입력, 비트순(bitwise) XNOR(544), 가산기(546), 비교기(548), 한계값 레지스터(549)를 포함한다. 단 한 개의 프레이밍 코드 코럴레이터(517a)만이 도시되지만, 모든 코럴레이터가 마찬가지 방식으로 배치되고 동작한다. 프레이밍 코드 코럴레이터(517a)는 시프트 레지스터(510)로부터 출력되는 유입 프레이밍 코드(540)를 예상 프레이밍 코드(542)와 비교한다. 예상 프레이밍 코드(542)는 특정 서브채널에 대해 EUP(424)에 의해 설정되는, 배열 및 조절가능한 값이다. 예를 들어, 16진법에서, 제 1 서브채널에 대한 예상 프레이밍 코드(542)는 E7일 수 있고, 제 2 서브채널에 대한 예상 프레이밍 코드(542)는 A6를 포함할 수 있다. 유입프레이밍 코드(540)와 예상 프레이밍 코드(542)는 비트순 XNOR(544)으로 입력되어, 얼마나 많은 비트들이 같은 값을 가지는 지 결정하기 위해 비트 단위로 두 프레이밍 코드(540, 542)를 비교한다. N 비트를 포함하는 출력이 가산기(546)로 전달되고, 가산기(546)는 동일한 값을 가지는 비트들의 수를 더한다. M 비트를 포함하는 이 출력은 비교기(548)로 전달되고, 비교기(548)는 가산기(546)의 출력을 한계값 레지스터(549)로부터의 한계값과 비교한다. 비트의 수가 한계값 레지스터(549)에 저장된 한계값을 넘을 경우, 프레이밍 코드(612)가 검출되었다고 결정된다. 오검출 방지와 잡음의 감도 향상에 대해 사용자가 절충을 꾀할 수 있도록 하기 위해 코럴레이터(517)의 한계값이 조절가능하다. 프레이밍 코드 검출이 발생할 때, 데이터 바이트 경계가 알려진다. 이 점으로부터, 데이터는 바이트나 워드로 패키지화될 수 있고, 데이터 버스(524)를 통해 SRAM2(410)까지 전달될 수 있다. 제어 유닛(520)은 시프트 레지스터(510)로부터 출력될 데이터 종류를 나타내는 제어 신호(522)를 출력한다. 시프트 레지스터(510)의 데이터가 이어서 데이터 버스(524) 상에 출력된다.

검출될 데이터를 가지는 비디오 프레임 내 주사선을 결정하기 위해, 데이터 검출기(402)는 VBI 외부 어떤 주사선이 데이터를 내장하는 지를 규정하는 비트맵을 구성하는 주사선 디렉토리를 이용한다. 데이터 검출기(402)는 주사선 디렉토리에 의해 명시되는 필드에 내장된 액티브 비디오 주사선 상의, 그리고 VBI 내의 데이터만을 찾을 것이다. 주사선 디렉토리 함수는 두 개의 레지스터형 블록을 가질 것이다. 즉, 1) 주사선 디렉토리 모드 레지스터와 2) 라인 디렉토리 비트맵을 가질 것이다. 주사선 디렉토리 모드 레지스터는 데이터를 찾을 필드들을 규정하고, 기본적으로 네 개의 선택을 포함한다. 즉, 1) 둘다 아님, 2) 홀수, 3) 짝수, 4) 둘 모두를 포함한다. 주사선 디렉토리 비트맵은 데이터를 찾기 위한 액티브 비디오 라인들을 규정한다.

예를 들어, 모드 레지스터가 홀수 필드를 동작시키고 주사선 디렉토리비트맵이 주사선 50-60을 동작시킬 경우, EIBD(400)는 홀수 필드 상의 라인 50-60의 데이터를 검색하고, 두 필드의 VBI 내 데이터를 검색한다.

EIBD(400)를 초기화한 후, 주사선 디렉토리 정보는 헤드엔드의 CATV 망 오퍼레이터로부터 EIBD(400)로 전달된다. EIBD(400)는 EUP(424)와 관련된 메모리에 저장된다. 주사선 디렉토리 정보가 스펙트럼 내 각 채널에 대해 존재한다. 셋톱 단말기가 현 채널로 조율될 때, EUP(424)는 현 채널 SRAM1(408)에 대해 주사선 디렉토리 일부를 보낸다. 제어 논리 유닛(520)은 이 정보를 이용하여, 데이터를 가진다고 주사선 디렉토리에 의해 표시되는 주사선에서만 데이터 슬라이서(528)를 동작시킨다. 추가적으로, 제어 버스(523) 상의 BVP(426)로부터 출력되는 런-인 윈도 신호는 클럭 싱크(610)가 발견될 위치를 나타낸다. 주사선 디렉토리가 특정 비디오 주사선에 데이터가 있음을 EIBD(400)에 알리지만, 비디오 주사선 상의 데이터 종류에 관한 추가 정보를 제공하지는 않는다.

데이터 검출기(402)로부터 데이터 버스(524) 상의 데이터 출력은 SRAM2(410)로 입력된다. SRAM2(410)는 데이터 프로세서(404)나 DMA 관리자(412)에 의해 동작하기 전에 데이터 검출기(402)로부터 출력되는 데이터(524)를 버퍼링하도록 동작한다.

수신된 데이터는 DMA 관리자(412)를 이용하여 DRAM(420)에 전달되어 EUP(424) 관련사항을 최소화시킨다. DMA 관리자(412)는 어떤 DRAM(420) 메모리 위치로도 데이터가 전달될 수 있도록 완전하게 조절 및 배열이 가능하다. 데이터 유입을 EUP(424)에 알리는 속도는 EUP(424)가 데이터 호출시간에 대해 버퍼 크기를 절충시킬 수 있도록 완전히 조절 및 배열이 가능하다. 한 극단적인 예로, DMA 관리자(412)는 매 데이터 패킷을 수신한 다음, 그리고 모든 데이터 패킷을 수신한 후 EUP(424)를 중단시키도록 설정될 수 있다. 또다른 극단적인 예로, DMA 관리자(412)는 필드당 한번으로 EUP(424)를 중단시키도록 설정될 수 있다. 전자의 경우는 높은 프로세서 오버헤드를 대가로 낮은 호출시간 및 낮은 버퍼링 요구사항을 가능하게 한다. 후자의 경우는 거의 프로세서 오버헤드없이 높은 호출시간 및 버퍼링 요구사항을 가능하게 한다. 이 두 극단적인 예 사이의 모든 경우 역시 또한 지원된다.

SRAM2(410)는 유입 데이터 버퍼링에 사용되는 버퍼 RAM이다. 버퍼 RAM은 데이터를 EUP(424)에 전달하기 전에 데이터 프로세서(404)에 의해 처리될 수 있도록 데이터를 유지한다. 데이터 프로세서(404)는 SRAM2(410)에 버퍼링된 데이터에 작용하고, 데이터를 버릴 지 데이터를 다시 처리할 지 결정한다. 데이터 프로세서(404)는 오류가 있는지, 만약 있다면 수정할 수 있는 지 결정하기 위해 데이터에 대해 여러 일체성 확인을 실행하기도 한다.

EIBD(400)의 여러 매개변수들은 EUP(424)와 ESP(422)로부터 배열된다. EUP(424)는 사용자 응용프로그램과 관련된 EIBD(400)의 배열 매개변수들을 처리한다. ESP(422)는 사용자에 의한 접근이 불가능한 EIBD(400)의 보안 측면을 처리한다. EUP(424)에 전달될 모든 수신 데이터는 DMA 관리자(412)와 DRAM 제어기(418)를 통해 DRAM(420) 내로 행하여진다.

EIBD(400)에 의해 수신될 수 있는 데이터의 큰 대역폭으로 인해, 사용자 프로세서(424)에 대한 부하를 최소화시키기 위해 적절한 양의 처리가 하드웨어에서 실행되는 것이 바람직하다. 하드웨어적으로 실행되는 데이터 처리는 수신되는 데이터 종류와 서브채널 배열에 따라 좌우되지만, 다음의 사항을 포함할 수도 잇다. 1) 네트워크 라우팅 필터(network routing filter), 2) 데이터 일체성 필터(data integrity filter), 3) 널 데이터 필터(null data filter), 4) 접근 제어용 서비스 코드 필터(service code filter for access control), 5) 데이터 해역 필터(data description filter)를 포함할 수 있다.

도 5에서, 데이터 프로세서(404)는 다수의 해밍 디코더(554, 556, 558, 560), 멀티플렉서(562), 비교기(564), 필터(566)를 가지는 네트워크 라우팅 필터(552)를 포함한다. 멀티플렉서(562), 비교기(564), 필터(566)와 각각 관련된 제어 레지스터(568, 570, 572)가 또한 존재한다. 이 제어 레지스터들(568, 570, 572)은 최종적으로 EUP(524)에 의해 규정된다.

본 발명이 다수의 여파 단계를 포함하며, 이 중 어떤 단계 중에서 데이터를 버릴 수도 있다. 예를 들어, EIBD(400)이 해밍 코드(612)를 검출하지 못하면, EIBD(400)는 데이터 패킷을 버릴 것이다. 이 일련의 여파 과정은 특정 응용프로그램에 적절한 데이터만이 전달됨을 보장한다.

발명에 따라 EIBD(400)에 의해 처리되는 데이터 패킷 헤더의 일부가 해밍 암호화될 수 있고 비-해밍 암호화될 수도 있기 때문에, 네트워크 라우팅 필터(552)는 두 개의 데이터 경로를 제공한다. 즉, 해밍 암호화 데이터용 경로(574)와, 비-해밍 암호화용 데이터용 경로(576)를 제공한다. 해밍 암호화는 전송 중 데이터에 삽입될 수 있는 오류에 대해 견고함을 제공한다. 해밍 코딩은 2비트 오류까지를 검출할 수 있고, 1비트 오류를 교정할 수 있다. 해밍 암호화 데이터 경로(574)를 지나는 데이터 패킷은 입력(550)으로부터 해밍 디코더(554-560)까지 전달되며, 멀티플렉서(562)로 출력된다. 비-해밍 암호화 데이터는 입력(550)으로부터 직접 멀티플렉서(562)까지 비-암호화 경로(576)를 통해 전달된다.

제어 레지스터(568)는 입력(574, 576) 중 하나를 선택하기 위해 멀티플렉서(562)를 제어한다. 데이터가 해밍 암호화될 경우, 멀티플렉서(562)는 해밍 암호화 경로(574)를 선택할 것이다. 일본 텔레텍스트(608)처럼 비-해밍 암호화 데이터의 경우에, 멀티플렉서는 비-해밍 암호화 데이터 경로(576)를 선택할 것이다. EUP(424)는 특정 사용자 응용프로그램에 의해 요구되는 데이터를 바탕으로 이 값을 설정한다. 제어 레지스터(568)는 검출 논리 유닛(530)에 의해 데이터 종류가 결정되기 때문에 데이터 종류를 안다.

멀티플렉서(562)로부터의 출력은 비교기(564)에 공급되는 16비트 데이터를 포함한다. 비트순 XNOR(574)은 유입되는 16비트 데이터를 값 레지스터(value register)(570)에 저장된 값과 비교하고, 이 값은 응용프로그램과 관련된 데이터의 특정 논리 스트림에 관한 값이다. 추가적인 배치성을 이용하여, 네트워크 라우팅필터(522)가 다수의 서로 다른 데이터 패킷 구조(602, 604, 606, 608)에 사용될 것이기 때문에, 네트워크 라우팅 필터(522)는 특정 패킷 구조를 위한 패킷 헤더(614)에 대해 배치가능하다. 예를 들어, NABTS 데이터 패킷 구조(602)는 3바이트 패킷 헤더를 이용하고, 반면에 일본 텔레텍스트 데이터 패킷(608)은 패킷 헤더를 위해 14 비트를 이용한다. 비트순 XNOR(564)로부터의 출력은 선택 필터(566)에 입력된다. 분석되는 데이터 종류에 따라, 필터(566)는 분석에 불필요한 비트들을 가려낸다. 예를 들어, 일본 텔레텍스트 데이터 패킷(608)의 경우에, 마스크 레지스터(572)는 필터(566)에 대해 14비트 마스크를 형성할 것이다. 나머지 2비트는 마스킹되어 버려질 것이다. 또다른 예로서, NABTS 데이터 패킷 구조(602)를 가지는 패킷은 해밍 해역 후 12비트 주소를 가질 것이다. 따라서, 마스크 레지스터(572)는 필터(566)에 의해 사용될 12비트 마스크를 규정할 것이고, 나머지 4비트는 버려질 것이다. 모든 비-마스킹 비트가 일치한다는 것을 마스킹 비교가 발견할 경우 선택 필터(566)로부터의 출력은 "히트(hit)"이다.

도 6에 있어서, 본 발명의 선호되는 실시예에 따라 사용되는 논리 서브채널 구조(700)가 도시된다. 논리 서브채널 구조(700)는 네 개의 기본 서브채널을 포함한다. 즉, 1) 사용자 서브채널 A(702), 2) 사용자 서브채널 B(704), 3) CDC 서브채널(706), SDC 서브채널(708)을 포함한다. 앞서 설명한 대로, 유입 데이터의 데이터 속도와 프레이밍 코드는 유입 데이터가 진행하여야할 서브채널(702-708)을 결정한다.

프레이밍 코드(612)를 참고하여 앞서 설명한 바와 같이, 특정 응용프로그램이 시작될 때, 프레이밍 코드(612)가 상기 응용프로그램과 연계될 것이다. 한 예로, 프레이밍 코드 B7이 인터넷 브라우징용 응용프로그램을 지원하는 사용자 서브채널 A(702)와 연계될 수 있다. 이 프레이밍 코드가 검출될 경우, 프레이밍 코드 B7과 관련된 데이터는 사용자 서브채널 A(702)로 전달될 것이다. 이러한 방식으로, 서로 다른 응용프로그램들이 사용자 서브채널 A, B(702, 704) 중 어느 하나와 관련될 수 있다.

CDC 서브채널(706)은 고정 비트 속도와 고정 프레이밍 코드를 가지는 서브채널로서, CDC 서브채널(706)의 비트속도와 프레이밍 코드를 가지는 관련 데이터가 CDC 서브채널(706)로 전달될 것이다. CDC 서브채널(706)은 대역내 CDC 데이터를 수신하도록 설계된다. CDC 데이터 포맷이 고정되기 때문에, CDC 서브채널(706)은 사용자 서브채널(702, 704)보다 훨씬 작은 배열(configuration)을 필요로하고, 훨씬 유동성이 적다(less flexible). 서브채널(706)은 다음의 배열을 가지는 사용자 서브채널과 등가이다. 즉, 1) 패킷 주소 여파를 위해 배열된 네트워크 라우팅 필터(즉, 12비트 마스크), 2) NABTS 처리 동작, 3) 특정 데이터 처리 동작.

사용자 서브채널처럼, CDC 서브채널(706)은 데이터가 액티브 비디오에 존재하는 지를 주사선 디렉토리가 표시하지 않을 경우 VBI 내 데이터를 항상 찾는 것을 그만둔다. CDC 서브채널(706)은 비디오 락 모드 중에서만 액티브하다. CDC 서브채널(706)에 대한 패킷 주소 필터(706a)는 네트워크 라우팅 필터(702a-n, 704a-n)와 동일한 기능을 실행한다. 단, CDC 서브채널(706)을 통한 데이터 종류, 포맷, 비트 속도 입력이 고정되기 때문에 패킷 주소 필터(706a)가 고정되는 점은 예외이다.

어떤 서브채널(702-708)과 관련된 어떤 프레이밍 코드도 EIBD(400)에 의해 검출되지 않는 경우에, 데이터는 버려진다.

서비스 데이터 채널(SDC)(708)은 ESP(422)와 EUP(424)에 의해 설정 및 배열될 수 있는 모토롤라 고속 SDC 데이터를 수신하도록 설계된다. 그외 다른 서브채널과는 달리, SDC 서브채널(708)은 획득 모드와 비디오 락 모드 중 모두에서 동작한다. SDC 서브채널(708)은 동기화 발생에 필요한 정보를 얻는데 사용된다. 획득 모드에서, SDC 서브채널(708)은 데이터용 전체 비디오 필드를 검색한다. 비디오 락을 얻을 경우, SDC 서브채널(708)은 주사선 디렉토리에 관계없이 데이터 검색을 VBI로 제한한다.

SDC 서브채널(708)과 그외 다른 서브채널과의 또다른 차이점은 SDC 데이터가 바이트 싱크 대신에 프레이밍 코드로 "고유 워드(unique word)"를 이용하는 점이다.

각 사용자 서브채널(702, 704)은 단일 데이터 종류를 한번에 처리할 수 있도록 배열된다. 여러 사용자 서브채널(702, 704)을 가지는 것은 본 발명으로 하여금 다수의 서로 다른 응용프로그램을 지원할 수 있는 융통성을 제공하게 한다. 예를 들어, 사용자 서브채널 A(702)는 NABTS 데이터 패킷 구조(602)를 이용하여 다수의 응용프로그램을 지원할 수 있다. 데이터의 서로 다른 논리 스트림은 도 5를 참고하여 설명한 바와 같이 네트워크 라우팅 필터(702a-n)에 의해 수신 응용프로그램까지 전달될 것이다.

예를 들어, 사용자 서브채널(702, 704)이 단일 데이터 종류를 수신하도록 초기에 배열되기 때문에, 그리고 사용자 서브채널 A(702)가 NABTS 데이터 패킷 구조(602)를 수신하도록 배열될 경우, 사용자 서브채널 A(702)는 일본 텔레텍스트 데이터 패킷 구조(608)를 동시에 처리할 수 없을 것이다. 따라서, 이 구조(608)는 사용자 서브채널 B(704)에 의해 처리될 수 있다. 단지 두 사용자 서브채널(702, 704)만이 여기서 설명되고 있으나, 여러 서브채널이 필요에 따라 제공될 수 있다. 추가적으로, 사용자 서브채널(702, 704)이 배열 및 조절가능하기 때문에, 사용자 서브채널 A(702)와 사용자 서브채널 B(704)가 일본 텔레텍스트 데이터 패킷 구조(608)를 처리하기를 사용자가 바랄 경우, EIBD(400)이 이러한 방식으로 배열될 수 있다. 사용자 서브채널(702, 704)은 두 별개의 데이터 포맷을 수신하도록 배열될 수 있고, 또는 동일 포맷을 취하는 다량의 데이터 스트림을 제공하도록 조합될 수 있다.

사용자 서브채널 A와 B(702, 704)는 EUP(424) 내에서 응용프로그램에 의해 사용될 데이터를 수신한다. 사용자 서브채널 A, B는 비디오 락 모드 중에서만 액티브하다. 각각의 사용자 서브채널은 풀-필드 데이터(full-field of data)까지 비디오 주사선의 조합에 삽입되는 데이터를 수신할 수 있다. 데이터는 홀수 비디오 필드나 짝수 비디오 필드 중 하나에서 수신될 수 있고, 두 필드 모두에서 수신될 수도 있다. 기준값으로는, 두 필드의 VBI 부분의 데이터를 서브채널(702, 704)이 항상 검색한다.

각각의 사용자 서브채널은 다음 종류의 데이터를 처리하도록 독립적으로 배열될 수 있다. 즉, a) 순수 데이터("raw" data)(WST, 일본 텔레텍스트 등을 포함),b) 일반 NABTS, c) 모토롤라 NABTS 포맷의 데이터를 처리하도록 독립적으로 배열될 수 있다. 순수 데이터란 대역내 데이터에 대한 NABTS 표준에 부합하지 않으면서도 최소한 16비트의 클럭 싱크와 최소한 8비트의 바이트 싱크를 내장하는 데이터 종류를 말한다. WST와 일본 텔레텍스트처럼 여러 국제적 텔레텍스트 포맷이 명확한 데이터 포맷이지만, EIBD 수신기의 용도에서 이들은 순수 데이터로 분류된다. 순수 데이터 상에서 실행되는 처리는 네트워크 여파에 제한된다. NABTS 데이터는 데이터 패킷층에서, 그리고 데이터 그룹층에서 부가적으로 NABTS 표준에 부합하는 데이터를 말한다. 네트워크 여파에 더하여, NABTS 서브채널은 데이터 일체성 여파를 제공한다.

어떤 데이터 처리도 SDC 서브채널(708) 상에서 실행되지 않는다. 서브채널(702-708)은 서로 다른 데이터 종류를 동시에 수신할 수 있게 EIBD(400)를 배열한다. 주어진 비디오 주사선 상에서 데이터 패킷이 다중 서브채널에서 감지되는 것이 가능하지만, EIBD(400)는 다음의 우선순위에 따라 단일 서브채널에서 수신한 것처럼 각각의 수신된 패킷의 한 사본만을 처리할 것이다. 1) SDC 서브채널(708), 2) CDC 서브채널(706), 3) 사용자 서브채널 A(702), 4) 사용자 서브채널 B(704)가 앞서 언급한 우선순위이다.

구현된 프로세서 설계로 인해, EIBD(400)는 네트워크 라우팅 필터보다 훨씬 정교한 데이터 처리를 제공할 수 있다. 순방향 오류 교정(FEC), 데이터 해역, 인증, 접근 제어 등의 하이-레벨 기능이 EIBD 하드웨어에서 모두 구현될 수 있고, 따라서, 시스템 프로세서의 부담을 최소화할 수 있다.

Claims

CATV 망에서 CATV 비디오 신호 내 한 개 이상의 데이터 패킷을 수신하기 위한 시스템으로서,

상기 시스템은 샘플러, 데이터 검출기, 데이터 프로세서, 메모리를 포함하고,

상기 샘플러는 상기 CATV 비디오 신호를 샘플링하고 비디오 신호 샘플을 출력하며,

상기 데이터 검출기는 상기 비디오 신호 샘플을 수신하고 상기 데이터 패킷을 검출하며 상기 데이터 패킷을 출력하고,

상기 데이터 프로세서는 상기 데이터 패킷을 분석하고 데이터 패킷의 수신지를 결정하며,

상기 메모리는 데이터 프로세서에 의해 요청될 때까지 데이터 패킷을 선택적으로 저장하며, 이에 의해 상기 데이터 패킷은 NABTS, 일본 텔레텍스트, WST의 포맷 중 어느 하나를 포함할 수 있는 것을 특징으로 하는 시스템.
제 1 항에 있어서,

상기 데이터 검출기는 데이터 슬라이서를 추가로 포함하고,

상기 데이터 슬라이서는 상기 비디오 신호 샘플을 수신하고 상기 비디오 신호 샘플로부터 한계 레벨을 결정하며, 상기 한계 레벨을 패킷 내 잔여 신호 샘플과비교하고, 이에 의해,

상기 한계 레벨보다 큰 레벨을 가지는 비디오 신호 샘플은 논리값 1의 이진 샘플로 결정되고, 상기 한계 레벨보다 작은 값을 가지는 신호 샘플은 논리값 0의 이진 샘플로 결정되는 것을 특징으로 하는 시스템.
제 2 항에 있어서, 상기 데이터 검출기는 상기 이진 샘플의 데이터 속도를 결정하기 위한 검출 논리 유닛을 추가로 포함하는 것을 특징으로 하는 시스템.
제 3 항에 있어서, 상기 데이터 검출기는 상기 데이터 속도로부터 데이터 종류를 결정하기 위해 제어 논리 유닛을 추가로 포함하는 것을 특징으로 하는 시스템.
제 1 항에 있어서, 상기 데이터 검출기가 상기 데이터 패킷 내 프레이밍 코드를 검출하기 위해 프레이밍 코드 검출기를 추가로 포함하는 것을 특징으로 하는 시스템.
제 5 항에 있어서,

상기 프레이밍 코드 검출기는 한 개 이상의 프레이밍 코드 코럴레이터를 포함하고,

상기 프레이밍 코드 코럴레이터는 유입 데이터 패킷의 프레이밍 코드를 예상프레이밍 코드와 상관시키고 동일한 비트 수를 결정하는 것을 특징으로 하는 시스템.
제 6 항에 있어서,

상기 프레이밍 코드 코럴레이터는 비교기를 포함하고,

상기 비교기는 상기 동일한 비트 수를 지정 한계값과 비교하고 상기 비트 수가 상기 한계값을 넘을 경우 제어 신호를 출력하는 것을 특징으로 하는 시스템.
제 1 항에 있어서, 상기 데이터 패킷을 전달하기 위해 한 개 이상의 네트워크 필터를 가지는 데이터 프로세서를 추가로 포함하는 것을 특징으로 하는 시스템.
제 8 항에 있어서, 각각의 네트워크 필터는 해밍 암호화(Hamming encoded)된 패킷을 좌우하는 제 1 데이터 경로, 비-해밍 암호화(non-Hamming encoded)된 데이터 패킷을 좌우하는 제 2 데이터 경로, 상기 데이터 경로 사이를 선택하는 스위치를 포함하는 것을 특징으로 하는 시스템.
제 9 항에 있어서,

상기 네트워크 필터는 비교기를 추가로 포함하고,

상기 비교기는 유입 데이터 패킷의 헤더를 지정 주소와 비교하고 일치하는 데이터 비트의 수를 결정하는 것을 특징으로 하는 시스템.
제 1 항에 있어서, 지정 인터럽트 스케쥴에 따라 데이터를 선택적으로 저장하고 검색하는, DRAM과 DRAM 제어기를 추가로 포함하는 것을 특징으로 하는 시스템.