KR20020012862A - Non-inverting gain control Amplifier having functions of DC level shift and low-pass-filter - Google Patents

Non-inverting gain control Amplifier having functions of DC level shift and low-pass-filter Download PDF

Info

Publication number
KR20020012862A
KR20020012862A KR1020000046095A KR20000046095A KR20020012862A KR 20020012862 A KR20020012862 A KR 20020012862A KR 1020000046095 A KR1020000046095 A KR 1020000046095A KR 20000046095 A KR20000046095 A KR 20000046095A KR 20020012862 A KR20020012862 A KR 20020012862A
Authority
KR
South Korea
Prior art keywords
input terminal
voltage
operational amplifier
resistor
gain control
Prior art date
Application number
KR1020000046095A
Other languages
Korean (ko)
Inventor
장종백
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000046095A priority Critical patent/KR20020012862A/en
Publication of KR20020012862A publication Critical patent/KR20020012862A/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE: A non-inversion gain control amplifier having a DC voltage level shift function and a low frequency filtering function is provided, which reduces a layout area and power consumption and improves an offset voltage characteristics. CONSTITUTION: The non-inversion gain control amplifier comprises an operational amplifier, a feedback capacitor(C21) and a feedback variable resistor(R25) having a low frequency filtering function, and input resistors(R21,R23) and variable resistors(R22,R24) for a voltage gain and DC voltage level shift function. The feedback capacitor and the feedback variable resistor determine a frequency characteristics of a low frequency filter, and its amplitude is R25/R21 and its phase is inverted. The resistor(R21,R23) and the variable resistors(R22,R24,R25) determine a DC voltage gain value. The variable resistor(R24) and the variable resistor(R25) are connected with an external input signal(Vofst) to perform the DC voltage level shift function.

Description

직류전압레벨쉬프트기능과 저주파여파기능을 가지는 비반전 이득조절 증폭기{Non-inverting gain control Amplifier having functions of DC level shift and low-pass-filter}Non-inverting gain control amplifier having functions of DC level shift and low-pass-filter}

본 발명은 반도체 집적회로에 관한 것으로서, 특히 디지털 비디오 디스크 플레이어와 콤팩트디스크 리드/라이트에 채용되는 저주파여파기능, 직류전압레벨쉬프트기능 및 전압이득조절기능을 수행하는 비반전 이득조절 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor integrated circuits, and more particularly, to a non-inverting gain control amplifier that performs a low frequency filtering function, a DC voltage level shifting function, and a voltage gain adjusting function employed in digital video disc players and compact disc read / write.

비반전 이득조절 증폭기는 시스템에서의 입력 단에 위치하여 입력신호를 처리하기 적당한 신호로 가공하는 역할이 필요할 때 사용된다. 비반전 이득조절 증폭기가 비디오 디스크 플레이어와 콤팩트디스크에서 사용되는 경우, 포토다이오드에 의해 픽업된 신호들의 출력레벨이 차이가 있고 잡음도 있으므로 이를 제거하고 파형의 신호차이를 서로 같도록 이득을 조절하며 신호레벨을 처리하기 용이한 레벨로 쉬프트 시킨다.Non-inverting gain-controlled amplifiers are used at the input stage of the system where they need to be processed into signals suitable for processing the input signal. When a non-inverting gain control amplifier is used in a video disc player and a compact disc, the output level of the signals picked up by the photodiode is different and there is noise. Shift the level to a level that is easy to handle.

도 1은 종래의 비반전 이득조절 증폭기의 예를 나타내는 회로도이다.1 is a circuit diagram showing an example of a conventional non-inverting gain control amplifier.

도 1에 도시된 종래의 비반전 이득조절 증폭기는 3단으로 이루어져 있는 데,Conventional non-inverting gain control amplifier shown in Figure 1 consists of three stages,

첫째 단은 연산증폭기(10), 입력신호(Vin)와 연산증폭기(10)의 부의 입력단자 사이의 저항(R11), 네거티브 피드백 되는 커패시터(C11), 네거티브 피드백 되는 저항(R12)을 구비한다.The first stage includes an operational amplifier 10, a resistor R11 between the input signal Vin and the negative input terminal of the operational amplifier 10, a negative feedback capacitor C11, and a negative feedback resistor R12.

둘째 단은 연산증폭기(12), 첫 째 단의 출력(100)과 연산증폭기(12)의 양의 입력단자 사이의 저항(R13), 전압이득조절용 외부입력단자(Vc)와 연산증폭기(12)의양의 입력단자 사이의 가변저항(R15), 전압이득조절용 외부입력단자(Vc)와 연산증폭기(12)의 부의 입력단자 사이의 저항(R14), 연산증폭기(12)의 출력단자(110)와 연산증폭기(12)의 부의 입력단자 사이의 가변저항(R16)을 구비한다.The second stage is the operational amplifier 12, the resistor R13 between the output 100 of the first stage and the positive input terminal of the operational amplifier 12, the external input terminal Vc and the operational amplifier 12 for voltage gain control. Variable resistor (R15) between positive input terminal, voltage gain control external input terminal (Vc) and resistor (R14) between negative input terminal of operational amplifier 12, output terminal 110 of operational amplifier 12 and A variable resistor (R16) is provided between the negative input terminals of the operational amplifier 12.

셋째 단은 연산증폭기(14), 둘 째 단의 출력(110)과 연산증폭기(14)의 부의 입력단자 사이의 저항(R17), 직류전압레벨쉬프트를 위한 외부입력단자(Vofst)와 연산증폭기(14)의 부의 입력단자 사이의 저항(R18), 출력단자(Vo)와 연산증폭기(14)의 부의 입력단자 사이의 저항(R19)을 구비한다.The third stage is the operational amplifier 14, the resistance (R17) between the output 110 of the second stage and the negative input terminal of the operational amplifier 14, the external input terminal (Vofst) and the operational amplifier (for DC voltage level shift) 14 is provided with a resistor R18 between the negative input terminal and the output terminal Vo and a resistor R19 between the negative input terminal of the operational amplifier 14.

상술한 세 개의 단에서, 첫째 단은 저주파여파기능을 하고, 둘째 단은 전압이득을 조절하며, 마지막 단은 직류전압레벨쉬프트기능을 각각 수행한다.In the three stages described above, the first stage performs the low frequency filtering function, the second stage adjusts the voltage gain, and the last stage performs the DC voltage level shift function, respectively.

상기와 같은 단계로 세 가지 기능을 수행하는 종래의 회로는 사용되는 연산증폭기의 전기적 특성, 특히 오프셋 전압을 고려하여 설계되어야 한다. 왜냐하면 연산증폭기가 제조당시부터 고유하게 가지는 입력 오프셋 전압은 연산증폭기 주변의 회로를 구성하는 소자정수 값에 의해 상당히 큰 출력 오프셋 전압으로 나타날 수 있기 때문이다.The conventional circuit that performs the three functions in the above steps should be designed in consideration of the electrical characteristics of the operational amplifier used, in particular the offset voltage. This is because the input offset voltage inherently possessed by the operational amplifier may appear as a large output offset voltage by the device constant value constituting the circuit around the operational amplifier.

예를 들어 첫 번째 연산증폭기(10)의 입력 오프셋 전압을 Voff라 하면, 입력신호(Vin)가 동작기준전압설정용 외부인가신호(VR)와 같은 때에도 수학식 1과 같은 값의 출력 오프셋 전압이 첫째 단의 출력(100)에 나타난다.For example, when the input offset voltage of the first operational amplifier 10 is Voff, even when the input signal Vin is the same as the external application signal VR for setting the operation reference voltage, the output offset voltage having the same value as in Equation 1 is obtained. It appears at the output 100 of the first stage.

둘째 단의 연산증폭기(12)도 Voff의 입력 오프셋전압을 가진다면 둘째 단의입력신호가 영(Zero)인 상태에서도 둘째 단의 출력(110)에 수학식 2와 같은 값의 출력 오프셋전압이 나타난다.If the operational amplifier 12 of the second stage also has an input offset voltage of Voff, the output offset voltage of the value shown in Equation 2 appears in the output 110 of the second stage even when the input signal of the second stage is zero. .

마찬가지로 셋째 단의 연산증폭기(14)가 가지는 Voff 때문에 R17에 전류(I17)가 흐르게 된다. 출력은 저항 R17에 흐르는 전류(I17)와 저항 R18에 흐르는 전류(I18)에 의하여 결정되므로 원하는 출력전압이 얻어지지 않는다.Similarly, current I17 flows through R17 due to Voff of the operational amplifier 14 of the third stage. Since the output is determined by the current I17 flowing in the resistor R17 and the current I18 flowing in the resistor R18, the desired output voltage is not obtained.

이와 같이 상술한 종래의 비반전 이득조절 증폭기에서는 3단의 회로가 필요하고, 각각의 단에 연산증폭기가 사용되므로 레이아웃 면적이 상당히 크고, 전력소모가 증가하는 단점이 있다. 특히 각각의 단에서 발생한 고유한 오프셋전압이 계속해서 다음 단에 전달되어 누적되기 때문에 회로의 전기적 특성을 열화 시키는 단점이 있다.As described above, in the conventional non-inverting gain control amplifier described above, three stages of circuits are required, and since operational amplifiers are used in each stage, the layout area is considerably large, and power consumption is increased. In particular, since the unique offset voltage generated at each stage continues to be transferred to the next stage and accumulates, there is a disadvantage of degrading the electrical characteristics of the circuit.

따라서 본 발명이 이루고자 하는 기술적 과제는, 레이아웃 면적과 전력소모를 줄이고 출력 오프셋전압특성을 개선하면서 저주파 여파기능, 전압이득조절기능 및 직류전압레벨쉬프트기능을 수행하는 비반전 이득조절 증폭기를 제공하는 것이다.Accordingly, an object of the present invention is to provide a non-inverting gain control amplifier which performs a low frequency filtering function, a voltage gain control function and a DC voltage level shift function while reducing layout area and power consumption and improving output offset voltage characteristics. .

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 종래의 비반전 이득조절 증폭기의 예를 나타내는 회로도1 is a circuit diagram showing an example of a conventional non-inverting gain control amplifier.

도 2는 본 발명의 제 1 실시 예에 따른 비반전 이득조절 증폭기를 나타내는 회로도2 is a circuit diagram illustrating a non-inverting gain control amplifier according to a first embodiment of the present invention.

도 3은 본 발명의 제 2 실시 예에 따른 비반전 이득조절 증폭기를 나타내는 회로도3 is a circuit diagram illustrating a non-inverting gain control amplifier according to a second embodiment of the present invention.

도 4는 도 1에 도시된 종래의 회로의 동작시 각 신호들의 컴퓨터 시뮬레이션 파형도(입력 오프셋전압이 20[mV; mili-volts]인 경우)4 is a computer simulation waveform diagram of signals in the operation of the conventional circuit shown in FIG. 1 (when the input offset voltage is 20 [mV; mili-volts]).

도 5는 도 2에 도시된 제 1 실시 예에 따른 회로의 동작시 각 신호들의 컴퓨터 시뮬레이션 파형도(입력 오프셋전압이 20mV인 경우)FIG. 5 is a computer simulation waveform diagram of signals in the operation of the circuit according to the first embodiment shown in FIG. 2 (when the input offset voltage is 20 mV).

도 6은 도 1에 도시된 종래의 회로의 동작시 각 신호들의 컴퓨터 시뮬레이션 파형도(입력 오프셋전압이 없는 경우)FIG. 6 is a computer simulation waveform diagram of signals in the operation of the conventional circuit shown in FIG. 1 (without input offset voltage). FIG.

도 7은 도 2에 도시된 제 1 실시 예에 따른 회로의 동작시 각 신호들의 컴퓨터 시뮬레이션 파형도(입력 오프셋전압의 없는 경우)FIG. 7 is a computer simulation waveform diagram of signals in the operation of the circuit according to the first embodiment shown in FIG. 2 (without an input offset voltage).

상기 기술적 과제를 달성하기 위한 본 발명의 비반전 이득조절 증폭기는, 연산증폭기, 연산증폭기의 출력단자와 연산증폭기의 부의 입력단자사이에 연결되어저주파여파기의 주파수특성을 결정하는 커패시터, 연산증폭기의 출력단자와 연산증폭기의 부의 입력단자사이에 연결되어 전압이득을 조절하는 가변저항, 직류전압레벨쉬프트를 위한 외부입력단자와 연산증폭기의 부의 입력단자사이에 연결되어 전압이득조절에 관여하는 가변저항, 동작기준전압 설정을 위한 외부입력단자와 연산증폭기의 부의 입력단자사이에 연결되는 저항, 동작기준전압 설정을 위한 외부입력단자와 연산증폭기의 양의 입력단자사이에 연결되어 동작기준전압의 설정과 전압이득을 조절하는 가변저항, 외부입력단자와 연산증폭기의 양의 입력단자사이에 연결되는 저항을 구비하는 것을 특징으로 한다.The non-inverting gain control amplifier of the present invention for achieving the technical problem is connected between the output terminal of the operational amplifier, the operational amplifier and the negative input terminal of the operational amplifier to determine the frequency characteristics of the low frequency filter, the output of the operational amplifier Variable resistor connected between terminal and negative input terminal of operational amplifier to adjust voltage gain, Variable resistor connected to external input terminal for DC voltage level shift and negative input terminal of operational amplifier to control voltage gain, operation A resistor is connected between the external input terminal for setting the reference voltage and the negative input terminal of the operational amplifier, and is connected between the external input terminal for setting the operation reference voltage and the positive input terminal of the operational amplifier to set the operation reference voltage and gain the voltage. Variable resistor to adjust the resistance between the external input terminal and the positive input terminal of the operational amplifier. It is characterized by including.

또한 상기 본 발명에 따른 비반전 이득조절 증폭기는 상기 연산증폭기의 양의 입력단자와 전원전압사이에 커패시터를 더 구비할 수 있다.In addition, the non-inverting gain control amplifier according to the present invention may further include a capacitor between the positive input terminal of the operational amplifier and the power supply voltage.

상기한 본 발명은 종래의 회로에 비해서 사용하는 연산증폭기의 개수를 줄이므로 레이아웃 면적과 전력소모를 줄인다. 특히 오프셋전압특성이 개선되기 때문에 전기적 특성이 개선된 저주파여파기능, 전압이득조절기능 및 직류전압레벨쉬프트기능을 수행할 수 있는 장점이 있다.As described above, the present invention reduces the number of operational amplifiers used in comparison with conventional circuits, thereby reducing layout area and power consumption. In particular, since the offset voltage characteristic is improved, there is an advantage that the low frequency filter function, the voltage gain control function, and the DC voltage level shift function, which have improved electrical characteristics, can be performed.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. For each figure, like reference numerals denote like elements.

도 2는 본 발명의 제 1 실시 예에 따른 비반전 이득조절 증폭기의 회로도이다.2 is a circuit diagram of a non-inverting gain control amplifier according to a first embodiment of the present invention.

도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 비반전 이득조절 증폭기는연산증폭기, 저주파 여파기능을 하는 피드백 커패시터와 피드백 가변저항, 전압이득과 직류전압 레벨 쉬프트기능을 위한 입력저항 과 가변저항을 구비한다.Referring to FIG. 2, the non-inverting gain control amplifier according to the first embodiment of the present invention includes an operational amplifier, a feedback capacitor having a low frequency filtering function, a feedback variable resistor, an input resistance and a variable for a voltage gain and a DC voltage level shift function. With resistance.

상기 피드백 커패시터(C21)와 상기 피드백 가변저항(R25)은 저주파 여파기의 주파수 특성을 결정하게 되며, 그 크기는 R25/R21이고 위상은 반전된다. 상기 저항 R21, R23과 상기 가변저항 R22, R24, R25는 직류전압 이득 값을 결정한다. 상기 가변저항 R24와 상기 가변저항 R25는 외부입력신호(Vofst)와 결합하여 직류전압 레벨 쉬프트 기능을 한다.The feedback capacitor C21 and the feedback variable resistor R25 determine the frequency characteristics of the low frequency filter, the magnitude of which is R25 / R21, and the phase is inverted. The resistors R21 and R23 and the variable resistors R22, R24 and R25 determine a DC voltage gain value. The variable resistor R24 and the variable resistor R25 are coupled to an external input signal Vofst to perform a DC voltage level shift function.

먼저 이 회로가 저주파여파기능, 전압이득조절기능 및 직류전압레벨쉬프트기능을 수행하는 가를 살펴본다.First, we will see if the circuit performs low frequency filter function, voltage gain control function and DC voltage level shift function.

도 2에 도시된 비반전 이득조절 증폭기의 컷오프주파수(fc)는 수학식 3과 같은 값을 갖는다.The cutoff frequency fc of the non-inverting gain control amplifier shown in FIG. 2 has a value as shown in Equation 3 below.

또한 가변저항 R24와 가변저항 R25가 동일하다면 직류전압이득(Av)은 수학식 4와 같은 값을 갖는다.In addition, if the variable resistor R24 and the variable resistor R25 are the same, the DC voltage gain Av has the same value as in Equation 4.

상기 회로가 반도체 집적회로에 제조되는 경우, 저항 열과 이 저항을 연결하는 스위치, 스위치를 온/오프 시키는 디지털 제어신호를 이용하여 R22, R24(또한,R25)의 저항 값을 설계자 임의대로 선택할 수 있고, 그에 따라 전압이득 값을 변화시킬 수 있다.When the circuit is manufactured in a semiconductor integrated circuit, the resistance values of R22 and R24 (also R25) can be arbitrarily selected by a designer using a resistor string, a switch connecting the resistors, and a digital control signal for turning the switch on and off. Therefore, the voltage gain value can be changed accordingly.

또한 R24와 외부입력신호단자(Vofst)를 이용하여 직류전압레벨쉬프트기능을 수행한다. 예를 들어, 동작기준전압 설정용 외부입력단자(VR)에 2.5V(Volts)가 인가되고 외부입력단자(Vin)에도 2.5V가 인가되면 연산증폭기(20)의 양의 입력단자(200)는 2.5V가 된다. 따라서 연산증폭기의 부의 입력단자도 2.5V가 되므로 저항 R23에는 전류가 흐르지 않는다. 그러나 외부입력단자신호(Vofst)가 3.35V이면 입력가변저항 R24에는 오프셋전류(Iofst)가 수학식 5와 같은 값을 갖는다.Also, DC voltage level shift function is performed by using R24 and external input signal terminal (Vofst). For example, when 2.5V (Volts) is applied to the external input terminal VR for operating reference voltage setting and 2.5V is also applied to the external input terminal Vin, the positive input terminal 200 of the operational amplifier 20 is 2.5V. Therefore, since the negative input terminal of the operational amplifier also becomes 2.5V, no current flows through the resistor R23. However, if the external input terminal signal Vofst is 3.35V, the offset current Iofst has the same value as in Equation 5 in the input variable resistor R24.

이 오프셋전류는 연산증폭기의 피드백 가변저항 R25를 통하여 흐른다. 가변저항 R24가 가변저항 R25와 동일하다고 하면, 이 오프셋전류에 의한 R25(즉R24)의 전압강하(Vdrop)는 수학식 6과 같은 값을 가진다.This offset current flows through the feedback variable resistor R25 of the operational amplifier. If the variable resistor R24 is equal to the variable resistor R25, the voltage drop Vdrop of R25 (that is, R24) due to this offset current has the same value as in Equation (6).

따라서 출력단자(Vo)에 나타나는 최종전압은 수학식 7과 같다.Therefore, the final voltage appearing at the output terminal Vo is expressed by Equation 7.

즉 1.65V의 원하는 출력전압을 만들어 다음 단에 공급하므로 직류전압레벨쉬프트기능을 수행함을 알 수 있다.That is, it makes DC output voltage level shift function by making the desired output voltage of 1.65V and supplying it to the next stage.

도 3은 본 발명의 제 2 실시 예에 따른 비반전 이득조절 증폭기의 회로도이다.3 is a circuit diagram of a non-inverting gain control amplifier according to a second embodiment of the present invention.

도 3을 참조하면, 본 발명의 제 2 실시 예에 따른 비반전 이득조절 증폭기는 연산증폭기(30), 저주파여파기능을 하는 피드백 커패시터(C31)와 피드백 가변저항(R35), 전압이득을 위한 입력저항(R31, R33)과 가변저항(R32, R34), 저주파여파기의 주파수응답특성을 개선하기 위한 커패시터(C32)를 구비한다.Referring to FIG. 3, the non-inverting gain control amplifier according to the second embodiment of the present invention includes an operational amplifier 30, a feedback capacitor C31 having a low frequency filtering function, a feedback variable resistor R35, and an input for voltage gain. Resistors R31 and R33, variable resistors R32 and R34, and capacitor C32 for improving the frequency response characteristics of the low frequency filter are provided.

이하 도 3을 참조하여 본 발명의 제 2 실시 예에 따른 비반전 이득조절 증폭기회로의 동작이 설명된다.Hereinafter, the operation of the non-inverting gain control amplifier circuit according to the second embodiment of the present invention will be described with reference to FIG. 3.

도 3에서의 구성요소들은 도 2에서의 각각의 구성요소들과 서로 일치하나 도 3에 추가되는 커패시터(C32)만 다를 뿐이다. 이 커패시터(C32)는 다른 기능에는 영향을 주지 않고 저주파여파기의 차수에만 영향을 주므로 이 것을 위주로 설명한다.The components in FIG. 3 coincide with each other in FIG. 2 but differ only in the capacitor C32 added to FIG. This capacitor C32 only affects the order of the low frequency filter without affecting other functions, and this description will be mainly given here.

도 3에서의 컷오프주파수를 계산하기 위하여 먼저 입력신호단자(Vin)와 연산증폭기(30)의 양의 입력단자(300) 사이의 전달함수를 구할 때 저항 R32와 R31은 같다고 하면 수학식 8과 같은 값을 갖는다.In order to calculate the cutoff frequency in FIG. 3, first, when the transfer function between the input signal terminal Vin and the positive input terminal 300 of the operational amplifier 30 is obtained, the resistances R32 and R31 are equal to Equation 8; Has a value.

수학식 8에서 병렬저항을 따로 계산하면 수학식 9와 같은 값이 된다.When the parallel resistance is separately calculated in Equation 8, the same value as Equation 9 is obtained.

수학식 9를 근거로 수학식 8을 다시 정리하면 수학식 10을 얻는다.Based on Equation 9, Equation 8 is rearranged to obtain Equation 10.

마찬가지로 연산증폭기의 양의 입력단자 V300과 출력단자 Vo사이의 전달함수를 구하면, 수학식 11과 같은 값을 갖는다.Similarly, when the transfer function between the positive input terminal V300 and the output terminal Vo of the operational amplifier is obtained, it has the value shown in Equation (11).

수학식 10과 수학식11로부터 Vin과 Vo 사이의 전달함수는 수학식 12와 같다.The transfer function between Vin and Vo from Equations 10 and 11 is equal to Equation 12.

이상으로 2차의 저주파여파기로 동작함을 알았다. 2차 이상 고차의 저주파여파기의 설계를 위해서는, 동작기준전압설정용 외부입력신호단자(VR) 다음의 R32 앞에 커패시터를 병렬 연결하여 한 쪽 마디는 노드 300에 다른 쪽은 접지(GND)시키는 형태의 회로를 추가하면 된다.It was found that the second low frequency filter operates as above. For the design of low frequency filter with higher order than 2nd order, capacitors are connected in parallel in front of R32 next to external input signal terminal (VR) for operation reference voltage setting, so that one node is connected to node 300 and the other is grounded (GND). Just add a circuit.

앞에서 살펴본 바와 같이 본 발명에 따른 비반전 이득조절 증폭기는 기능 면에서는 도 1에 도시된 종래의 비반전 이득조절 증폭기와 동등함을 이해하였으므로 이제는 오프셋전압특성이 개선되는 지를 살펴본다.As described above, since the non-inverting gain control amplifier according to the present invention is understood to be equivalent to the conventional non-inverting gain control amplifier shown in FIG. 1 in terms of function, the present invention looks at whether the offset voltage characteristic is improved.

입력오프셋전압을 중심으로 기존의 회로인 도 1과 본 발명의 실시예인 도 2의 회로를 고찰하면, 회로를 구성하는 연산증폭기의 숫자를 비교하는 것으로도 직관적으로 그 개선점이 분명함을 알 수 있다. 종래의 회로에서 사용된 연산증폭기와 본 발명의 실시 예에서 사용한 연산증폭기의 전기적 특성이 같고, 전압이득이 1이라고 가정한다.Considering the circuit of FIG. 1, which is a conventional circuit, and FIG. 2, which is an embodiment of the present invention, based on the input offset voltage, it can be seen that the improvement is intuitively made by comparing the number of operational amplifiers constituting the circuit. Assume that the operational amplifier used in the conventional circuit is the same as the electrical characteristics of the operational amplifier used in the embodiment of the present invention, the voltage gain is 1.

도 1에 도시된 종래의 회로에서는 첫째 단, 둘째 단, 셋째 단의 오프셋전압은 서로 더하여져서 출력단(Vo)에 나타난다. 그러나 본 발명의 실시 예에서 알 수 있는 것과 같이 하나의 연산증폭기를 사용하는 본 발명의 경우, 종래의 회로에 비해서 약 1/3의 오프셋전압이 예상된다. 더구나 2개의 연산증폭기가 생략됨에 따라 회로가 차지하는 칩에서의 면적도 줄어들게 되므로, 회로 설계자에게 연산증폭기의 기타 전기적 특성과 아울러 오프셋특성을 더 좋게 설계할 수 있는 공간이 생긴다. 따라서 오프셋전압만을 고려하여 보면 종래의 회로보다 훨씬 성능이 개선된 회로를 디자인 할 수 있다.In the conventional circuit shown in Fig. 1, the offset voltages of the first, second and third stages are added to each other and appear at the output terminal Vo. However, in the case of the present invention using one operational amplifier as can be seen in the embodiment of the present invention, an offset voltage of about one third is expected in comparison with the conventional circuit. Moreover, the omission of two op amps also reduces the area of the chip occupied by the circuit, giving the circuit designer space to better design offset characteristics as well as other electrical characteristics of the op amp. Therefore, considering only the offset voltage, it is possible to design a circuit with much improved performance than the conventional circuit.

도 4는 도 1에 도시된 종래의 비반전 이득조절 증폭기에서 각각의 오프셋전압을 20mV, 입력단자(Vin)에 2.5V DC전압을 인가했을 때의 출력단(Vo)에서의 전기적 특성을 컴퓨터 시뮬레이션한 파형도를 나타낸다.FIG. 4 is a computer simulation of the electrical characteristics at the output terminal Vo when the offset voltage of 20 mV and 2.5 V DC are applied to the input terminal Vin in the conventional non-inverting gain control amplifier shown in FIG. The waveform diagram is shown.

도 5는 도 2에 도시된 본 발명에 따른 비반전 이득조절 증폭기의 오프셋전압이 20mV, 입력단자(Vin)에 2.5V DC전압을 인가했을 때의 출력단(Vo)에서의 전기적 특성을 컴퓨터 시뮬레이션한 파형도를 나타낸다. 도 4에서는 출력단(Vo)의 값이 2.1962V가 된다. 이는 설계목표치인 1.65V에 비하여 약 0.5462V가량의 오차가 있다. 반면에 도 5에서는 출력단(Vo)의 값이 1.4284V로서 0.2216V의 오차가 생긴다.5 is a computer simulation of the electrical characteristics at the output terminal Vo when an offset voltage of 20 mV and a 2.5 V DC voltage are applied to the input terminal Vin of the non-inverting gain control amplifier according to the present invention shown in FIG. 2. The waveform diagram is shown. In FIG. 4, the value of the output terminal Vo is 2.1962V. This error is about 0.5462V compared to the design target of 1.65V. On the other hand, in FIG. 5, the output terminal Vo has a value of 1.4284V, resulting in an error of 0.2216V.

도 6은 도 1에 도시된 종래의 비반전 이득조절 증폭기 회로에서 오프셋전압이 없는 이상적인 연산증폭기를 사용했다고 가정했을 때의 컴퓨터 시뮬레이션한 파형도 이다.FIG. 6 is a computer simulated waveform diagram assuming that an ideal operational amplifier without offset voltage is used in the conventional non-inverting gain control amplifier circuit shown in FIG.

도 7은 도 2에 도시된 본 발명에 따른 비반전 이득조절 증폭기 회로에서 오프셋전압이 없는 이상적인 연산증폭기를 사용했다고 가정했을 때의 컴퓨터시뮬레이션한 파형도 이다. 오프셋전압이 없는 경우 각각의 회로는 출력특성에 있어서 큰 차이가 없다. 따라서 이상적인 경우라 할 지라도 역시 연산증폭기의 숫자가 작은 경우가 실제 여러 가지 면에서 유리하다고 할 수 있다.FIG. 7 is a computer simulated waveform diagram assuming that an ideal operational amplifier without offset voltage is used in the non-inverting gain control amplifier circuit of FIG. 2 according to the present invention. In the absence of an offset voltage, each circuit has no significant difference in output characteristics. Thus, even in ideal cases, the small number of operational amplifiers can be advantageous in many ways.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 따르는 비반전 이득조절 증폭기회로는, 레이아웃 면적과 전력소모는 줄이고 오프셋전압특성을 개선하면서 저주파여파기능, 전압이득조절기능 및 직류전압레벨쉬프트기능을 수행할 수 있는 장점이 있다.As described above, the non-inverting gain control amplifier circuit according to the present invention has the advantage of performing a low frequency filter function, a voltage gain control function and a DC voltage level shift function while reducing layout area and power consumption and improving offset voltage characteristics. have.

Claims (3)

출력노드;Output node; 양의 입력단자와 부의 입력단자를 갖고 상기출력노드에 연결되는 출력단자를 갖는 연산증폭기;An operational amplifier having a positive input terminal and a negative input terminal and having an output terminal connected to the output node; 상기 출력노드와 상기 연산증폭기의 부의 입력단자 사이에 연결되어 저주파여파기의 주파수 특성을 결정하는 제 1 커패시터;A first capacitor connected between the output node and the negative input terminal of the operational amplifier to determine a frequency characteristic of the low frequency filter; 상기 출력노드와 상기 연산증폭기의 부의 입력단자 사이에 연결되어 저주파여파기의 주파수 특성을 결정하는 제 1 저항;A first resistor connected between the output node and the negative input terminal of the operational amplifier to determine a frequency characteristic of the low frequency filter; 상기 연산증폭기의 부의 입력단자와 직류전압레벨쉬프트용 외부입력단자 사이에 연결되어 상기 제 1 저항과 함께 직류전압레벨쉬프트기능을 수행하는 제 2 저항;A second resistor connected between the negative input terminal of the operational amplifier and an external input terminal for DC voltage level shift to perform a DC voltage level shift function together with the first resistor; 상기 연산증폭기의 부의 입력단자와 동작기준전압 설정용 외부입력단자사이에 연결되어 동작기준전압설정 및 직류전압이득 조절기능을 수행하는 제 3 저항;A third resistor connected between the negative input terminal of the operational amplifier and an external input terminal for setting an operation reference voltage to perform an operation reference voltage setting and a DC voltage gain adjusting function; 상기 연산증폭기의 양의 입력단자와 상기 동작기준전압 설정용 외부입력단자사이에 연결되어 동작기준전압설정 및 직류전압이득 조절기능을 수행하는 제 4 저항; 및A fourth resistor connected between the positive input terminal of the operational amplifier and the external input terminal for setting the operation reference voltage to perform an operation reference voltage setting and a DC voltage gain adjusting function; And 상기 연산증폭기의 양의 입력단자와 외부입력신호단자사이에 연결되어 직류전압이득조절기능을 수행하는 제 5 저항을 구비하는 것을 특징으로 하는 비반전 전압이득 증폭기.And a fifth resistor connected between the positive input terminal of the operational amplifier and an external input signal terminal to perform a DC voltage gain adjusting function. 제 1 항에 있어서, 상기 제 1 저항, 상기 제 2 저항 및 상기 제 4 저항은,The method of claim 1, wherein the first resistor, the second resistor and the fourth resistor, 가변저항을 구비하는 것을 특징으로 하는 비반전 전압이득 증폭기.A non-inverting voltage gain amplifier comprising a variable resistor. 제 1 항에 있어서, 상기 비반전 전압이득 증폭기는,The method of claim 1, wherein the non-inverting voltage gain amplifier, 상기 연산증폭기의 양의 입력단자와 전원전압 사이에 연결된 제 2 커패시터를 더 구비하는 것을 특징으로 하는 비반전 전압이득 증폭기.And a second capacitor connected between the positive input terminal of the operational amplifier and a power supply voltage.
KR1020000046095A 2000-08-09 2000-08-09 Non-inverting gain control Amplifier having functions of DC level shift and low-pass-filter KR20020012862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000046095A KR20020012862A (en) 2000-08-09 2000-08-09 Non-inverting gain control Amplifier having functions of DC level shift and low-pass-filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000046095A KR20020012862A (en) 2000-08-09 2000-08-09 Non-inverting gain control Amplifier having functions of DC level shift and low-pass-filter

Publications (1)

Publication Number Publication Date
KR20020012862A true KR20020012862A (en) 2002-02-20

Family

ID=19682437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000046095A KR20020012862A (en) 2000-08-09 2000-08-09 Non-inverting gain control Amplifier having functions of DC level shift and low-pass-filter

Country Status (1)

Country Link
KR (1) KR20020012862A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417483B2 (en) * 2005-06-23 2008-08-26 Supertex, Inc. Wide-band wide-swing CMOS gain enhancement technique and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417483B2 (en) * 2005-06-23 2008-08-26 Supertex, Inc. Wide-band wide-swing CMOS gain enhancement technique and method therefor

Similar Documents

Publication Publication Date Title
JP3737515B2 (en) Continuous time programmable analog block architecture
US8335328B2 (en) Programmable integrated microphone interface circuit
AU2021202432B2 (en) High linearly wigig baseband amplifier with channel select filter
CN107171650B (en) Variable gain amplifier circuit
US9948244B1 (en) Amplifier with adjustable gain
JP3953590B2 (en) An electronic circuit that converts a differential input voltage to a single-ended output voltage
CN103618509A (en) Frequency compensation differential input amplifying circuit
US5742199A (en) Filter circuit and electronic apparatus
KR20020012862A (en) Non-inverting gain control Amplifier having functions of DC level shift and low-pass-filter
CN203675058U (en) Frequency-compensation differential input amplifying circuit
WO2006008945A1 (en) Video signal output circuit, and electronic device using the circuit
US6218906B1 (en) Amplifier circuit
US7199655B2 (en) Multistage amplifier circuit without interstage coupling capacitor
JPS6378612A (en) Level shifting circuit
US6424210B1 (en) Isolator circuit
CN216490408U (en) Sensitivity adjusting device of operational amplifier
CN216252673U (en) Amplifier with improved slew rate
CN111342818B (en) Filter and method of operation thereof
JP2000101392A (en) Multi-input buffer amplifier and circuit using this
KR100525081B1 (en) Capacitor multiplier circuit
JP3452232B2 (en) Filter circuit and electronic equipment
JPWO2003084059A1 (en) Semiconductor integrated circuit
JPS6161286B2 (en)
JPH0630426B2 (en) Variable gain circuit
KR100265226B1 (en) Voltage control circuit

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination