KR20020011228A - Method of manufacturing a semiconductor device - Google Patents

Method of manufacturing a semiconductor device Download PDF

Info

Publication number
KR20020011228A
KR20020011228A KR1020000044604A KR20000044604A KR20020011228A KR 20020011228 A KR20020011228 A KR 20020011228A KR 1020000044604 A KR1020000044604 A KR 1020000044604A KR 20000044604 A KR20000044604 A KR 20000044604A KR 20020011228 A KR20020011228 A KR 20020011228A
Authority
KR
South Korea
Prior art keywords
transistor region
region
access transistor
driver transistor
concentration impurity
Prior art date
Application number
KR1020000044604A
Other languages
Korean (ko)
Inventor
김용남
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000044604A priority Critical patent/KR20020011228A/en
Publication of KR20020011228A publication Critical patent/KR20020011228A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Abstract

PURPOSE: A method for fabricating a semiconductor device is provided to increase a cell ratio without increasing a cell size. CONSTITUTION: An access transistor region(A) and a driver transistor region(B) are defined by forming an isolation layer(12) in a semiconductor substrate(11). Gate electrodes(14) are formed in the regions(A,B), respectively, and then the first lightly doped impurity region(16) is formed in the driver transistor region(B) only. Next, the first spacers(17) are formed on sidewalls of the gate electrodes(14), respectively, and the second lightly doped impurity region(19) is formed in the access transistor region(A). Therefore, a channel width of the access transistor region(A) is smaller than that of the driver transistor region(B). Thereafter, the second spacers(20) are formed on the respective first spacers(17), and then ion implantation of heavily doped impurity is carried out to form junction areas(21).

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}Method of manufacturing a semiconductor device

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 액세스 트랜지스터 영역의 채널 폭을 드라이버 트랜지스터 영역의 채널 폭보다 좁게 형성하는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device in which the channel width of the access transistor region is formed to be smaller than the channel width of the driver transistor region.

로드 트랜지스터(road transtor), 액세스 트랜지스터(access transtor) 및 드라이버 트랜지스터(driver transtor)로 이루어지는 SRAM의 안정적인 데이터 리텐션(data retention) 기능 및 액세스(access)할 때의 데이터 안정성을 확보하기 위해서는 셀비(cell ratio)가 2보다 커야 한다. 셀비는 드라이버 트랜지스터의 이득/베타 액세스 트랜지스터의 이득으로 결정된다. 즉, SRAM 셀내의 데이터를 읽기 위해서 일정한 전압으로 프리차지(precharge)되어 있는 액세스 트랜지스터가 턴온되면 인버터 래치(inverter latch)의 한쪽 전위가 약간 변동되고, 이 경우에 드라이버 트랜지스터의 전류 구동력이 데이터 안정성을 좌우하게 된다. 여기서 이득비 (beta ratio)는 전자 이동도×게이트 캐패시턴스×폭/길이 정도의 값을 가진다. 즉, 일정한 전자 이동도와 게이트 캐패시턴스에서는 셀비를 높이기 위하여 트랜지스터의 폭/길이의 비율을 크게 하는 방법이 거의 유일하다고 할 수 있다.In order to ensure the stable data retention function of SRAM consisting of a load transistor, an access transistor, and a driver transistor, and data stability at the time of access, ratio) must be greater than two. The cell ratio is determined by the gain of the driver transistor / the gain of the beta access transistor. In other words, when the access transistor precharged to a constant voltage to read data in the SRAM cell is turned on, one potential of the inverter latch is slightly changed, and in this case, the current driving force of the driver transistor reduces the data stability. It will depend. Herein, the beta ratio has a value of electron mobility x gate capacitance x width / length. That is, the method of increasing the width / length ratio of the transistor is almost unique in order to increase the cell ratio at a constant electron mobility and gate capacitance.

그런데, 동일한 트랜지스터의 폭에 대하여 트랜지스터의 길이를 감소시키는 방법은 주어진 프로세스에서 지원해 줄 수 있는 최소값이 정해져 있기 때문에 한계가 있다. 따라서, 주어진 길이에서 폭을 증가시키는 방법을 주로 사용하고 있는데, 이는 셀 면적을 증가시키게 된다. 트랜지스터의 면적을 증가시키면서 셀 면적을 작게 유지하기 위해서는 콘택과 활성 영역의 오버랩이나 소자 분리막 사이의 간격등을 작게 할 수 밖에 없다. 그러나 이 방법은 공정 마진을 상당히 줄이게 되어 결국에는 높은 수율을 얻기 어려워진다.However, the method of reducing the length of a transistor with respect to the width of the same transistor has a limitation because a minimum value that can be supported in a given process is determined. Therefore, the method of increasing the width at a given length is mainly used, which increases the cell area. In order to keep the cell area small while increasing the area of the transistor, the distance between the overlap between the contact and the active region and the device isolation layer is reduced. This method, however, significantly reduces process margins, making it difficult to achieve high yields in the end.

본 발명의 목적은 셀 면적을 증가시키지 않으면서도 셀비를 높일 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.An object of the present invention is to provide a method for manufacturing a semiconductor device that can increase the cell ratio without increasing the cell area.

본 발명의 다른 목적은 액세트 트랜지스터 영역의 저농도 불순물 영역을 드라이버 트랜지스터 영역의 저농도 불순물 영역보다 작게 형성하여 데이터 리텐션 및 데이터 안정성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of improving data retention and data stability by forming a low concentration impurity region of an access transistor region smaller than a low concentration impurity region of a driver transistor region.

본 발명에서는 주어진 면적을 가지는 트랜지스터에서 게이트와 저농도 불순물 영역의 오버랩 길이가 변화함에 따라서 문턱 전압등 다른 특성에는 큰 변화가 없으면서 전류 구동력만 감소하는 현상을 이용한다. 만약 액세스 트랜지스터와 드라이버 트랜지스터를 구현할 때 액세스 트랜지스터의 게이트와 저농도 불순물 영역을 정확하게 오버랩시킬 수 있거나 또는 의도하는 길이만큼 드라이버 트랜지스터와의 차이를 줄일 수 있다면, 면적을 증가시키지 않고도 전류 구동력의 차이를 유발시킬 수 있고, 이로 인하여 구조적으로 등가인 상태에서 셀비를 증가시킬 수 있다.In the present invention, as the overlap length of the gate and the low concentration impurity region in the transistor having a given area changes, only the current driving force is reduced without significant change in other characteristics such as a threshold voltage. If implementing the access transistors and driver transistors can accurately overlap the gate and low concentration impurity regions of the access transistors or reduce the difference from the driver transistors by the intended length, it will cause a difference in current driving force without increasing the area. This can increase the cell ratio in a structurally equivalent state.

본 발명에서는 드라이버 트랜지스터와 액세스 트랜지스터의 저농도 불순물영역 형성 공정을 분리하여 진행하고, 액세스 트랜지스터의 게이트 전극 측벽에 스페이서를 형성한 후 저농도 불순물 영역을 형성한다. 이로 인해 드라이버 트랜지스터보다 액세스 트랜지스터의 저농도 불순물 영역을 좁게 형성함으로써 채널 길이를 차이나게 한다.In the present invention, the process of forming the low concentration impurity regions of the driver transistor and the access transistor is performed separately, the spacer is formed on the sidewall of the gate electrode of the access transistor, and then the low concentration impurity region is formed. This makes the channel length different by forming a narrower concentration of impurity regions in the access transistor than in the driver transistor.

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method for manufacturing a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

A : 액세스 트랜지스터 영역 B : 드라이버 드랜지스터 영역A: access transistor region B: driver transistor region

11 : 반도체 기판 12 : 소자 분리막11 semiconductor substrate 12 device isolation film

13 : 게이트 산화막 14 : 폴리실리콘막13 gate oxide film 14 polysilicon film

15 : 제 1 감광막 16 : 제 1 저농도 불순물 영역15: first photosensitive film 16: first low concentration impurity region

17 : 제 1 스페이서 18 : 제 2 감광막17: first spacer 18: second photosensitive film

19 : 제 2 저농도 불순물 영역19: second low concentration impurity region

20 : 제 2 스페이서 21 : 접합부20: second spacer 21 junction

본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 상의 소정 영역에 소자 분리막을 형성하여 액세스 트랜지스터 영역 및 드라이버 트랜지스터 영역을 확정하는 단계와, 상기 액세스 트랜지스터 영역 및 상기 드라이버 트랜지스터 영역의 반도체 기판 상부의 소정 영역에 게이트 전극을 각각 형성하는 단계와, 상기 드라이버 트랜지스터 영역에만 1차 저농도 불순물 이온 주입 공정을 실시하여 상기 드라이버 트랜지스터 영역의 반도체 기판상에 제 1 저농도 불순물 영역을 형성하는 단계와, 상기 액세스 트랜지스터 영역 및 상기 드라이버 트랜지스터 영역의 상기 게이트 전극 측벽에 제 1 스페이서를 형성하는 단계와, 상기 액세스 트랜지스터 영역에만 2차 저농도 불순물 이온 주입 공정을 실시하여 상기 액세스 트랜지스터 영역의 반도체 기판상에 제 2 저농도 불순물 영역을 형성하는 단계와, 상기 제 1 스페이서가 형성된 상기 액세스 트랜지스터 영역 및 상기 드라이버 트랜지스터 영역의 게이트 전극 측벽에 제 2 스페이서를 형성하는 단계와, 고농도 불순물 이온 주입 공정을 실시하여 상기 액세스 트랜지스터 영역 및 상기 드라이버 트랜지스터 영역의 반도체 기판상에 접합부를 형성하는 단계를 포함하여 이루어진 것을 특징으로한다.A method of manufacturing a semiconductor device according to the present invention includes forming an isolation layer in a predetermined region on a semiconductor substrate to determine an access transistor region and a driver transistor region, and to define an access transistor region and a driver region in an upper portion of the semiconductor substrate. Forming a gate electrode at each of the at least one gate electrode, and performing a first low concentration impurity ion implantation process only in the driver transistor region to form a first low concentration impurity region on the semiconductor substrate of the driver transistor region, the access transistor region and Forming a first spacer on sidewalls of the gate electrode of the driver transistor region, and performing a second low concentration impurity ion implantation process only on the access transistor region to form a semiconductor substrate on the access transistor region. Forming a second low concentration impurity region, forming a second spacer on sidewalls of the gate electrode of the access transistor region and the driver transistor region in which the first spacer is formed, and performing a high concentration impurity ion implantation process to perform the access And forming a junction on the semiconductor substrate of the transistor region and the driver transistor region.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of a device for explaining a method of manufacturing a semiconductor device according to the present invention.

도 1(a)를 참조하면, 반도체 기판(11) 상의 소정 영역에 소자 분리막(12)을 형성하여 액세스 트랜지스터 영역(A) 및 드라이버 트랜지스터 영역(B)을 확정한다. 전체 구조 상부에 게이트 산화막(13) 및 폴리실리콘막(14)을 형성한 후 패터닝하여 액세스 트랜지스터 영역(A) 및 드라이버 트랜지스터 영역(B)에 각각 게이트 전극을 형성한다. 전체 구조 상부에 제 1 감광막(15)을 도포한 후 드라이버 트랜지스터 영역(B)만이 노출되도록 패터닝한다. 드라이버 트랜지스터 영역(B)만을 노출시키도록 패터닝된 제 1 감광막(15)을 마스크로 1차 저농도 불순물 이온 주입 공정을 실시하여 드라이버 트랜지스터 영역(B)의 반도체 기판(11)상에 제 1 저농도 불순물 영역(16)을 형성한다.Referring to FIG. 1A, the device isolation film 12 is formed in a predetermined region on the semiconductor substrate 11 to determine the access transistor region A and the driver transistor region B. As shown in FIG. The gate oxide film 13 and the polysilicon film 14 are formed on the entire structure, and then patterned to form gate electrodes in the access transistor region A and the driver transistor region B, respectively. The first photoresist film 15 is coated on the entire structure, and then patterned so that only the driver transistor region B is exposed. The first low concentration impurity ion implantation process is performed on the semiconductor substrate 11 of the driver transistor region B by performing the first low concentration impurity ion implantation process using the first photoresist film 15 patterned to expose only the driver transistor region B as a mask. (16) is formed.

도 1(b)를 참조하면, 제 1 감광막(15)을 제거한 후 전체 구조 상부에 제 1 절연막을 500∼700Å의 두께로 형성하고 전면 식각 공정을 실시하여 액세스 트랜지스터 영역(A) 및 드라이버 트랜지스터 영역(B)의 게이트 전극 측벽에 제 1 스페이서(17)를 형성한다. 전체 구조 상부에 제 2 감광막(18)을 형성한 후 액세스 트랜지스터 영역(A)만 노출되도록 패터닝한다. 패터닝된 제 2 감광막(18)을 마스크로 2차 저농도 불순물 이온 주입 공정을 실시하여 액세스 트랜지스터 영역(A)의 반도체 기판(11)상에 제 2 저농도 불순물 영역(19)을 형성한다. 따라서, 제 2 저농도 불순물 영역(19)은 제 1 저농도 불순물 영역(16)보다 제 1 스페이서(17)의 두께 만큼 좁게 형성된다. 이때, 제 1 스페이서(17)는 액세스 트랜지스터가 가장 최적의 동작 특성을 보이는 두께보다 얇게 형성한다.Referring to FIG. 1B, after the first photoresist film 15 is removed, a first insulating film is formed on the entire structure to a thickness of 500 to 700 GPa, and an entire surface etching process is performed to perform the access transistor region A and the driver transistor region. The first spacer 17 is formed on the sidewall of the gate electrode of (B). After the second photoresist layer 18 is formed over the entire structure, the second photoresist layer 18 is patterned so that only the access transistor region A is exposed. A second low concentration impurity ion implantation process is performed using the patterned second photosensitive film 18 as a mask to form a second low concentration impurity region 19 on the semiconductor substrate 11 of the access transistor region A. FIG. Therefore, the second low concentration impurity region 19 is formed to be narrower than the first low concentration impurity region 16 by the thickness of the first spacer 17. At this time, the first spacer 17 is formed to be thinner than the thickness of the access transistor showing the most optimal operating characteristics.

도 1(c)를 참조하면, 제 2 감광막(18)을 제거한 후 전체 구조 상부에 제 2 절연막을 1000∼1400Å의 두께로 형성하고 전면 식각 공정을 실시하여 액세스 트랜지스터 영역(A) 및 드라이버 트랜지스터 영역(B)의 게이트 전극 측벽에 제 2 스페이서(20)를 형성한다. 이에 의해 게이트 전극 측벽은 제 1 및 제 2 스페이서(17 및 20)로 이루어진 이중 스페이서가 형성된다. 전체 구조 상부에 고농도 불순물 이온 주입 공정을 실시하여 액세스 트랜지스터 영역(A) 및 드라이버 트랜지스터 영역(B)의 반도체 기판(11)상에 소오스 및 드레인으로 작용하는 접합부(21)를 각각 형성한다.Referring to FIG. 1C, after the second photoresist film 18 is removed, a second insulating film is formed on the entire structure to a thickness of 1000 to 1400 GPa, and an entire surface etching process is performed to perform the access transistor region A and the driver transistor region. The second spacer 20 is formed on the sidewall of the gate electrode of (B). As a result, a double spacer formed of first and second spacers 17 and 20 is formed on the sidewall of the gate electrode. A high concentration impurity ion implantation process is performed over the entire structure to form junctions 21 serving as sources and drains on the semiconductor substrate 11 of the access transistor region A and driver transistor region B, respectively.

상기 공정에서 단일 스페이서를 형성하여 소자 제조 공정을 실시한다면 드라이버 트랜지스터의 부문턱 누설(subthreshold leakage)이 매우 감소하여 누설 오류를 유발할 가능성이 매우 크기 때문에 이중 스페이서 구조를 이용하였다.When the device fabrication process is performed by forming a single spacer in the above process, the double spacer structure is used because the subthreshold leakage of the driver transistor is greatly reduced and a possibility of causing a leakage error is very high.

통상적인 소자 제조 공정은 스페이서 길이를 길게 유지하는 경우가 많아서 액세스 트랜지스터에 저농도 불순물 이온 주입 공정을 적용하지 않는 경우 소오스 및 드레인을 형성하기 위해 주입한 고농도 불순물 이온이 옆확산을 통해서 게이트 전극의 유효 전도 거리까지 미치지 못하게 된다. 따라서, 소자의 특성 자체가 불량해질 가능성이 매우 크기 때문에 중간에 연결하기 위한 방법으로 제 1 스페이서를 형성한 후 저농도 불순물 이온 주입 공정을 실시한다.In a typical device fabrication process, the spacer length is often kept long, so that when the low concentration impurity ion implantation process is not applied to the access transistor, the high concentration impurity ions implanted to form the source and the drain effectively conduct the gate electrode through side diffusion. You will not reach the distance. Therefore, since the characteristics of the device itself are very likely to be poor, a low concentration impurity ion implantation process is performed after forming the first spacer as a method for connecting in the middle.

상술한 바와 같이 본 발명에 의하면 소자의 면적을 증가시키지 않으면서도 높은 셀비를 가지는 SRAM 셀을 구현할 수 있어 안정적인 데이터 리텐션 기능 및 액세스할 때의 데이터 안정성을 확보할 수 있다. 또한, 본 발명을 이용하면 동일한 공정 난이도를 유지하면서 보다 작은 칩 제조가 가능하며, 동일한 칩 크기를 유지한다면 안정된 공정 구축으로 인한 높은 수율을 확보할 수 있다.As described above, according to the present invention, an SRAM cell having a high cell ratio can be implemented without increasing the area of the device, thereby ensuring a stable data retention function and data stability when accessed. In addition, by using the present invention it is possible to manufacture a smaller chip while maintaining the same process difficulty, and to maintain the same chip size it is possible to secure a high yield due to the stable process construction.

Claims (3)

반도체 기판 상의 소정 영역에 소자 분리막을 형성하여 액세스 트랜지스터 영역 및 드라이버 트랜지스터 영역을 확정하는 단계와,Determining an access transistor region and a driver transistor region by forming an isolation layer in a predetermined region on the semiconductor substrate; 상기 액세스 트랜지스터 영역 및 상기 드라이버 트랜지스터 영역의 반도체 기판 상부의 소정 영역에 게이트 전극을 각각 형성하는 단계와,Forming gate electrodes on predetermined regions of the semiconductor substrate of the access transistor region and the driver transistor region, respectively; 상기 드라이버 트랜지스터 영역에만 1차 저농도 불순물 이온 주입 공정을 실시하여 상기 드라이버 트랜지스터 영역의 반도체 기판상에 제 1 저농도 불순물 영역을 형성하는 단계와,Performing a first low concentration impurity ion implantation process only in the driver transistor region to form a first low concentration impurity region on a semiconductor substrate of the driver transistor region; 상기 액세스 트랜지스터 영역 및 상기 드라이버 트랜지스터 영역의 상기 게이트 전극 측벽에 제 1 스페이서를 형성하는 단계와,Forming a first spacer on sidewalls of the gate electrode of the access transistor region and the driver transistor region; 상기 액세스 트랜지스터 영역에만 2차 저농도 불순물 이온 주입 공정을 실시하여 상기 액세스 트랜지스터 영역의 반도체 기판상에 제 2 저농도 불순물 영역을 형성하는 단계와,Performing a second low concentration impurity ion implantation process only in the access transistor region to form a second low concentration impurity region on the semiconductor substrate of the access transistor region; 상기 제 1 스페이서가 형성된 상기 액세스 트랜지스터 영역 및 상기 드라이버 트랜지스터 영역의 게이트 전극 측벽에 제 2 스페이서를 형성하는 단계와,Forming a second spacer on sidewalls of the gate electrode of the access transistor region and the driver transistor region in which the first spacer is formed; 고농도 불순물 이온 주입 공정을 실시하여 상기 액세스 트랜지스터 영역 및 상기 드라이버 트랜지스터 영역의 반도체 기판상에 접합부를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.And forming a junction on the semiconductor substrate of the access transistor region and the driver transistor region by performing a high concentration impurity ion implantation process. 제 1 항에 있어서, 상기 제 1 스페이서는 제 1 절연막을 500 내지 700Å의 두께로 형성한 후 전면 식각 공정을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 1, wherein the first spacers are formed by forming a first insulating film with a thickness of 500 to 700 GPa and then performing an entire surface etching process. 제 1 항에 있어서, 상기 제 2 스페이서는 제 2 절연막을 1000 내지 1400Å의 두께로 형성한 후 전면 식각 공정을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 1, wherein the second spacer is formed by forming a second insulating film having a thickness of 1000 to 1400 Å and performing a front etching process.
KR1020000044604A 2000-08-01 2000-08-01 Method of manufacturing a semiconductor device KR20020011228A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000044604A KR20020011228A (en) 2000-08-01 2000-08-01 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000044604A KR20020011228A (en) 2000-08-01 2000-08-01 Method of manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
KR20020011228A true KR20020011228A (en) 2002-02-08

Family

ID=19681252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000044604A KR20020011228A (en) 2000-08-01 2000-08-01 Method of manufacturing a semiconductor device

Country Status (1)

Country Link
KR (1) KR20020011228A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764737B1 (en) * 2006-02-09 2007-10-08 삼성전자주식회사 Static random access memory cells and methods of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764737B1 (en) * 2006-02-09 2007-10-08 삼성전자주식회사 Static random access memory cells and methods of forming the same

Similar Documents

Publication Publication Date Title
US5266507A (en) Method of fabricating an offset dual gate thin film field effect transistor
JP2791760B2 (en) Thin film transistor and method of manufacturing the same
KR100476940B1 (en) Dram memory cell having a gate channel extending vertically from a substrate and method of fabricating the same
KR20020077215A (en) Semiconductor device and its manufacturing method
KR100257070B1 (en) Thin film transistor and method fabricating the same
US6475843B2 (en) Polysilicon thin film transistor with a self-aligned LDD structure
KR100582198B1 (en) Method of Fabricating CMOS Thin Film Transistor
KR0183785B1 (en) Method of manufacturing mos transistor
KR20020011228A (en) Method of manufacturing a semiconductor device
KR100257072B1 (en) Thin film transistor and method for fabrication the same
KR0170311B1 (en) Static random access memory and its fabrication
KR20010057116A (en) Method of manufacturing thin film transistor for improving electrical characteristic of that
KR20050045560A (en) Method for implanting channel ions in recess gate type transistor
KR20020007848A (en) Semiconductor Device and Method for Fabricating the Same
KR20070002605A (en) Method for fabricating transistor of semiconductor device
KR20020081795A (en) Method for manufacturing of semiconductor device
KR0151194B1 (en) Thin film transistor
KR940010926B1 (en) Mosfet and manufacturing method thereof
KR100275327B1 (en) Fabricating method for transistor of semiconductor device
JPH04287928A (en) Field effect transistor
KR100198630B1 (en) Structure of thin film transistor and making method of the same
KR0186188B1 (en) Structure of thin film transistor and its manufacture
KR100250690B1 (en) Semiconductor device and manufacturing method thereof
KR100537272B1 (en) Method for fabricating of semiconductor device
KR100618705B1 (en) Method for forming gate of semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid