KR20020010558A

KR20020010558A - DSP Based Data Acquisition System

Info

Publication number: KR20020010558A
Application number: KR1020010072959A
Authority: KR
Inventors: 최인찬
Original assignee: (주)동명전자
Priority date: 2001-11-22
Filing date: 2001-11-22
Publication date: 2002-02-04

Abstract

PURPOSE: An apparatus for collecting data using a DSP(Digital Signal Processor) is provided not only to suitably process digital signals suitably, but also to remarkably increase data collection capability by installing a DSP in a data collector so that the DSP can be operated as a CPU. CONSTITUTION: A DSP circuit, internally containing a global bus and a local bus for parallel operation, is composed of 6 communication ports, 2 timers, and other control signal lines. A local memory makes 64K*32bit using two KM6161002B chips. A global memory makes 256K*32bit using two KM616v4002 chips, and keeps measured data, the data processed at the DSP and the data transferred from a host PC. An EPROM using 27C256(256K) has a booting program. A PCI control circuit using a V360EPC chip is composed of a PCI interface and a local interface. A PLD decodes addresses and controls a signal formed at each chipset.

Description

Data Acquisition System using DSP {DSP Based Data Acquisition System}

통상적으로 사용되는 데이터 수집장치는 단순하게 아날로그 신호를 디지털로 바꾸는 기능만 수행할 뿐 그 디지털 신호를 처리할 수 있는 기능은 가지지 못하고 있는 실정이라 데이터 수집 및 그 데이터 처리시 작은 량밖에 처리할 수 없음은 물론 그 처리된 데이터를 보다 효율적으로 사용하지 못하는 등의 문제점을 가지고 있다.Commonly used data acquisition devices only perform the function of converting analog signals to digital, but do not have the function to process the digital signals, so they can only process a small amount during data collection and processing of the data. Of course, there is a problem such as not using the processed data more efficiently.

즉, 수집된 디지털 신호를 적절하게 처리되지 못하면 이를 다시 디지털처리기 등을 이용하여 다시 처리하여야함으로 상당히 번거로울 뿐만 아니라 많은 시간적 낭비를 초래하게된다.In other words, if the collected digital signal is not properly processed, it must be processed again using a digital processor, etc., which is not only cumbersome but also causes a lot of time.

또 이는 한번에 처리될 수 있는 처리량이 제한적이라 대용량의 데이터를 적절하게 처리할 수 없어 그 활용범위가 적을 수밖에 없는 등 다수의 문제점을 가지고 있다.In addition, this has a number of problems, such as the limited amount of processing that can be processed at one time, so that a large amount of data cannot be properly processed, so that its use range is small.

이에 본 발명에서는 위와 같은 종래 문제점을 일소하기 위하여 창안한 것으로서, 데이터 수집장치에 디지털을 처리할 수 있는 DSP(TMS320C40-60MHz)를 CPU로 하고, PC Interface와 연계하여 초고속 데이터 수집 능력(최대 초당 40,000,000개의 데이터 수집 능력)을 가진 데이터 수집기에 관한 것이다.Therefore, the present invention was devised to eliminate the above-mentioned conventional problems, and the DSP (TMS320C40-60MHz) capable of digital processing in the data acquisition device is a CPU, and the ultra-high speed data collection capability in connection with a PC interface (up to 40,000,000 per second) Data collector).

도 1은 본 발명의 바람직한 일실시예를 보인 블록도1 is a block diagram showing a preferred embodiment of the present invention

도 2는 본 발명의 바람직한 일실시예를 보인 회로 구성도2 is a circuit diagram showing a preferred embodiment of the present invention

위 기술적 과제를 달성하기 위하여 본원에서는 첨부된 각 도면에 의거하여 상세히 설명하면 하기와 같다.In order to achieve the above technical problem, the present invention will be described in detail with reference to the accompanying drawings.

즉, 데이터 수집장치에 있어서, 상기 데이터 수집장치에 DSP(Texas Instrument 의 TMS320C40-60MHz)를 CPU로 하고, PC와 연계될 수 있도록 PC Interface를 구비시킨 것으로 한 것이다.In other words, in the data collection device, the data collection device has a DSP (TMS320C40-60MHz of Texas Instruments) as a CPU, and a PC interface is provided to be connected to a PC.

이와 같은 본원의 핵심구성은 하기의 회로와 함께 구비하여 완전한 시스템을 구현하게 되는데 이를 간략하고도 개괄적으로 설명하면,Such a core configuration of the present application is provided with the following circuit to implement a complete system.

1. 아날로그 회로 구성1. Analog Circuit Configuration

1)High voltage Generation1) High voltage Generation

입력전압이+12V일 때, 출력이 +250 또는 +300V의 전압을 생성하는 소자를 채택하였고, DC-DC변환기의 Switching 주파수는 20∼40KHz 정도이며 초음파 센서의 구유주파수 1.25MHz∼5MHz보다 작아서 전원의 잡음에 의한 노이즈가 보드에 큰 영향은 미치지 않는다.When the input voltage is + 12V, the device adopts the output to generate the voltage of +250 or + 300V. The switching frequency of DC-DC converter is about 20 ~ 40KHz and the mandatory frequency of ultrasonic sensor is smaller than 1.25MHz ~ 5MHz. The noise caused by the noise does not have a big effect on the board.

2)Trigger Pulse Driver For High Voltage Pluse Generation Trigger Pulse는 DSP의 Time에 의해 FPGA에서 발생되며, 이 Trigger Pluse 신호에 의해 2N4403 Transistor SCR이 구동된다.2) Trigger Pulse Driver For High Voltage Pluse Generation Trigger Pulse is generated in FPGA by the time of DSP, and 2N4403 Transistor SCR is driven by this Trigger Pluse signal.

3)초음파 반사신호 수신AMP3) Ultrasonic reflected signal receiving AMP

1차 AMP출력을 Band Pass Filter(0.8MHz∼3MHz)에 통과시키고 필터의 출력을 두 번째 AMP에 연결하여 전체 최대의 이득은 약 80db 이상이 되도록 하였다.The primary AMP output was passed through a band pass filter (0.8MHz to 3MHz) and the output of the filter was connected to a second AMP so that the total maximum gain would be over 80db.

4)Band Pass Filter4) Band Pass Filter

Butterworth 응답특성을 갖는 2차 Sallen-key High Pass Filer와 Low pass Filer가 종속으로 연결된 Band Pass Filter로 구성된 여파 회로는 현재 보유하고 있는 초음파 센서의 신호 특성인 2.25MHz의 주파수 대역에 맞도록 약 0.8MHz∼3MHz의 대역폭 여파기능을 수행한다.The filter circuit, which consists of a band pass filter in which the secondary Sallen-key high pass filer and the low pass filer are connected with the Butterworth response characteristic, is approximately 0.8 MHz to fit the frequency band of 2.25 MHz, which is the signal characteristic of the current ultrasonic sensor. It performs a bandwidth filtering function of ~ 3MHz.

5)Analog Swotch Circuit5) Analog Swotch Circuit

On-resistance 10Ω으로 전달 특성이 우수하고 한 Chip에 독립된 두 개의 Switch가 있으면 Enable 단자에 의해 Control이 된다. 두 개의 Chip을 사용하여 총4개의 채널을 구상하며 각각의 출력을 하나로 묶어서 A/D converter의 입력으로 보낸다.If the on-resistance 10Ω is excellent in the transmission characteristics and there are two independent switches on one chip, it is controlled by the enable terminal. Using two chips, total 4 channels are envisioned and each output is grouped and sent to the input of A / D converter.

6)A/D converter6) A / D converter

최대 입력 범위는 0V∼5V이며, 10bit의 해상도에 40MHz Sampling Rate로 동작을 한다. 디지털 출력은 DSP의 Global Bus에 접속이 되어 있다.The maximum input range is 0V to 5V and operates at 40MHz Sampling Rate with 10bit resolution. The digital outputs are connected to the DSP's Global Bus.

7)D/A Converter7) D / A Converter

AD600 Amplifer의 이득 조절용 전압을 공급하기 위해 사용되며 한 패키지에 총 8개의 DAC가 있어서 한 Channel 당 2개의 이득 조절 전압이 필요하다.It is used to supply the AD600 Amplifer gain control voltage. There are a total of eight DACs in one package, requiring two gain control voltages per channel.

2. 디지털 회로 구성2. Digital circuit composition

Digital 회로의 구성은 다음과 같이 4 Part로 구분될 수 있다.The digital circuit can be divided into 4 parts as follows.

가)DSP with RESET, CLOCK and BOOT LOGIC CircuitDSP with RESET, CLOCK and BOOT LOGIC Circuit

나)Local Memory and Global Memory CircuitB) Local Memory and Global Memory Circuit

다)PCI Controller CircuitPCI Controller Circuit

라)FPGAD) FPGA

1.DSP Circuit1.DSP Circuit

DSP는 병렬연산을 위하여 내부에 2개의 Global Bus와 Local Bus로 구성되어 있고, 6개의 통신 포트, 2개의 타이머, 기타 Control Signal Line등으로 구성되어 있다. Clock으로는 6MHz를 사용하며 DSP 내부에서 30MHz로 분주 되어 Borad 전체의 기준 Clock으로 사용된다. 또한 DSP내부에서 제공되는 Timerl 출력이 있으며Timer0는 A/D 변환기의 Trigger Start 신호로 사용된다.DSP consists of two Global Buses and Local Buses for parallel operation, six communication ports, two timers, and other control signal lines. 6MHz is used as clock and 30MHz is distributed inside DSP to be used as the reference clock of Borad. There is also Timerl output provided in DSP and Timer0 is used as Trigger Start signal of A / D converter.

2.Local Memory and Gloval Memory Circuit2.Local Memory and Gloval Memory Circuit

Local Memory는 KM6161002B Chip 2개를 사용하여 64K＊32Bit를 만들며 프로그램이 수행되는 공간이다.Local Memory is 64K * 32Bit using 2 KM6161002B Chips and is the space where the program is executed.

Global Memory는 KM616v4002 Chip 2개를 사용하여 256K＊32Bit를 만들어 측정된 데이터, DSP에서 처리된 데이터, Host PC에서 넘어온 데이터 등을 보관하는 공간이다.Global Memory is a space to store measured data, DSP processed data and data transferred from host PC by making 256K * 32Bits using two KM616v4002 Chips.

3.EPROM3.EPROM

27C256(256K)를 사용하였으며, Booting Program이 있다.27C256 (256K) is used and there is a Booting Program.

4.PCI Controller Circurt4.PCI Controller Circurt

PCI Interface는 V360EPC칩을 이용, EPC는 PCI Interface, Local Interface로 구성된다PCI Interface uses V360EPC chip, EPC consists of PCI Interface and Local Interface

5.PLD5.PLD

EPM7128STC-15는 2500개의 Gate, 126개의 Micro cell을 가지고 잇고 In Ling Program이 가능하다, 어드레스 디코드를 하고 각 Chipset에 만들어진 신호를 제어한다.EPM7128STC-15 has 2500 Gates and 126 Micro cells and can be In Ling Program. It decodes the address and controls the signals made in each chipset.

이상에서 상술한 바와 같이 본 고안에서 제시하는 본 발명의 DSP를 이용한 데이터 수집 장치는 DSP(Digital Signal Processing)를 내장시켜 CPU로 하여 디지털 신호를 처리할 수 있도록 함에 따라서 데이터처리에 따른 능력과 그 처리된 데이터의 활용범위가 월등하게 향상될 수 있는 고기능 데이터 수집기를 제공할 수 있는 등 그 기대되는 바가 실로 다대한 발명이다.As described above, the data acquisition device using the DSP of the present invention proposed by the present invention has a built-in DSP (Digital Signal Processing) to process a digital signal by using a CPU, and thus the capability according to the data processing and its processing The invention is expected to provide a high-performance data collector that can greatly improve the scope of use of the data.

Claims

In the data collector,

Digital signal can be processed using DSP (TMS320C40-60MHz of Texas Instruments) as CPU, and PC interface is provided to connect DSP signal with PC for high speed data collection (up to 40,000,000 samples / second). Data acquisition device using DSP, characterized in that possible.