KR20020009878A - Liquid crystal display panel for stabilizing ground voltage level of gate driver intergrated circuit - Google Patents
Liquid crystal display panel for stabilizing ground voltage level of gate driver intergrated circuit Download PDFInfo
- Publication number
- KR20020009878A KR20020009878A KR1020000043422A KR20000043422A KR20020009878A KR 20020009878 A KR20020009878 A KR 20020009878A KR 1020000043422 A KR1020000043422 A KR 1020000043422A KR 20000043422 A KR20000043422 A KR 20000043422A KR 20020009878 A KR20020009878 A KR 20020009878A
- Authority
- KR
- South Korea
- Prior art keywords
- integrated circuit
- driver integrated
- gate driver
- gate
- chassis
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 20
- 230000000087 stabilizing effect Effects 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000011521 glass Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 4
- 230000005611 electricity Effects 0.000 abstract description 3
- 230000003068 static effect Effects 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 208000028659 discharge Diseases 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000010384 tocopherol Nutrition 0.000 description 1
- 235000019731 tricalcium phosphate Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
- G02F1/0123—Circuits for the control or stabilisation of the bias voltage, e.g. automatic bias control [ABC] feedback loops
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 게이트 드라이브 회로의 접지 전압을 안정화시키기 위한 구조를 갖는 액정 디스플레이 패널에 관한 것이다. 게이트 인쇄 회로 기판을 사용하지 않는 타입의 박막 액정 디스플레이 패널은 게이트 드라이버 집적 회로가 테이프 캐리어 패키지 타입으로 구비되어 유리 기판에 연결된다. 소스 인쇄 회로 기판은 스크류 등의 결합 수단을 통하여 섀시의 일측에 연결되고, 이를 통해 섀시는 소스 인쇄 회로 기판의 접지 단자에 연결된다. 또한 섀시는 게이트 드라이버 집적 회로와 연결할 수 있는 구조를 갖는다. 게이트 드라이버 집적 회로는 양쪽 끝부분에 그라운드 패턴을 넓게 형성하고, 그라운드 패턴은 게이트 버스 라인의 접지 라인에 연결된다. 그리고 넓게 형성된 그라운드 패턴의 내부에 윈도우를 뚫어 소스 인쇄 회로 기판의 접지 단자와 연결된 섀시의 다른 일측에 연결된다. 따라서 게이트 드라이버 집적 회로는 섀시를 통하여 소스 인쇄 회로 기판의 접지 단자에 연결되어 접지된다. 그러므로 소스 드라이버 집적 회로와 게이트 드라이버 집적 회로 간의 간격에 관계없이 모든 게이트 드라이버 집적 회로의 접지 전압 레벨을 안정적으로 유지함으로써, 전파 전자 방해 잡음(EMI : ElectroMagnetic Interference), 정전기, 노이즈 필터 및 임피던스 제거 등의 효과를 얻을 수 있다.The present invention relates to a liquid crystal display panel having a structure for stabilizing the ground voltage of a gate drive circuit. A thin film liquid crystal display panel of a type not using a gate printed circuit board is provided with a gate driver integrated circuit as a tape carrier package type and connected to a glass substrate. The source printed circuit board is connected to one side of the chassis through a coupling means such as a screw, through which the chassis is connected to the ground terminal of the source printed circuit board. The chassis also has a structure that can be connected to the gate driver integrated circuit. The gate driver integrated circuit has a wide ground pattern at both ends, and the ground pattern is connected to the ground line of the gate bus line. A window is formed in the wide ground pattern, and is connected to the other side of the chassis connected to the ground terminal of the source printed circuit board. Thus, the gate driver integrated circuit is connected to the ground terminal of the source printed circuit board through the chassis and grounded. Therefore, the ground voltage level of all gate driver integrated circuits can be stably maintained regardless of the distance between the source driver integrated circuit and the gate driver integrated circuit, such as electromagnetic interference (EMI), static electricity, noise filter and impedance cancellation. The effect can be obtained.
Description
본 발명은 액정 디스플레이 장치에 관한 것으로, 좀 더 구체적으로 게이트 드라이버 집적 회로의 안정적인 접지 전압 레벨을 유지하기 위한 액정 디스플레이 패널에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display panel for maintaining a stable ground voltage level of the gate driver integrated circuit.
도 1을 참조하면, 일반적인 박막 트랜지스터 액정 디스플레이 패널(TFT-LCD)(2)은 액정 디스플레이 패널을 형성하는 유리 기판(glass)(4)과 유리 기판(4) 가장자리 일측에 소스 드라이버 인쇄 회로 기판(source driver PCB)(6)을 구비하고 있으며, 소스 드라이버 인쇄 회로 기판(6)과 직각을 이루는 가장 자리에 게이트 드라이버 인쇄 회로 기판(gate driver PCB)(10)을 구비하고 있다.Referring to FIG. 1, a typical thin film transistor liquid crystal display panel (TFT-LCD) 2 may include a glass substrate 4 forming a liquid crystal display panel and a source driver printed circuit board at one edge of the glass substrate 4. A source driver PCB (6) is provided, and a gate driver PCB (gate driver PCB) 10 is provided at an edge perpendicular to the source driver printed circuit board 6.
소스 드라이버 인쇄 회로 기판(6)은 소스 드라이버 집적 회로(미도시됨)와 소스 드라이버 집적 회로에서 필요로 하는 데이터 버스 라인(미도시됨)을 포함하며, TCP(Tape Carrier Package)(14)를 통하여 유리 기판(4)에 연결된다. 게이트 드라이버 인쇄 회로 기판(10)은 게이트 드라이버 집적 회로(미도시됨)와 게이트 버스 라인(미도시됨)을 포함하며, 이 또한 TCP(16)를 통하여 유리 기판(4)에 연결된다. 이들 TCP(14, 16)에는 각각 소스 및 게이트 드라이버 집적 회로가 장착되어 있다.The source driver printed circuit board 6 includes a source driver integrated circuit (not shown) and a data bus line (not shown) required by the source driver integrated circuit, and is provided through a tape carrier package (TCP) 14. It is connected to the glass substrate 4. Gate driver printed circuit board 10 includes a gate driver integrated circuit (not shown) and a gate bus line (not shown), which are also connected to glass substrate 4 via TCP 16. These TCPs 14 and 16 are equipped with source and gate driver integrated circuits, respectively.
그리고 소스 및 게이트 드라이버 인쇄 회로 기판(6, 10)은 상호 전기적으로 연결하기 위한 커넥터(8, 12)를 구비하고 있다.The source and gate driver printed circuit boards 6 and 10 are provided with connectors 8 and 12 for electrically connecting each other.
그러나 최근엔 액정 디스플레이 패널의 제조 원가 절감 등의 이유로 도 2에 도시된 바와 같이, 게이트 드라이버 집적 회로에서 필요로 하는 신호를 소스 드라이버 회로로부터 유리 기판을 통하여 전달하고, 기존의 게이트 드라이버 집적 회로를 통하여 전달되던 신호를 유리 기판 위에 패턴(pattern)을 형성하여 전달하는 기술 즉, 게이트 인쇄 회로 기판이 없는(GATE PCBless) 방식이 사용되고 있다.However, recently, as shown in FIG. 2, a signal required in the gate driver integrated circuit is transferred from the source driver circuit through the glass substrate to the manufacturing cost of the liquid crystal display panel, and is transmitted through the existing gate driver integrated circuit. A technology of transferring a pattern by forming a pattern on a glass substrate, that is, a gateless circuitless method (GATE PCBless) is used.
구체적으로 도 2를 참조하면, GATE PCBless 방식의 액정 디스플레이 패널(20)은 유리 기판(22)과 소스 드라이버 집적 회로(24)와 소스 인쇄 회로 기판(26) 및 TCP(Tape Carrier Package) 타입의 게이트 드라이버 집적 회로(28)를 포함하고 있다.In detail, referring to FIG. 2, the GATE PCBless type liquid crystal display panel 20 includes a glass substrate 22, a source driver integrated circuit 24, a source printed circuit board 26, and a tape carrier package (TCP) type gate. The driver integrated circuit 28 is included.
그리고 점선으로 표시된 연결부 A에 의해서 소스 드라이버 집적 회로(24)와 게이트 드라이버 집적 회로(28)는 유리 기판(22)에 형성된 패턴에 의한 데이터 버스 라인(도 3의 30)을 이용하여 연결된다.The source driver integrated circuit 24 and the gate driver integrated circuit 28 are connected by a data bus line (30 in FIG. 3) by a pattern formed on the glass substrate 22 by the connection portion A indicated by a dotted line.
도 3을 참조하면, 연결부 A는 소스 드라이버 집적 회로(24)로부터 게이트 드라이버 집적 회로(28)로 신호를 전송하기 위한 게이트 버스 라인들(30)을 패턴으로 형성하고 있으며, 이들을 통하여 소스 드라이버 집적 회로(24)와 게이트 드라이버 집적 회로(28)가 상호 전기적으로 연결된다.Referring to FIG. 3, the connection portion A forms gate bus lines 30 for transmitting signals from the source driver integrated circuit 24 to the gate driver integrated circuit 28 in a pattern, through which the source driver integrated circuit is formed. And the gate driver integrated circuit 28 are electrically connected to each other.
그러나 이러한 GATE PCBless 방식은 유리기판 위에 형성된 패턴 저항이 수십내지 수백의 저항값에 이르게 되고, 이로 인하여 게이트 드라이버 집적 회로(28)에서의 접지 전압 레벨은 실제로 소스 인쇄 회로 기판(26)의 접지 전압 레벨과 차이가 발생된다. 즉, 실제 게이트 드라이버 집적 회로(28)의 접지 전압은 얼마만의 전압 레벨을 갖게 된다.However, in the GATE PCBless method, the pattern resistance formed on the glass substrate reaches a resistance value of tens to hundreds, so that the ground voltage level in the gate driver integrated circuit 28 is actually the ground voltage level of the source printed circuit board 26. And difference occurs. In other words, the ground voltage of the actual gate driver integrated circuit 28 has only a few voltage levels.
이 때, 소스 인쇄 회로 기판(26)와 게이트 드라이버 집적 회로(28) 간의 간격이 클수록 접지 전압 레벨의 차는 더욱 심해진다.At this time, the larger the distance between the source printed circuit board 26 and the gate driver integrated circuit 28, the more the difference in the ground voltage level becomes.
따라서 접지 전압 레벨이 안정화되지 않으면, 정전기에 노출되었을 때 방전이 늦게 일어나고 전원 차단시의 방전도 늦게 이루어지는 등의 원인으로 인하여 제품에 치명적인 문제를 야기시킬 수 있다.Therefore, if the ground voltage level is not stabilized, it may cause a fatal problem to the product due to the late discharge when exposed to static electricity and the late discharge when the power is cut off.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 게이트 프린티드 회로 기판을 사용하지 않는 액정 디스플레이 패널에서 게이트 드라이브 회로의 접지 전압 레벨을 안정화시키기 위한 액정 디스플레이 패널의 구조를 구현하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problem, and to implement a structure of a liquid crystal display panel for stabilizing the ground voltage level of a gate drive circuit in a liquid crystal display panel that does not use a gate printed circuit board.
도 1은 일반적인 게이트 인쇄 회로 기판을 사용하는 타입의 박막 액정 디스플레이 패널의 개략적인 구조를 도시한 도면;1 shows a schematic structure of a thin film liquid crystal display panel of the type using a general gate printed circuit board;
도 2는 게이트 인쇄 회로 기판을 사용하지 않는 타입의 박막 액정 디스플레이 패널의 개략적인 구조를 도시한 도면;2 shows a schematic structure of a thin film liquid crystal display panel of the type not using a gate printed circuit board;
도 3은 도 2에 도시된 소스 드라이버 집적 회로와 게이트 드라이버 집적 회로의 연결 상태를 나타내는 도면;3 is a diagram illustrating a connection state between a source driver integrated circuit and a gate driver integrated circuit shown in FIG. 2;
도 4는 본 발명에 따른 게이트 인쇄 회로 기판을 사용하지 않는 타입의 액정 디스플레이 패널의 배면도; 그리고4 is a rear view of a liquid crystal display panel of the type not using a gate printed circuit board according to the present invention; And
도 5는 도 4에 도시된 게이트 드라이버 집적 회로의 구조를 보여주는 도면이다.FIG. 5 is a diagram illustrating a structure of a gate driver integrated circuit illustrated in FIG. 4.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
40 : 액정 디스플레이 패널 42 : 유리 기판40 liquid crystal display panel 42 glass substrate
44 : 섀시 46 : 소스 드라이버 집적 회로44: chassis 46: source driver integrated circuit
48 : 소스 인쇄 회로 기판 50 : 게이트 드라이버 집적 회로48: source printed circuit board 50: gate driver integrated circuit
52 : 게이트 버스 라인 54 : 집적 회로52: gate bus line 54: integrated circuit
56a, 56b : 윈도우 58 : 접지 단자56a, 56b: window 58: ground terminal
60 : 스크류60: screw
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 액정 디스플레이 패널에 있어서: 일측에 소스 구동 집적 회로의 인쇄 회로 기판을 구비하는 유리 기판과; 상기 소스 구동 집적 회로의 인쇄 회로 기판의 접지 단자에 연결되는 적어도 하나의 제 1의 접점부를 구비하는 섀시와; 상기 유리 기판의 다른 일측에 구비되고, 상기 제 1의 접점부에 대응하는 제 2의 접점부를 갖는 게이트 구동 집적회로를 포함하되; 상기 게이트 구동 집적 회로는 상기 제 1의 접점부를 통하여 상기 섀시에 연결되어 상기 게이트 구동 집적 회로의 접지 전압 레벨을 안정되게 유지시킨다.According to one aspect of the present invention for achieving the above object, a liquid crystal display panel comprising: a glass substrate having a printed circuit board of a source driving integrated circuit on one side; A chassis having at least one first contact portion coupled to a ground terminal of a printed circuit board of the source driving integrated circuit; A gate driving integrated circuit provided on the other side of the glass substrate and having a second contact portion corresponding to the first contact portion; The gate driving integrated circuit is connected to the chassis through the first contact portion to maintain a stable ground voltage level of the gate driving integrated circuit.
이 특징의 바람직한 실시예에 있어서, 상기 제 2의 접점부는 테이프 캐리어 패키지(Tap e Carrier Package) 타입의 윈도우로 형성된다.In a preferred embodiment of this aspect, the second contact portion is formed of a tape carrier package type window.
(작용)(Action)
따라서 본 발명에 의하면, 게이트 드라이버 집적 회로의 일측에 섀시와 접촉되는 접지부를 적어도 하나 구비하여 접지 전압 레벨을 안정되게 유지시킨다.Therefore, according to the present invention, at least one ground portion in contact with the chassis is provided at one side of the gate driver integrated circuit to stably maintain the ground voltage level.
(실시예)(Example)
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 따른 게이트 인쇄 회로 기판을 사용하지 않는 타입의 액정 디스플레이 패널의 배면도이다.4 is a rear view of a liquid crystal display panel of the type not using a gate printed circuit board according to the present invention.
도면을 참조하면, 상기 액정 디스플레이 패널(40)은 복수개의 신규한 게이트 드라이버 집적 회로(50)를 구비한다. 그리고 상기 액정 디스플레이 패널(40)은 TFT 유리 기판(42)과 섀시(44)와 복수개의 소스 드라이버 집적 회로(46) 및 소스 인쇄 회로 기판(48)을 포함한다.Referring to the drawings, the liquid crystal display panel 40 includes a plurality of novel gate driver integrated circuits 50. The liquid crystal display panel 40 includes a TFT glass substrate 42, a chassis 44, a plurality of source driver integrated circuits 46, and a source printed circuit board 48.
상기 소스 인쇄 회로 기판(48)은 상기 섀시(44)의 일측에 스크류 등의 결합 수단(60)을 통하여 연결되고, 이를 통해 상기 섀시(44)는 상기 소스 인쇄 회로 기판(48)의 접지 단자에 연결된다.The source printed circuit board 48 is connected to one side of the chassis 44 through coupling means 60 such as a screw, through which the chassis 44 is connected to the ground terminal of the source printed circuit board 48. Connected.
또한 상기 섀시(44)는 상기 게이트 드라이버 집적 회로(50)와 연결할 수 있는 구조를 갖는다.In addition, the chassis 44 has a structure that can be connected to the gate driver integrated circuit 50.
따라서 상기 게이트 드라이버 집적 회로(50)는 테이프 캐리어 패키지(TCP) 타입으로 구비되며, 상기 섀시(44)에 연결되어 상기 소스 인쇄 회로 기판(48)의 접지 단자에 연결된다.Accordingly, the gate driver integrated circuit 50 is provided in a tape carrier package (TCP) type and is connected to the chassis 44 and to a ground terminal of the source printed circuit board 48.
구체적으로 도 5를 참조하면, 상기 게이트 드라이버 집적 회로(50)는 테이트 캐리어 패키지(TCP) 타입의 기판 위에 집적 회로(54)와 게이트 버스 라인(52)들을 구비하고 있다. 그리고 양쪽 끝부분에 그라운드 패턴(58)을 넓게 형성하고, 그라운드 패턴(58)은 게이트 버스 라인(52)의 접지 라인에 연결된다.Specifically, referring to FIG. 5, the gate driver integrated circuit 50 includes an integrated circuit 54 and gate bus lines 52 on a substrate of a data carrier package (TCP) type. A ground pattern 58 is formed wide at both ends, and the ground pattern 58 is connected to the ground line of the gate bus line 52.
그리고 상기 넓게 형성된 그라운드 패턴(58)의 내부에 윈도우(56a, 56b)를 뚫어 상기 소스 인쇄 회로 기판(48)의 접지 단자와 연결된 상기 섀시(44)의 일측에 연결된다.The windows 56a and 56b are formed in the wide ground pattern 58 to be connected to one side of the chassis 44 connected to the ground terminal of the source printed circuit board 48.
따라서 상기 게이트 드라이버 집적 회로(50)는 상기 섀시(44)를 통하여 상기 소스 인쇄 회로 기판(48)의 접지 단자에 연결되어 접지된다. 그러므로 상기 소스 드라이버 집적 회로(46)와 상기 게이트 드라이버 집적 회로(50) 간의 간격에 관계없이 모든 게이트 드라이버 집적 회로(50)의 접지 전압 레벨을 안정적으로 유지할 수 있다.Thus, the gate driver integrated circuit 50 is connected to the ground terminal of the source printed circuit board 48 through the chassis 44 and grounded. Therefore, the ground voltage levels of all the gate driver integrated circuits 50 can be stably maintained regardless of the distance between the source driver integrated circuits 46 and the gate driver integrated circuits 50.
상술한 바와 같이, 본 발명은 소스 드라이버 집적 회로의 접지 단자에 연결된 섀시에 게이트 구동 집적 회로의 접지 단자를 연결함으로써, 소스 드라이버 집적 회로와 게이트 드라이버 집적 회로 간의 간격에 관계없이 게이트 드라이버 집적회로의 접지 전압 레벨을 안정적으로 유지하여 전자 방해 잡음(EMI : ElectroMagnetic Interference), 정전기, 잡음 및 임피던스 제거 등의 효과를 얻을 수 있다.As described above, the present invention connects the ground terminal of the gate driver integrated circuit to the chassis connected to the ground terminal of the source driver integrated circuit, thereby grounding the gate driver integrated circuit regardless of the distance between the source driver integrated circuit and the gate driver integrated circuit. By keeping the voltage level stable, effects such as EMI (Electromagnetic Interference), static electricity, noise and impedance cancellation can be achieved.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0043422A KR100373848B1 (en) | 2000-07-27 | 2000-07-27 | Liquid crystal display panel for stabilizing ground voltage level of gate driver intergrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0043422A KR100373848B1 (en) | 2000-07-27 | 2000-07-27 | Liquid crystal display panel for stabilizing ground voltage level of gate driver intergrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020009878A true KR20020009878A (en) | 2002-02-02 |
| KR100373848B1 KR100373848B1 (en) | 2003-02-26 |
Family
ID=19680336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0043422A KR100373848B1 (en) | 2000-07-27 | 2000-07-27 | Liquid crystal display panel for stabilizing ground voltage level of gate driver intergrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100373848B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100970266B1 (en) * | 2003-09-18 | 2010-07-16 | 삼성전자주식회사 | Display |
| KR20150113304A (en) * | 2014-03-27 | 2015-10-08 | 삼성디스플레이 주식회사 | Data driver and display apparatus having the same |
| WO2021097926A1 (en) * | 2019-11-20 | 2021-05-27 | Tcl华星光电技术有限公司 | Liquid crystal display device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101191163B1 (en) * | 2003-10-23 | 2012-10-15 | 엘지디스플레이 주식회사 | Liquid crystal display device module |
| KR101133768B1 (en) | 2005-03-07 | 2012-04-09 | 삼성전자주식회사 | Display device |
| KR102377472B1 (en) | 2015-03-10 | 2022-03-23 | 삼성전자주식회사 | Semiconductor packages and methods for fabricating the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640216A (en) * | 1994-04-13 | 1997-06-17 | Hitachi, Ltd. | Liquid crystal display device having video signal driving circuit mounted on one side and housing |
-
2000
- 2000-07-27 KR KR10-2000-0043422A patent/KR100373848B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100970266B1 (en) * | 2003-09-18 | 2010-07-16 | 삼성전자주식회사 | Display |
| KR20150113304A (en) * | 2014-03-27 | 2015-10-08 | 삼성디스플레이 주식회사 | Data driver and display apparatus having the same |
| US11062643B2 (en) | 2014-03-27 | 2021-07-13 | Samsung Display Co., Ltd. | Data driver including noise shielding lines and display apparatus having the same |
| WO2021097926A1 (en) * | 2019-11-20 | 2021-05-27 | Tcl华星光电技术有限公司 | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100373848B1 (en) | 2003-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304261B1 (en) | Tape Carrier Package, Liquid Crystal Display panel assembly contain the Tape Carrier Package, Liquid Crystal Display device contain the Liquid Crystal panel assembly and method for assembling the same | |
| KR100395049B1 (en) | Liquid crystal display device | |
| KR100809608B1 (en) | Connection structure to reduce signal distortion | |
| JPH11160727A (en) | Liquid crystal display device | |
| EP2182586A1 (en) | Connector, connector assembly, and display apparatus having the same | |
| US6947021B2 (en) | Liquid crystal display | |
| KR100373848B1 (en) | Liquid crystal display panel for stabilizing ground voltage level of gate driver intergrated circuit | |
| KR20050001248A (en) | Liquid crystal display | |
| KR20030067128A (en) | Lcd having no gate pcb | |
| KR101123529B1 (en) | Liquid Crystal Display device and the fabrication method | |
| JP3543146B2 (en) | LCD module structure | |
| KR100676235B1 (en) | Printed Circuit Board of LCD | |
| KR100592222B1 (en) | LCD Display | |
| KR101107695B1 (en) | Printed Circuit Board for Liquid Crystal Display | |
| KR100246855B1 (en) | LCD module of portable computer | |
| WO2007142065A1 (en) | Display | |
| KR100521656B1 (en) | LCD Connector | |
| US20040174488A1 (en) | Symmetrical liquid crystal display panel | |
| KR20090017778A (en) | LC module | |
| JPH10282516A (en) | Liquid crystal display device | |
| KR100287169B1 (en) | Liquid crystal display | |
| KR100470439B1 (en) | CIO MOUNTED LCD Module | |
| KR100488944B1 (en) | Structure of repair line in tft liquid crystal display device | |
| KR100513651B1 (en) | Liquid crystal diplay | |
| KR100505009B1 (en) | LCD Module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20000727 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20020322 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20020831 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20020322 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
Patent event date: 20020930 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20020831 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Decision date: 20021129 Appeal identifier: 2002101003707 Request date: 20020930 |
|
| AMND | Amendment | ||
| PB0901 | Examination by re-examination before a trial |
Comment text: Amendment to Specification, etc. Patent event date: 20021030 Patent event code: PB09011R02I Comment text: Request for Trial against Decision on Refusal Patent event date: 20020930 Patent event code: PB09011R01I |
|
| B701 | Decision to grant | ||
| PB0701 | Decision of registration after re-examination before a trial |
Patent event date: 20021129 Comment text: Decision to Grant Registration Patent event code: PB07012S01D Patent event date: 20021112 Comment text: Transfer of Trial File for Re-examination before a Trial Patent event code: PB07011S01I |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20030213 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20030214 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20060105 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070125 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20080128 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080128 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |