KR200199192Y1 - 디지털 회로설계용 키트 - Google Patents

Abstract

본 고안은 디지털 회로설계를 할 때 주로 사용되어지는 VHDL(Very High Speed Integrated Circuit(VHSIC) Hardware Description Language)를 이용하여 논리회로로부터 TTL이나 조합논리, 카운터회로등의 제어회로를 설계할 때 직접 구성,조립하여 사용하지 않고 ALTERA사의 MAX+PLUSⅡ라는 FPGA 디자인 툴을 사용하여 보다 더 쉽게 디지털 설계방법 및 응용을 습득할 수 있도록 한 것으로 사용자가 설계한 회로의 테스트 및 동작을 확인할 수 있는 것이다.

이러한 본 고안은 MAX+PLUSⅡ의 FPGA 디자인 툴로 사용자가 설계한 회로를 개별적으로 사용 또는 활용을 위한 주변 인터페이스 회로의 설계 후에 입력받는 설계회로 입력수단과, 입력수단으로 부터 입력받은 TTL 레벨 및 디지털 회로를 실제회로로 구성한 것과 같은 역할을 수행하는 로직디자인 블록과, 설계회로 입력수단의 설계회로 입력과 로직디자인 블록의 사용클럭 주파수를 제공하는 주파수발생 블록과, 로직디자인 블록에서 구성된 회로를 외부로 출력 확인시키는 디스플레이 블록과, 로직디자인 블록에 사용 선택입력을 인가시키는 입력 스위칭 블록을 구비시킴으로써 이루어진다.

Description

디지털 회로설계용 키트{.}

본 고안은 VHDL(Very High Speed Integrated Circuit(VHSIC) Hardware Description Language)을 이용하여 실습을 통해서 디지털 회로 설계방법 및 활용을쉽게 습득할 수 있도록 하는 디지털 회로설계용 키트에 관한 것이다

반도체 기술의 발달에 따라 엄청난 수의 트랜지스터가 하나의 칩(chip)에 집적되고 칩의 동작이 고도로 발전함에 따라 디지털 회로설계 후 실제 시스템 상에서 칩의 정상적인 동작여부를 판단하는 것이 중요한 관건이 되고 있으며 특히 ASIC(Application Spectific Integrated Circuit)화 하는데 많은 비용 부담을 감수하는 경우 칩의 실제 동작 여부를 미리 판단하여 보는 것이 중요한 일이 되고 있다.

따라서 단순히 회로설계 툴(Tool)상의 시뮬레이션(Simulation)만으로 동작여부를 확인하는데 만족하지 않고 설계된 로직(Logic)을 실제로 하드웨어(Hardware)화 시켜 그 동작 여부를 확인하려 하나 하드웨어 에뮬레이터 장비는 고가이므로 손쉽게 이용할 수 없으므로 동작여부 확인시 적은 비용으로 실험실 수준에서 ASIC을검증해 볼 수 있는 하드웨어 에뮬레이터(Emulator)나 FPGA(File Programmable Gate Array)를 이용하게 된다.

FPGA의 사용은 전자회로 설계자가 현장에서 직접 집적회로를 설계 및 구현을할 수 있는 새로운 형태의 ASIC이며 동시에 제작비용이 많이 드는 ASIC의 단점을해결한 것이다.

그러나 FPGA는 동작속도나 집적도가 ASIC에 비해 크게 떨어지므로 FPGA가 주로 사용되는 응용분야는 설계된 ASIC의 빠른 검증과 주기가 짧은 ASIC 대체용으로사용된다.

상기 FPGA 종류로 국내에서 50% 이상을 점유하는 ALTERA를 이용한 효과적인디지털 설계실습을 통해 대학과정, 중소기업체, 연구소등에서의 디지털 회로설계 및 활용에 대한 학습을 트레이닝 키트를 통해 보다 쉽게 구성하여 실습 및 검증을 해볼 수 있도록 하는 것이 이 디지털 회로설계 및 활용을 위한 트레이닝 키트의 개발 취지이다.

본 고안은 일반 및 대학에서 디지털 회로 설계를 배우는 초보자나 일반업체 및 연구소등에서 간단하게 사용목적에 따라 TTL이나 논리회로, 응용제어등을 직접 제작하지 않고 ALTERA사의 MAX+PLUSⅡ이라는 FPGA 디자인 툴을 통해 VHDL을 사용하여보다 쉽게 디지털 설계방법을 이해, 습득할 수 있도록 한 것이다.

또한 본 고안은 트레이닝키트와 함께 제공된 100여개의 디지털 예제 회로뿐아니라 10∼15개의 디지털 응용회로를 위한 인터페이스 회로를 바로 실습할 수 있도록 하는 한편 사용자의 목적에 따라 설계된 회로를 실습할 수 있도록 한 것이다.

이러한 본 고안은 MAX+PLUSⅡ의 FPGA 디자인 툴로 사용자가 설계한 회로를 개별적으로 사용 또는 활용을 위한 주변 인터페이스 회로의 설계 후에 입력받는 설계회로 입력수단, 입력수단으로 부터 입력받은 TTL 레벨 및 디지털 회로를 실제회로로 구성한 것과 같은 역할을 수행하는 로직디자인 블록과, 설계회로 입력수단의 설계회로 입력과 로직디자인 블록의 사용클럭 주파수를 제공하는 주파수발생 블록과, 로직디자인 블록에서 구성된 회로를 외부로 출력 확인시키는 디스플레이 블록과, 로직디자인 블록에 사용 선택입력을 인가하는 입력 스위칭 블록을 구비시킴으로써 이루어진다.

도 1 은 본 고안의 블록도

1 : 로직디자인 블록 2 : 레귤레이터 블록

3 : 바이트블라스터 블록 4 : 주파수발생 블록

5 : 입력 스위치 블록 6 : 디스플레이 블록

7 : 외부 확장 포트

본 고안은 ALTERA사의 MAX+PLUSⅡ의 FPGA 디자인 툴의 사용하여 VHDL이라는하드웨어를 기술하는 언어를 사용하여 사용자가 설계한 회로가 들어가 TTL 레벨 또는 디지털 논리회로 프로세서및 응용회로를 실제회로로 구성한 것과 같은 역할을수행하는 로직디자인 블록(1)과,

사용자가 설계한 회로를 상기 로직디자인 블록(1)에 전송하는 바이트블라스터 블록(3)과,

바이트블라스터 블록(3)과 로직디자인 블록(1)에 클럭 주파수를 인가시키는주파수발생 블록(4)과,

로직디자인 블록(1)에 들어간 회로의 사용입력을 위한 입력스위치 블록(5)과,

로직디자인 블록(1)에 들어간 사용자가 회로를 출력하는 디스플레이 블록(6)과,

로직디자인 블록(1)의 입출력을 확장시키는 외부 확장 포트(7)를 구비시킴으로써 이루어진다.

그리고 본 고안에는 전원 어댑터로부터 6∼12V을 공급받아 5V를 공급하는 레귤레이터 블록(2)이 구비된다.

이러한 본 고안 로직디자인 블록(1)은 MAX+PLUSⅡ의 FPGA 디자인 툴을 사용하여 사용자가 작성한 프로그램이 실행되는 가장 중요한 블록으로써 약 2,500개의 XOR Gate 로직을 수용할 수 있는 EPM7128SLC84-7가 탑재되어 있다.

또한 상기 디바이스를 교체하여 1,200개에서 3,200개의 XOR Gate 로직을 수용할수 있는 EPM7064SLC84-5(-10)-EPM7160SLC84-6(-l5)을 탑재 시킬 수도 있다.

본 고안의 디지털 회로설계용 키트에 대한 동작모드는 ALTERA사 전용 툴인 MAX+PLUSⅡ상에서 디자인된 회로를 주파수발생 블록(4)의 클럭 주파수로 바이트블라스터 블록(3)을 통해 직접 로직디자인 블록(1)에 전송하게 되고 로직디자인 블록(1)에서 사용자가 설계한 회로의 출력은 디스플레이 블록(6)에 인가되어 표시되며 디스플레이 블록(6)은 그래픽LCD, 7-세그먼트, LED로 구성된다.

입력 스위치 블록(5)은 사용자가 로직디자인 블록(1)에 입력을 주기 위한 블록이고 외부 확장포트(7)는 사용자가 설계한 회로가 자체에 내장되어 있는 디스플레이 블록(6)이나 입력 스위치 블록(5)과 맞지 않거나 별도의 인터페이스 보드를 제작하였을 경우에 사용된다.

이러한 본 고안은 MAX+PLUSⅡ의 텍스트 에디터나 그래픽 에디터를 사용하여회로를 설계한 후 바이트블라스터 블록(3)을 통하여 설계 회로를 로직디자인 블록(1)에 실어주고, 로직디자인 블록(1)은 사용자가 설계한 회로를 설계한 회로로 구성한 것과 같이 역할을 수행하며 입력 스위치 블록(5)의 설정에 따라 그 결과를 디스플레이 블록(6)을 통하여 디스플레이 시키게 된다.

본 고안은 사용자가 설계한 회로를 실제로 구성하지 않고도 설계회로를 검증할 수 있는 것으로 간단한 디지털 회로에서 수십개의 TTL 로직을 일일이 구성, 조립하지 않고 제공된 입출력 장치를 사용하여 손쉽게 확인하여 관련 지식을 습득할 수 있으며 나아가 반도체 설계에 주로 사용되어지는 VHDL이라는 하드웨어를 기술하는 언어를 쉽게 습득할 수 있도록 하는 부가적인 기능을 하게 함으로써 이론에 그칠 수 있는 디지털 및 디지털 회로설계를 본 고안을 이용하여 디지털 및 디지털 회로설계를 본 고안을 이용하여 손쉽게 사용하기에 편리한 트레이닝 키트이다.

Claims (3)

1. MAX+PLUSⅡ의 FPGA 디자인 툴인 VHDL을 이용하여 사용자가 설계한 회로를 로직디자인 블록(1)에 내장시키기 위해 입력받은 설계회로 입력수단과,

   입력받은 TTL 레벨 및 디지털 논리회로 및 ASIC 대체용 회로를 실제 회로로 구성한 것과 같은 역할을 수행하는 로직디자인 블록(1),

   설계회로 입력 수단의 클럭 주파수를 발생하는 주파수 발생 블록(4)와,

   로직디자인 블록(1)에서 구성된 회로의 입력이 되는 입력스위치 블록(5)와,

   로직디자인 블록(1)에서 구성된 회로를 외부로 출력 확인시키는 디스플레이블록(6)과,

   로직디자인 블록(1)의 입출력을 확장시키는 외부 확장 포트(7)를 구비시켜된것을 특징으로 하는 회로설계용 키트.
2. 제 1 항에서, 설계회로 입력수단은 퍼스널 컴퓨터에서 설계한 회로를 전송받는 바이트블라스터 블록(3)으로 이루어지는 디지털 회로설계용 키트.
3. 제 1 항에서, 로직디자인 블록(1)은 2,500개의 XOR Gate 로직 또는 1,200개에서 3,200개의 XOR Gate 로직을 수용할 수 있도록 구성된 디지털 회로설계용 키트.