KR100236563B1 - 디지탈 회로설계 트레이닝 키트 - Google Patents

Abstract

본 발명은 디지탈을 매우는 초보자가 TTL이나 논리회로를 직접 구성, 조립하여 실습하지 않고 국내에서 가장 높은 점유율을 갖고 있는 ALTERA사의 MAX＋PLUSⅡ이라는 FPEA디자인 툴을 사용해서 쉽게 디지탈 설계방법을 습득할 수 있도록 한 것으로 MAX＋PLUSⅡ의 FPEA디자인 툴로 사용자가 설계한 회로를 입력받는 설계회로 입력수단과, 입력받은 TTL레벨 및 디지탈 회로를 실제회로로 구성한 것과 같은 역할을 수행하는 로직디자인 블록과, 설계회로 입력수단의 입력모드 선택과 사용 클럭 주파수를 선택하는 콘트롤 블록과, 로직디자인 블록에서 구성된 회로를 외부로 출력 확인시키는 디스플레이 블록과, 로직디자인 블록에서 사용선택 입력을 인가시키는 입출력 스위치 블록을 구비시킴으로써 이루어진다.

Description

디지탈 회로설계 트레이닝 키트

본 발명은 실습을 통해서 디지탈 회로설계방법을 쉽게 습득할 수 있도록 하는 디지탈 트레이닝 키트(Digital Training Kit)에 관한 것이다. 반도체 기술의 발달에 따라 엄청난 수의 트랜지스터가 하나의 칩(chip)에 집적되고 칩의 동작이 고도로 복잡해짐에 따라 디지탈 회로설계 후 실제 시스템상에서 칩의 정상적인 동작여부를 판단하는 것이 중요한 관건이 되고 있으며 특히 ASIC(Application Specific Integrated Circuit)화 하는데 많은 비용부담을 감수하는 경우 칩의 실제동작여부를 미리 판단하여 보는 것이 중요한 일이 되고 있다.

이에 따라 단순히 회로설계 툴(Tool)상의 시뮬레이션(Simulation)만으로 만족하지 않고 설계된 로직(Logic)을 실제로 하드웨어(hardware)화 시켜 그 동작여부를 확인하려 하게 되고 하드웨어 에뮬레이터(emulator)나 FPGA(File Programmable Gate Array)를 이용하게 된다.

하드웨어 에뮬레이터장비는 고가이므로 손쉽게 이용할 수 없지만 FPGA는 적은 비용으로 실험실 수준에서 ASIC을 검증해 볼 수 있다.

이러한 FPGA는 전자회로 설계자가 현장에서 직접 직접회로를 구현할 수 있는 새로운 형태의 ASIC으로써 범용회로의 구현이 어렵고 용량이 적어 응용범위가 제한된 PLD(Programmable Logic Device)의 단점과 제작비용과 비용이 많이드는 ASIC의 단점을 해결한 것이다.

그러나 FPGA는 동작속도나 집적도가 ASIC에 비해 크게 떨어지므로 FPGA가 주로 사용되는 응용분야는 설계된 ASIC의 빠른검증과 주기가 짧은 ASIC 대체용으로 사용된다.

현존하는 FPGA 종류는 Xilinx, ALTERA, Actel, Quick Logic 등 다양하며 이중 ALTERA가 국내 50%이상의 점유율을 갖고 있으나 상기 ALTERA를 이용한 효과적인 디지탈 설계실습을 통해 대학과정에서의 디지탈회로 설계에 대한 학습을 디지탈 회로설계 트레이닝 키트를 통해 보다 쉽게 구성하여 실습 및 검증을 해볼 수 있도록 하는 것이 이 디지탈 회로설계 트레이닝 키트의 개발취지이다.

본 발명은 대학에서 디지탈을 배우는 초보자가 TTL이나 논리회로를 직접제작하지 않고 국내에서 가장 높은 점유율을 갖고 있는 ALTERA사의 MAX+PLUSII 이라는 FPGA 디자인 툴을 통해 쉽게 디지탈 설계방법을 습득할 수 있도록 한 것으로 대학과정의 디지탈 실습과목에서 배우는 100여개의 디지탈 예제회로뿐 아니라 10-15개의 응용회로를 바로 실습할 수 있도록 한다.

이러한 본 발명은 MAX＋PLUSⅡ의 FPGA 디자인 툴로 사용자가 설계한 회로를 입력 받는 설계회로 입력수단과, 입력받은 TTL 레벨 및 디지탈 회로를 실제회로로 구성한 것과 같은 역할을 수행하는 로직디자인 블록과, 설계회로 입력수단의 입력모드 선택과 사용클럭 주파수를 선택하는 콘트롤 블록과, 로직디자인 블록에서 구성된 회로를 외부로 출력 확인시키는 디스플레이블록과, 로직디자인 블록에 사용 선택 입력을 인가시키는 입출력 스위치 블록을 구비시킴으로써 이루어진다.

제1도는 본 발명의 블럭도.

* 도면의 주요부분에 대한 부호의 설명

1 : 로직디자인 블록 2 : 콘트롤 블록

3 : 입출력 콘트롤 블록 4 : 램

5 : RS232C 6 : 바이트 블라스터

7 : EEPROM 8 : EPROM

9 : 다운로드 및 콘트롤 블록 10 : 디스플레이 블록

11 : 입출력 스위치 블록 12 : 확장 포트

본 발명은 ALTERA 사의 MAX＋PLUSⅡ의 FPGA 디자인 툴을 사용하여 사용자가 설계한 회로가 들어가 TTL 레벨 또는 디지탈 논리회로를 실제회로로 구성한 것과 같은 역할을 수행하는 로직디자인 블록(1)과, 사용자가 설계한 회로를 로직디자인 블록(1)에 전송하고 사용 클럭 주파수를 선택하는 큰트롤블록(2)과, 로직디자인 블록(1)에 들어간 회로의 입출력을 디스플레이 블록(10) 및 입출력 스위치 블록(11)과 데이타, 어드레스선을 설정하는 입출력 콘트롤스위치 블록(3)과, 로직디자인 블록(1)사용시 데이타 베이스 관련 로직이나 루크업(Look up) 테이블과 같은 로직이 구현될 때 사용되는 램(4)과, 개인용 컴퓨터를 통해 사용자가 설계한 회로를 로직디자인 블록(1)에 전송하는 바이트 블라스터(Byte Blaster)(6)와, 로직디자인 블록(1)에 사용자가 설계한 회로를 전송하는 패러랠 롬으로 퍼스널 컴퓨터 없이 단독으로 제어할 때 사용되는 EEPROM(7)과, ALTERA사의 전용롬인 EPROM(8)과, 콘트롤블록(2)의 제어모드 선택에 필요한 스위치를 세팅하고 클럭을 선택하는 다운로드 및 클럭콘트를 블록(9)과, 로직디자인 블록(1)에 들어간 사용자 회로를 출력하는 디스플레이 블록(10)과, 로직디자인 블록(1)에 사용자 입력을 인가시키는 입출력 스위치 블록(11)과, 로직디자인 블록(1)의 입출력을 확장시키는 확장포트(12)를 구비시킴으로써 이루어진다.

그리고 본 발명에는 전원 어댑터로 부터 전원을 공급 받기 위한 전원잭과 함께 전원 온/오프를 선택하는 전원 스위치가 구비되고 퍼스널 컴퓨터와의 양방향 통신 및 인터페이스를 위한 RS232C(5)가 구비된다.

이러한 본 발명에서 로직디자인 블록(1)은 MAX＋PLUSⅡ의 FPGA 디자인 툴을 사용하여 사용자가 작성한 프로그램이 실행되는 가장 중요한 블록으로써 약 10,000개의 TTL로직을 수용할 수 있는 EPK 10K10QC208-4가 탑재되어 있고 720개의 래지스터와 6K 램 비트 블록이 내장되어있다.

내장하는 디바이스에 따라 40.0000Gates에 까지 설계할 수 있으며 2576개의 레지스터와 16K 램 비트 블록이 내장되어 있다.

로직디자인 블록(1)에서 사용자가 사용할 수 있는 입출력핀의 수는 총 134개인데 이중 120개의 핀을 입출력 디바이스와 연결하여 사용할 수 있게 되어 있고 10개의 핀은 확장포트(12)를 통해 외부사용자 인터페이스가 가능하게 하였다.

론트롤 블록(2)는 사용자가 설계한 회로를 로직디자인 블록(1)에 전송하고 사용 클럭 주파수를 선택하는 것으로 설계회로의 전송모드 선택과 클럭 주파수의 선택은 다운로드 및 클럭 콘트롤 블록(9)의 스위치에 의해 선택되게 한다.

여기서 클럭은 1MHz의 발진기를 사용하고 있으며 스위치 조작에 의해 10KHz또는 100Hz를 공급하고 사용자의 필요에 의해 외부클럭 주파수(CLK-EXT)를 선택 사용할 수 있도록 되어 있다.

상기된 클럭 주파수의 선택에 따른 스위치조작과 설계회로의 전송모드 선택에 따른 스위치조작은 다운로드 및 클럭콘트를 블록(9)의 스위치를 조작하는 것으로 스위치 조작에 따른 선택은 다음의 표와 같다.

[표]

본 발명 디지탈 회로설계 트레이닝 키트의 동작모드는 퍼스널 컴퓨터로 직접제어 할 때의 바이트 블라스터 모드와, 패러랠 롬으로 제어할 때의 PPS(Passive Parallel synchronous) 모드와, 내장롬으로 제어할때의 EPCI 모드가 있으며 상기된 사용모드의 선택은 상기 표와 같은 스위치 조작에 의해 제어된다.

먼저 바이트 블라스터 모드는 ALTERA사 전용 툴인 MAX＋PLUSⅡ상에서 디자인된 회로를 바이트 블라스터(6)를 통해 직접 로직디자인 블록(1)에 구현하는 모드로써 사용자가 디자인한 회로를 실제로 로직디자인 블록(1)에서 구현하는 가장 빠르고 손쉬운 방법이다.

그러나 이 방식은 반드시 퍼스널 컴퓨터를 바이트 블라스터(6)에 접속시켜야 하므로 퍼스널 컴퓨터 없이는 사용할 수 없다.

다음으로 PPS 모드는 EEPROM(7)에 저장된 데이터를 로직디자인 블록(1)에 패러랠로 전송하여 구현하는 방식으로 퍼스널 컴퓨터 없이 EEPROM(7)을 가지고 구현할 수 있으나 이 경우 EEPROM(7)에 사용자가 설계한 데이터를 메모리시킬 수 있는 롬 라이터(ROM WRITER)를 구비하여야 한다.

PPS 모드는 사용자가 설계한 회로가 저장된 EEPROM(7)을 이용하여 구현 가능하므로 퍼스널 컴퓨터가 필요 없으나 반드시 롬 라이터를 구비하여야 하는 불편이 따른다.

또한 EPCI 모드는 ALETERA사의 전용롬인 EPROM(8)에 데이타를 저장하는 롬 라이터장비를 별도로 필요로 하고 전원을 껐다 켤 경우 다시 로딩시켜야 하는 불편이 따르게 되나 전용롬의 사용으로 조작이 간편한 이점이 있다.

콘트롤블록(2)은 다운로드 및 클럭콘트롤블록(9)의 스위치 조작에 따라 바이트 블라스터(6), EEPROM(7), EPROM(8)을 선택적으로 콘트롤하여 사용자가 설계한 디지탈 회로를 로직디자인 블록(1)에서 실제 회로와 같이 구현시키는 한편 클럭 주파수를 선택하게 된다.

로직디자인 블록(1)은 사용자가 설계한 디지탈 회로 구현시 내장램을 사용하게 되나 방대한 데이타 베이스 관련 로직이나 루크업 테이블과 같은 로직이 구현될 경우 램(4)을 사용하게 된다.

또한 로직디자인 블록(1)은 RS232C(5)를 통하여 퍼스널 컴퓨터와 양방향 통신 및 인터페이스를 할 수 있게 된다.

로직디자인 블록(1)에서 사용자가 설계한 회로의 출력은 입출력 콘트롤 스위치블록(3)을 통하여 디스플레이 블록(10)에 인가되어 표시되며 디스플레이 블록(10)은 LCD, 7-세그먼트 8개, LED 16개로 구성된다.

디스플레이 블록(10)의 LCD, 7-세그먼트, LED는 미리 출력장치로써 선택한다. 입출력 스위치 블록(11)은 사용자가 로직디자인 블록(1)에 입력을 주기 위한 부분으로 16비트 딥스위치와 16개의 키패드로 구성된다.

확장포트(12)는 사용자가 설계한 회로가 자체에 내장되어 있는 디스플레이 블록(10)이나 입출력스위치 블록(11)과 맞지 않거나 별도의 인터페이스 보드를 제작하였을 경우에 사용된다.

이러한 본 발명은 MAX＋PLUSⅡ의 텍스트 에디터나 그래픽 에디터를 사용하여 회로를 설계한 후 바이트 블라스터 모드로 사용할 경우 바이트 블라스터(6)를 통하여 설계회로를 로직디자인 블록(1)에 실어주고, PPS 모드로 사용할 경우는 롬 라이터를 이용하여 설계회로를 EEPROM(7)에 저장시키며, EPCI 모드로 사용할 경우는 롬 라이터로 설계회로를 EPROM(8)에 저장시키게 된다.

상기 바이트 불라스터 모드, PPS 모드, EPCI 모드는 전기된 표에서와 같이 다운로드 및 클럭 콘트롤 블록(9)의 모우드 선택 스위치를 조작하여 설정해 주게 된다.

로직디자인 블록(1)온 사용자가 설계한 회로를 실저회로로 구성한 것과 같이 역할을 수행하며 입출력스위치 블록(11)의 키입력의 선택에 따라 그 결과를 디스플레이 블록(10)을 통하여 디스플레이 시키게 된다.

본 발명은 사용자가 설계한 회로를 실제로 구성하지 않고도 설계회로를 검증할 수 있으며 특히 대학과정에서 배우게 되는 100여개의 디지탈 예제회로의 구현과 함께 별도 제공되는 CD를 이용하여 다양한 디지탈 회로의 설계 검증을 할 수 있어 교육성과 확인에 효과적인 발명인 것이다.

Claims (5)

1. MAX＋PLUSⅡ의 FPGA디자인 툴로 사용자가 설계한 회로를 입력받는 설계회로 입력수단과, 입력받은 TTL 레벨 및 디지탈 논리회로를 실제회로로 구성한 것과 같은 역할을 수행하는 로직디자인 블록(1)과, 설계회로 입력수단의 입력모드 선택과 사용 클럭 주파수를 선택하는 콘트를 블록(2)과, 로직디자인 블록(1)에서 구성된 회로를 외부로 출력 확인시키는 디스플레이 블록(10)과, 로직디자인 블록(1)에서 사용선택 입력을 인가시키는 입출력 스위치 블록(11)을 구비시켜 된 것을 특징으로 하는 디지탈 회로설계 트레이닝 키트.
2. 제1항에서, 설계회로 입력 수단은 퍼스널 컴퓨터에서 설계한 회로를 전송받는 바이트 블라스터(6)와, 사용자 설계회로가 메모리된 EEPROM(7)과, 로직디자인 블록(1)의 전용롬인 EPROM(8)으로 이루어지는 디지탈 회로설계 트레이닝 키트.
3. 제1항에서, 콘트롤 블록(2)은 다운로드 및 클럭 콘트롤 블록(9)의 스위치 세팅에 의해 설계회로 입력수단의 입력모드를 선택하게 구성되는 한편 다운로드 및 클럭 콘트롤 블록(9)의 클럭선택 스위치 조작에 의해 사용 클럭 주파수를 선택하도록 구성되는 디지탈 회로설계 트레이닝 키트.
4. 제1항에서, 로직디자인 블록(1)은 입출력 콘트롤 스위치 블록(3)을 통하여 디스플레이 블록(10)과 입출력 스위치 블록(11)에 입출력이 이루어지게 구성된 디지탈 회로설계 트레이닝 키트.
5. 제1항에서, 로직디자인 블록(1)은 외장램(4)과 확장포트(12)가 구비되는 한편 퍼스널 컴퓨터와의 인터페이스 및 양방향 통신을 위한 RS232C(5)가 구비된 것을 특징으로 하는 디지탈 회로설계 트레이닝 키트.

Images