KR200184649Y1 - 디지털 회로 설계 및 활용을 위한 트레이닝 키트 - Google Patents

Abstract

본 고안은 디지털 회로 설계를 배우는 초보자나 일반 업체에서 TTL 이나 논리회로설계및 응용을 직접 구성, 조립하여 실습하지 않고 ALTERA사의 MAX+PLUSⅡ라는 FPGA 디자인 툴을 사용하여 보다 더 쉽게 디지털 설계방법 및 응용을 습득할 수 있도록 한 것으로 MAX+PLUSⅡ의 FPGA 디자인 툴을 사용하여 사용자가 설계한 회로의 테스트및 동작을 확인할수 있다.

이러한 본고안은 TTL,논리회로나 디지털회로를 실제회로로 구성한것과 같은역할을 수행하는 로직디자인블록과, 설계회로를 로직디자인블록에 내장하기위한 모드의 선택과 사용주파수를 선택하는 컨트롤블록과, 로직디자인블록에서 구성된 회로를 외부로 출력확인 시키는 디스플레이블록과, 로직디자인블록의 입력을 자체의스위치블록에서 처리하는 부분과 컴퓨터로 입력부분을 대체하는 콘넥터블록과, 로직디자인블록의 출력을 디스플레이블록과 컴퓨터 모니터로 출력시키는 콘넥터블록과, FLEX로직디자인블록의 입출력을 본 발명보드로 하지 않고 외부의 다른장치나 테스트 장비를 통하여 확인및 활용할수 있도록 하므로써 이루어 진다.

Description

디지털 회로 설계 및 활용을 위한 트레이닝 키트{.}

본 고안은 실제회로를 구성하지 않고도 실습을 통해서 디지털 회로 설계방법및 활용을 쉽게 습득할 수 있도록 하는 디지털 회로 설계 및 활용을 위한 트레이닝키트에 관한 것이다.

반도체 기술의 발달에 따라 엄청난 수의 트랜지스터가 하나의 칩(chip)에 집적되고 칩의 동작이 고도로 발전함에 따라 디지털 회로 설계 후 실제 시스템 상에서 칩의 정상적인 동작여부를 판단하는 것이 중요한 관건이 되고 있으며 특히 ASIC(Application Spectific Integrated Circuit)화 하는데 많은 비용 부담을 감수하는 경우 칩의 실제 동작 여부를 미리 판단하여 보는 것이 중요한 일이 되고 있다.

그러므로 단순히 회로설계 툴(Tool)상의 시뮬레이션(Simulation)만으로 만족하지 않고 설계된 로직(Logic)을 실제로 하드웨어(Hardware)화 시켜 그 동작 여부를 확인하려 하게 되고 이를 위하여 하드웨어 에뮬레이터(Emulator)나 FPGA(File Programmable Gate Array)를 이용하게 된다.

그러나 하드웨어 에뮬레이터 장비는 고가이므로 손쉽게 이용할 수 없지만 FPGA는 적은 비용으로 실험실 수준에서 ASIC을 검증해 볼 수 있다.

그리고 FPGA의 사용은 전자회로 설계자가 현장에서 직접 집적회로를 설계 및구현을 할 수 있는 새로운 형태의 ASIC으로써 범용 회로의 구현이 어렵고 용량이 적어 응용범위가 제한된 PLD(Programmable Logic Device)의 단점과 제작비용이 많이 드는 ASIC의 단점을 해결한 것이다.

그러나 FPGA는 동작속도나 집적도가 ASIC에 비해 크게 떨어지므로 FPGA가 주로 사용되는 응용분야는 설계된 ASIC의 빠른 검증과 주기가 짧은 ASIC 대체용으로사용된다.

현존하는 FPGA 종류는 Xilinx, ALTERA, Actel, Quick Logic 등 다양하며 프로세서의 종류는 인텔사의 8051, 8751, 자일로그의 Z80 및 같은 계열의 프로세서의종류와 성능이 많이 있으나 이 중 FPGA는 ALTERA가 국내 50%이상의 점유율을 가지고 있으며 프로세서는 인텔사의 8051계열과 자일로그사의 Z80이 가장 보편화되어 있다.

상기 ALTERA를 이용한 효과적인 디지털 설계실습을 통해 대학과정,중소업체,연구소등에서의 디지털 회로 설계 및 활용에 대한 학습을 트레이닝 키트를 통해 보다 쉽게 구성하여 실습 및 검증을 해볼 수 있도록 하는 것이 이 디지털 회로 설계 및 활용을 위한 트레이닝 키트의 개발 취지이다.

본 고안은 대학에서 디지털 회로 설계를 배우는 초보자나 일반업체및 연구소등에서 간단하게 사용목적에 따라 TTL이나 논리회로, 프로세서의 응용회로,DSP를 직접 제작하지 않고 ALTERA사의 MAX+PLUSⅡ이라는 FPGA 디자인 툴을 통해 쉽게 디지털 설계방법을 이해, 습득할 수 있도록 한 것으로 대학 과정의 디지털 실습 과목에서 배우는 100여개의 디지털 예제 회로뿐 아니라 10-15개의 디지털 응용회로를 위한 인터페이스 회로를 바로 실습할 수 있도록 하는 한편 사용자의 목적에 따라 설계된 회로를 실습할수 있도록 한다.

이러한 본 고안은 MAX+PLUSⅡ의 FPGA 디자인 툴로 사용자가 설계한 회로를 개별적으로 사용하거나 활용을 위한 주변 인터페이스 회로의 설계 후에 입력받는 설계회로 입력수단과, 입력수단으로 부터 입력받은 TTL 레벨 및 디지털 회로를 실제회로로 구성한 것과 같은 역할을 수행하는 로직디자인 블록과, 설계회로 입력수단의 입력모드 선택과 사용클럭 주파수를 선택하는 컨트롤 블록과, 로직디자인 블록에서 구성된 회로를 외부로 출력확인시키는 디스플레이 블록과, 로직디자인 블록에 사용 선택입력을 인가시키는 입출력 스위칭 블록을 구비시킴으로써 이루어진다.

도 1 은 본 고안의 블록도

<도면의 주요부분에 대한 부호의 설명>

1 : 로직디자인 블록 2 : 콘트롤 블록

3 : 입출력 스위칭 블록 4 : 램

5 : RS232 포트(컴퓨터와 시리얼 통신을 위한 포트)

6 : 바이트 블라스터 7 : EPROM

8 : PROM 9 : 다운로드및 콘트롤블록

10 : 입력 스위치 블록 11 : 디스플레이 블록

12 : PS/2 포트(컴퓨터의 키보드나 마우스와 연결되는 포트)

13 : VGA 포트(컴퓨터의 모니터와 연결되는 포트)

14 : 외부 확장 포트

본 고안은 ALTERA사의 MAX+PLUSⅡ의 FPGA 디자인 툴을 사용하여 사용자가 설계한 회로가 들어가 TTL 레벨 또는 디지털 논리회로 프로세서및 응용 회로를 실제회로로 구성한 것과 같은 역할을 수행하는 로직디자인 블록(1)과,

사용자가 설계한 회로를 상기 로직디자인 블록(1)에 전송하고 사용 클럭주파수를 선택하는 콘트롤블록(2)과,

로직디자인 블록(1)에 들어간 회로의 입출력을 위한 사용자 입력을 인가 시키는 입력 스위치 블록(10)과 데이터, 어드레스 선을 설정하는 입출력 콘트롤스위칭 블록(3)과,

로직디자인 블록(1)사용시 데이터 베이스 관련 로직이나 루크업(Look Up)테이블과 같은 로직이 구현될 때 사용되는 램(4)과,

개인용 컴퓨터를 통해 사용자가 설계한 회로를 로직 디자인 블록(1)에 전송하는 바이트 블라스터(Byte Blaster : 6)와,

로직디자인 블록(1)에 사용자가 설계한 회로를 전송하는 패러랠 룸으로 퍼스널 컴퓨터 없이 단독으로 제어할 때 사용되는 EPROM(7)과,

ALTERA사의 전용 롬인 PROM(8)과,

콘트롤 블록(2)의 제어모드 선택에 필요한 스위치를 세팅하고 클럭을 선택하는 다운로드 및 클럭콘트롤 블록(9)과,

로직 디자인 블록(1)에 들어간 사용자 회로를 출력하는 디스플레이 블록(11)과,

로직 디자인 블록(1)에 외부 입력과 외부 모니터 출력을 위한 PS/2 포트(12)및 VGA 포트(13)와,

로직 디자인 블록(1)의 입출력을 확장시키는 외부 확장 포트(14)를 구비시킴으로써 이루어진다.

그리고 본 고안에는 전원 어댑터로부터 전원을 공급받기 위한 전원 잭과 함께 전원 온/오프를 선택하는 전원 스위치가 구비되고 퍼스널 컴퓨터와의 양방향 통신 및 인터페이스를 위한 RS232C(12)가 구비된다.

이러한 본 고안에서 로직 디자인 블록(1)은 MAX+PLUSⅡ의 FPGA 디자인 툴을사용하여 사용자가 작성한 프로그램이 실행되는 가장 중요한 블록으로써 약 100,000개의 XOR Gate 로직을 수용할 수 있는 EPF10K10QC208-4가 탑재되어 있다.

콘트롤 블록(2)은 사용자가 설계한 회로를 로직 디자인 블록(1)에 전송하고사용 클럭주파수를 선택하는 것으로 설계회로의 전송모드를 선택하게 된다.

여기서 콘트롤 블록(2)의 클럭 주파수 선택은 다운로드및 클럭 콘트롤 블록(9)에 의해 선택되게 하며 다운로드및 클럭 콘트롤 블록(9)은 80Mhz의 발진기를 사용하고 있으며 스위치 조작에 의해 사용자의 요구에 맞는 주파수의 생성과 외부클럭 주파수(CLK-EXT)를 선택 사용할 수 있도록 한다.

이러한 클럭주파수의 선택예는 다음과 같다.

본 고안의 디지털 회로 설계 및 활용을 위한 트레이닝 키트에 대한 동작모드는 퍼스널 컴퓨터로 직접 제어할 때의 바이트 블라스터 모드와, 패러랠 롬으로 제어할 때의 PPS(Passive Parallel Synchronous) 모드와, 내장 롬으로 제어할 때의 PS(Passive Serial) 모드가 있으며 제어 블록에 의해 제어된다.

먼저 바이트 블라스터 모드는 ALTERA사 전용 툴인 MAX+PLUSⅡ상에서 디자인된 회로를 바이트 블라스터(6)를 통해 직접 로직디자인 블록(1)에 구현하는 모드로써 사용자가 디자인한 회로를 실제로 로직 디자인 블록(1)에서 구현하는 가장 빠르고 손쉬운 방법이다.

그러나 이 방식은 반드시 퍼스널 컴퓨터를 바이트 블라스터(6)에 접속시켜야하므로 퍼스널컴퓨터 없이는 사용할 수 없다.

다음으로 PPS 모드는 EPROM(7)에 저장된 데이터를 로직 디자인 블록(1)에 패러랠로 전송하여 구현하는 방식으로 퍼스널컴퓨터 없이 EPROM(7)을 가지고 구현할수 있으나 이 경우 EPROM(7)에 사용자가 설계한 데이터를 메모리시킬 수 있는 롬 라이터(ROM WRITER)를 구비하여야 하는 불편이 따른다.

또한 PS 모드는 ALTERA사의 전용 롬인 PROM(8)에 데이터를 저장하는 롬 라이터 장비를 별도로 필요로 하고 Byteblaster모드의 경우 전원을 껐다 켤 경우 다시로딩시켜야 하는 불편이 따르게 되나 전용롬(EPC1)의 사용으로 조작이 간편한 이점이 있다.

콘트롤 블록(2)은 다운로드 및 클럭 콘트롤 블록(9)의 입력에 따라 블라스터61), EPROM(7), PROM(8)을 선택적으로 콘트롤하여 사용자가 설계한 디지털 회로를 로직디자인 블록(1)에서 실제 회로와 같이 구현시키는 한편 클럭 주파수를 선택하게 된다.

로직 디자인 블록(1)은 사용자가 설계한 디지털 회로 구현시 내장 램을 사용하게 되나 방대한 데이터 베이스 관련 로직이나 루크업 테이블과 같은 로직이 구현될 경우 램(4)을 사용하게 된다.

또한 로직 디자인 블록(1)은 RS232C(5)를 통하여 퍼스널 컴퓨터와 양방향 통신 및 인터페이스를 할 수 있다.

로직 디자인 블록(1)에서 사용자가 설계한 회로의 출력은 입출력 콘트롤 스위칭 블록(3)을 통하여 디스플레이 블록(11)에 인가되어 표시되며 디스플레이 블록(11)은 그래픽LCD, 7-세그먼트 , LED 로 구성된다.

디스플레이 블록(11)의 그래픽LCD, 7-세그먼트, LED는 미리 출력장치로써 선택한다.

입력 스위치 블록(10)은 사용자가 로직 디자인 블록(1)에 입력을 주기 위한블록이고 확장포트(14)는 사용자가 설계한 회로가 자체에 내장되어 있는 디스플레이 블록(11)이나 입력 스위치 블록(10)과 맞지 않거나 별도의 인터페이스 보드를 제작하였을 경우에 사용된다.

이러한 본 고안은 MAX+PLUSⅡ의 텍스트 에디터나 그래픽 에디터를 사용하여회로를 설계한 후 바이트 블라스터 모드로 사용할 경우 바이트 블라스터(6)를 통하여 설계 회로를 로직 디자인 블록(1)에 실어 주고, PPS 모드로 사용할 경우는 롬 라이터를 이용하여 설계회로를 EPROM(7)에 저장시키며, PS 모드로 사용할 경우는 롬 라이터로 설계 회로를 PROM(8)에 저장시키게 된다.

상기 바이트 블라스터 모드, PPS 모드, PS 모드는 미리 설정되어 있는바와 같이 다운로드 및 클럭 콘트롤 블록(9)의 모드 선택 스위치를 조작하여 설정해 주게 된다.

로직 디자인 블록(1)은 사용자가 설계한 회로를 실제 회로로 구성한 것과 같이 역할을 수행하며 입출력 스위치 블록(10)의 설정에 따라 그 결과를 디스플레이블록(11)을 통하여 디스플레이시키게 된다.

본 고안은 사용자가 설계한 회로를 실제로 구성하지 않고도 설계 회로를 검증할 수있으며 특히 대학과정에서 배우게 되는 100여개의 디지털 예제 회로의 구현과 함께 별도 제공되는 CD를 이용하여 다양한 디지털 회로의 설계 및 프로세서의 이해와 제어 및 활용에 대한 검증을 할 수 있어 교육성과 확인에 효과적인 발명인 것이다.

Claims (7)

1. MAX+PLUSⅡ의 FPGA 디자인 툴로 사용자가 설계한 회로를 로직블록에 내장시키기 위해 입력 받는 입력수단과,

   입력받은 TTL 레벨 및 디지털 논리회로와 DSP, ASIC 대체용회로, 디지탈관련통신시스템을 구성하는 회로를 실제 회로로 구성한 것과 같은 역할을 수행하는 로직 디자인 블록(1)과,

   설계 회로 입력 수단의 입력모드 선택과 사용클럭 주파수를 선택하는 다운로드및 클럭컨트롤 블록(9)과,

   100,000GATE까지 설계되는 로직블록과 입출력 장치 상호간의 스위칭을 해주는 콘트롤 블록(2)과,

   Look-Up 테이블과 같은 다양한 데이타 베이스, 다량의 메모리를 필요로 하는로직구현을 위한 램(4)과,

   로직 디자인 블록(1)에서 구성된 회로의 입력이 되는 입력스위치 블록(10)및이를 외부로 출력 확인시키는 디스플레이 블록(11)과,

   외부의 입출력을 사용할 수 있는 콘넥터를 구비시켜 된 것을 특징으로 하는디지털 회로 설계 및 활용을 위한트레이닝 키트.
2. 제 1 항에서, 설계 회로 입력 수단은 퍼스널 컴퓨터에서 설계한 회로를 전송받는 바이트 블라스터(6)와,

   사용자 설계 회로가 메모리되는 EPROM(7) 과,

   로직 디자인 블록(1)의 전용 롬인 PROM(8)으로 이루어지는 디지털 회로 설계및 활용을 위한 트레이닝 키트.
3. 제 1 항에서, 로직디자인블록(1)과 램(4), 입력스위치블록(10), 외부확장포트(14), VGA 포트(13), PS/2 포트(12)를 상호 교환 해주는 스위칭 전용 디바이스를사용하여 구성된 디지털 회로 설계 및 활용을 위한 트레이닝 키트.
4. 제 1 항에서, 다운로드 및 클럭 콘트롤 블록(9)의 설정에 의해 설계회로 입력수단의 입력 모드를 선택하게 구성되는 한편 다운로드 및 클럭 콘트롤 블록(9)의클럭 조정에 의해 사용 클럭 주파수를 자유롭게 선택하도록 구성되는 디지털 회로설계 및 활용을 위한 트레이닝 키트.
5. 제 1 항에서, 로직디자인 블록(1)은 입출력 콘트롤 스위칭 블록(3)을 통하여디스플레이 블록(11)과 입력 스위치 블록(10)에 입출력이 이루어지게 구성된 디지털 회로 설계 및 활용을 위한 트레이닝 키트.
6. 제 1 항에서, 로직 디자인 블록(1)은 외장램(4)과 확장포트(14)가 구비되는한편 퍼스널 컴퓨터와의 인터페이스 및 양방향 통신을 위한 RS232C(5)가 구비된 것을 특징으로 하는 디지털 회로 설계 및 활용을 위한 트레이닝 키트.

   사용자 설계 회로가 메모리되는 EPROM(7) 과,

   로직 디자인 블록(1)의 전용 롬인 PROM(8)으로 이루어지는 디지털 회로 설계및 활용을 위한 트레이닝 키트.
7. 제 1 항에서, 콘넥터는 외부의 입력을 위한 PS/2 포트(12)와 외부의 모니터출력을 위한 VGA 포트(13)로 구성된 것을 특징으로 하는 디지털 회로 설계 및 활용을 위한 트레이닝 키트.