KR200198132Y1 - Phase locked loop circuit of mobile subscriber - Google Patents
Phase locked loop circuit of mobile subscriber Download PDFInfo
- Publication number
- KR200198132Y1 KR200198132Y1 KR2019970041795U KR19970041795U KR200198132Y1 KR 200198132 Y1 KR200198132 Y1 KR 200198132Y1 KR 2019970041795 U KR2019970041795 U KR 2019970041795U KR 19970041795 U KR19970041795 U KR 19970041795U KR 200198132 Y1 KR200198132 Y1 KR 200198132Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- voltage
- voltage controlled
- signal
- phase
- Prior art date
Links
- 230000005855 radiation Effects 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 고안은 동일한 지역에 제공되는 여러 주파수 대역에서도 전압 제어 발진 주파수를 충분히 가변시켜 결정할 수 있는 단말기의 위상 잠금 루프(PLL) 회로에 관한 것으로서, 본 고안은 입력되는 기준 주파수와 귀환신호의 위상을 서로 비교하는 위상 비교기와, 상기 위상 비교기에서 출력되는 리플성분을 갖는 전압 신호를 직류 전압 레벨을 갖는 신호로 만들기 위한 루프 필터와, 상기 루프 필터의 출력단과 병렬로 연결되어 상기 루프 필터에서 출력되는 직류 전압 신호의 레벨에 따라 출력 주파수를 설정된 레벨 범위 내에서 각각 가변시키는 복수개의 전압 제어 발진기와, 상기 복수개의 전압 제어 발진기의 각각 출력신호가 서로 영향을 미치지 않도록 하는 복수개의 분리기(Isolator)와, 상기 분리기에서 출력되는 높은 주파수 성분을 나누어 상기 위상 비교기에 피드백시키는 분주기와, 상기 각각의 전압 제어 발진기의 가변 주파수 범위에 맞도록 채널번호를 세팅한 스위칭 제어신호를 출력하는 업 다운 컨버터와, 상기 업다운 컨버터에서 출력되는 제어신호에 의해 상기 복수개의 전압 제어 발진기중 사용할 임의의 전압 제어 발진기를 선택하기 위한 전원 스위치로 구성된다.The present invention relates to a phase locked loop (PLL) circuit of a terminal that can be determined by varying the voltage controlled oscillation frequency sufficiently even in several frequency bands provided in the same region. A phase comparator for comparison, a loop filter for making a voltage signal having a ripple component output from the phase comparator into a signal having a DC voltage level, and a DC voltage connected in parallel with an output terminal of the loop filter and output from the loop filter A plurality of voltage controlled oscillators for varying the output frequency according to the level of the signal within a set level range, a plurality of separators for preventing the output signals of the plurality of voltage controlled oscillators from affecting each other, and the separator Phase by dividing the high frequency component And a plurality of up-down converters for outputting a switching control signal having a channel number set to match a variable frequency range of each voltage-controlled oscillator, and a control signal output from the up-down converter. It consists of a power switch for selecting any voltage controlled oscillator to be used among the voltage controlled oscillators.
Description
본 고안은 이동 단말기의 위상 잠금 루프(Phase Locked Loop : PLL)회로에 관한 것으로, 특히 동일 지역에 있는 여러 주파수 대역에서도 전압 제어 발진 주파수를 결정할 수 있는 단말기의 위상 잠금 루프(PLL) 회로에 관한 것이다.The present invention relates to a phase locked loop (PLL) circuit of a mobile terminal, and more particularly, to a phase locked loop (PLL) circuit of a terminal capable of determining a voltage controlled oscillation frequency in several frequency bands in the same region. .
일반적으로 이동 단말기는 안테나를 통해 수신된 디지털 음성 신호를 하향주파수 처리한 후 가청 가능한 아날로그 음성신호로 변환시켜 스피커와 같은 음성 출력장치를 통해 음성신호를 내보내고, 반대로 마이크와 같은 음성 입력장치를 통해 입력된 아날로그 음성신호는 디지털 음성신호로 변환시키고 고출력을 갖도록 상향 주파수 처리하여 안테나를 통해 송출한다. 이때, 이러한 단말기에는 전압 제어발진기가 구비되어 있어 상향 및 하향 주파수 처리를 할 때 입력된 전압에 따라 선형적으로 변하는 출력 주파수를 출력시켜 수신용 및 송신용 혼합기(Mixer)에서 각각 입력 및 출력신호와 혼합된다. 여기서, 전압 제어 발진기에는 위상 잠금 루프가 연결되어 있어 입력되는 기준 주파수와 전압 제어 발진기의 발진 출력의 위상차를 검출하여 전압 제어 발진기의 주파수와 위상을 정한다. 이 전압 제어 발진기의 주파수와 위상이 안정적이고 잡음이 없어야만 깨끗하고 분명한 음성신호를 수신하고, 또한 멀리 송신 할 수 있다.In general, a mobile terminal converts a digital voice signal received through an antenna down-frequency into an audible analog voice signal and sends out a voice signal through a voice output device such as a speaker, and conversely inputs it through a voice input device such as a microphone. The analog voice signal is converted into a digital voice signal and processed through an uplink frequency to have a high output and transmitted through an antenna. At this time, the terminal is provided with a voltage controlled oscillator outputs an output frequency that varies linearly in accordance with the input voltage during the up and down frequency processing, and the input and output signals and Are mixed. Here, the phase locked loop is connected to the voltage controlled oscillator to detect the phase difference between the input reference frequency and the oscillation output of the voltage controlled oscillator to determine the frequency and phase of the voltage controlled oscillator. The frequency and phase of this voltage-controlled oscillator is stable and free of noise so that it can receive clear and clear voice signals and transmit them far away.
제1도는 이상에서 설명한 종래의 위상 잠금 루프(Phase Locked Loop : PLL) 회로의 구성 블럭도이다.FIG. 1 is a block diagram illustrating a conventional phase locked loop (PLL) circuit described above.
제1도를 참조하면, 종래의 위상 잠금 루프(Phase Locked Loop : PLL) 회로는 입력되는 기준 주파수와 귀환신호의 위상을 서로 비교하는 위상비교기(1)와, 위상비교기(1)에서 출력되는 리플성분을 갖는 신호를 직류 전압 레벨신호로 만들기 위한 루프 필터(2)와, 루프 필터(2)에서 출력되는 직류 전압 신호의 레벨에 따라 출력 주파수를 가변시키는 전압 제어 발진기(3)와, 전압 제어 발진기(3)의 출력신호를 위상 비교기(1)에 피드백시키는 분주기(4)로 구성된다.Referring to FIG. 1, a conventional phase locked loop (PLL) circuit includes a phase comparator 1 for comparing a phase of an input reference frequency and a feedback signal with each other, and a ripple output from the phase comparator 1. A loop filter 2 for making a signal having a component into a DC voltage level signal, a voltage controlled oscillator 3 for varying an output frequency in accordance with the level of a DC voltage signal output from the loop filter 2, and a voltage controlled oscillator And a divider 4 which feeds back the output signal of (3) to the phase comparator 1.
이와 같은 구성을 갖는 종래의 위상 잠금 루프 회로의 동작은 다음과 같다.The operation of the conventional phase lock loop circuit having such a configuration is as follows.
위상 비교기(1)는 입력되는 기준 주파수의 위상과 현재 출력되는 전압 제어발진기(3)의 출력 주파수의 위상을 비교하여 그 차이를 출력한다. 이 위상 비교기(1)는 로킹과정에서 입력신호의 주파수와 위상차를 극복해야한다. 두 신호의 주파수 차이가 충분히 작을 때 루프는 특별한 도움 없이도 잔은 시간에 주파수를 포착한다. 이 위상 비교된 신호는 루프 필터(2)를 통과하면서 직류전압 레벨을 갖는 신호로 변환된다. 전압 제어 발진기(3)는 루프 필터(2)에서 출력된 직류 전압 신호의 레벨에 따라 출력 주파수를 가변 시킨다. 또한, 분주기(4)는 위상 비교기(1)의 룩킹 레인지(looking range)를 유지하기 위해 전압 제어 발진기(3)의 출력신호를 위상 비교기(1)로 피드 백 시킨다.The phase comparator 1 compares the phase of the input reference frequency with the phase of the output frequency of the voltage controlled oscillator 3 currently output and outputs the difference. This phase comparator 1 must overcome the frequency and phase difference of the input signal during the locking process. When the frequency difference between the two signals is small enough, the loop picks up the frequency in time without any help. This phase compared signal is converted into a signal having a DC voltage level while passing through the loop filter 2. The voltage controlled oscillator 3 varies the output frequency according to the level of the DC voltage signal output from the loop filter 2. In addition, the divider 4 feeds back the output signal of the voltage controlled oscillator 3 to the phase comparator 1 in order to maintain the looking range of the phase comparator 1.
그러나 이와 같은 종래의 단말기에서는 고주파에서 위상 잠금 루프를 사용할 때 전압 제어 발진기의 가변범위가 수십 MHz 정도의 가변 변위를 갖는다. 전압제어 발진기의 가변범위는 전압 제어 발진기 내부에 구비된 가변 캐패시터 등에 의해 출력 주파수의 범위가 정해지는데 대부분의 가변 소자의 가변범위가 넓지 않아 결국 전압 제어 발진기의 출력 주파수의 범위가 쉽지 않다.However, in such a conventional terminal, the variable range of the voltage controlled oscillator has a variable displacement of several tens of MHz when the phase lock loop is used at a high frequency. The range of the output frequency of the voltage controlled oscillator is determined by a variable capacitor provided in the voltage controlled oscillator. However, the range of the output frequency of the voltage controlled oscillator is not easy because most variable elements do not have a wide range.
또한, 가변소자의 가변 범위가 너무 크면 루프 필터를 통과한 직류 전압 레벨의 최대 가변 범위는 일정하기 때문에 결국 전압 제어 발진기의 감도에 영향을 줄 수 있다.In addition, if the variable range of the variable element is too large, the maximum variable range of the DC voltage level passing through the loop filter is constant, which may eventually affect the sensitivity of the voltage controlled oscillator.
상기의 원인으로 인해 동일 지역에 제공되는 통신 시스템에서는 통신 사업자마다 할당받은 주파수 대역이 틀리므로 결국, 단말기는 사업자에 할당된 주파수 대역에만 맞고 전체적으로는 호환성이 없다. 따라서, 하나의 이동 단말기로는 여러 사업자가 구축한 다른 통신 시스템에 접속하기가 어렵다는 것을 뜻한다.Due to the above reasons, in a communication system provided in the same region, the frequency band allocated to each service provider is different, and thus, the terminal is only compatible with the frequency band allocated to the service provider and is not generally compatible. Therefore, it means that it is difficult for one mobile terminal to access another communication system constructed by various operators.
만일, 하나의 이동 단말기로 동일 지역에 제공되는 약간씩의 차이를 갖는 여러 주파수 대역을 모두 커버하려면 업 다운 컨버터와 같이 헤체로다인 방식을 쓰는 송수신 시스템에서는 각 단말기에 여러 개의 각각 다른 새로운 PLL 루프를 만들어야만 하는 문제점이 있었다.If a single mobile terminal covers all the slightly different frequency bands provided in the same region, a Hezerodyne transmission system such as an up-down converter may have several different new PLL loops for each terminal. There was a problem that had to be made.
본 고안의 목적은 이상의 종래의 기술에서 언급한 문제점들을 해결하기 위하여 안출한 것으로서, 동일한 지역에 제공되는 여러 주파수 대역에서도 전압 제어 발진 주파수를 충분히 가변시켜 결정할 수 있는 단말기의 위상 잠금 루프(PLL) 회로를 제공하기 위한 것이다.An object of the present invention is to solve the problems mentioned in the related art, and is a phase lock loop (PLL) circuit of a terminal which can be determined by sufficiently varying a voltage controlled oscillation frequency even in various frequency bands provided in the same region. It is to provide.
이상과 같은 목적을 달성하기 위하여, 본 고안은 입력되는 기준 주파수와 귀환신호의 위상을 서로 비교하는 위상 비교기와, 상기 위상 비교기에서 출력되는 리플성분을 갖는 전압 신호를 직류 전압 레벨을 갖는 신호로 만들기 위한 루프 필터와, 상기 루프 필터의 출력단과 병렬로 연결되어 상기 루프 필터에서 출력되는 직류 전압 신호의 레벨에 따라 출력 주파수를 설정된 레벨 범위 내에서 각각 가변시키는 복수개의 전압 제어 발진기와, 상기 복수개의 전압 제어 발진기의 각각의 출력신호가 서로 영향을 미치지 않도록 하는 복수개의분리기(Isolator)와, 상기 분리기에서 출력되는 높은 주파수 성분을 나누어 상기 위상 비교기에 피드백시키는 분주기와, 상기 각각의 전압 제어 발진기의 가변 주파수 범위에 맞도록 채널번호를 세팅한 스위칭 제어신호를 출력하는 업 다운 컨버터와, 상기 업다운 컨버터에서 출력되는 제어신호에 의해 상기 복수개의 전압 제어 발진기중 사용할 임의의 전압 제어 발진기를 선택하기 위한 전원 스위치로 구성된다.In order to achieve the above object, the present invention provides a phase comparator for comparing the phase of the input frequency and the feedback signal with each other, and a voltage signal having a ripple component output from the phase comparator to a signal having a DC voltage level A plurality of voltage controlled oscillators and a plurality of voltage controlled oscillators connected in parallel with an output terminal of the loop filter and varying an output frequency within a set level range according to a level of a DC voltage signal output from the loop filter; A plurality of separators for preventing each output signal of the control oscillator from affecting each other, a divider for dividing high frequency components output from the separator and feeding them back to the phase comparator, and variable of each voltage controlled oscillator Switching control signal with channel number set to fit the frequency range It is constituted by the up-down converter for outputting a control signal generated from the up-down converter to the power switch for selecting any of a voltage controlled oscillator used in the plurality of voltage-controlled oscillator.
제1도는 종래의 위상 잠금 루프(Phase Locked Loop : PLL) 회로의 구성 블록도.1 is a block diagram illustrating a conventional phase locked loop (PLL) circuit.
제2도는 본 고안에 따른 위상 잠금 루프(Phase Locked Loop : PLL) 회로의 구성 블록도.2 is a block diagram illustrating a phase locked loop (PLL) circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 위상 비교기 12 : 루프 필터11: phase comparator 12: loop filter
13 : 전원 스위치 14a-l4n : 전압 제어 발진기13: power switch 14a-l4n: voltage controlled oscillator
15a-15n : 분리기 16 : 분주기15a-15n: Separator 16: Divider
17 : 업다운 컨버터17: up-down converter
이하, 본 고안의 일 실시예에 따른 구성, 동작 및 효과를 상세히 설명한다.Hereinafter, the configuration, operation and effects according to an embodiment of the present invention will be described in detail.
제2도는 본 고안에 따른 위상 잠금 루프(Phase Locked Loop : PLL) 회로의 구성 블럭도이다.2 is a block diagram illustrating a phase locked loop (PLL) circuit according to the present invention.
제2도를 참조하면, 본 고안에 따른 위상 잠금 루프(Phase Lucked Loop : PLL)회로는 입력되는 기준 주파수와 귀환신호의 위상을 서로 비교하는 위 상비교기(11)와, 위상 비교기(11)에서 출력되는 리플성분을 갖는 전압 신호를 직류 전압 레벨을 갖는 신호로 만들기 위한 루프 필터(12)와, 루프 필터(12)의 출력단과 병렬로 연결 되어 루프 필터(12)에서 출력되는 직류 전압 신호의 레벨에 따라 출력 주파수를 설정된 레벨 범위 내에서 각각 가변시키는 복수개의 전압 제어 발진기(14a 14n)와, 복수개의 전압 제어 발진기(14a. 14n)의 각각의 출력신호가 서로 영향을 미치지 않게 하는 복수개의분리기(Isolator)(15a‥‥15n)와, 분리기(15a-l5n)에서 출력되는 높은 주파수 성분을 나누어 위상 비교기(11)에 피드백시키는 분주기(16)와, 각각의 전압 제어 발진기의 가변 주파수 범위에 맞도록 채널번호를 세팅한 스위칭 제어신호를 출력하는 업 다운 컨버터(17)와, 업다운 컨버터(17)에서 출력되는 제어신호에 의해 복수개의 전압 제어 발진기중 사용할 전압 제어 발진기를 선택하기 위한 전원스위치 (13)로 구성된다.Referring to FIG. 2, a phase locked loop (PLL) circuit according to the present invention includes a phase comparator 11 and a phase comparator 11 for comparing a phase of an input reference frequency and a feedback signal with each other. The level of the DC voltage signal output from the loop filter 12 connected in parallel with the loop filter 12 and the output terminal of the loop filter 12 for making the voltage signal having the output ripple component into a signal having the DC voltage level. The plurality of voltage controlled oscillators 14a 14n for varying the output frequency within the set level range and the output signals of the plurality of voltage controlled oscillators 14a. 14n so as not to influence each other An isolator 15a ... 15n, a divider 16 for dividing the high frequency components output from the separators 15a-l5n and feeding them back to the phase comparator 11, and a variable frequency range of each voltage controlled oscillator. An up-down converter 17 for outputting a switching control signal with a lock channel number set, and a power switch for selecting a voltage-controlled oscillator to be used among the plurality of voltage-controlled oscillators by the control signal output from the up-down converter 17 (13). It is composed of
이와 같은 구성을 갖는 본 고안에 따른 위상 잠금 루프 회로의 동작은 다음과 같다.The operation of the phase lock loop circuit according to the present invention having such a configuration is as follows.
위상 비교기(11)는 입력되는 기준 주파수의 위상과 현재 선택되어 출력되는 전압 제어 발진기(14a…14n)의 출력 주파수의 위상을 비교하여 그 차이를 출력한다. 이 위상 비교기(11)는 로킹과정에서 입력신호의 주파수와 위상차를 극복해야만 한다. 즉, 두 신호의 주파수 차이가 충분히 작을 때 루프는 특별한 도움 없이도 짧은 시간에 주파수를 포착한다. 이 위상 비교된 신호는 루프 필터(12)를 통과하면서 직류전압 레벨을 갖는 신호로 변환되고, 이어 복수개의 전압 제어 발진기(14a…14n)로 각각 입력된다. 이때, 업 다운 컨버터(17)는 각각의 전압 제어 발진기의 가변 주파수 범위에 맞도록 채널번호를 세팅된 스위칭 제어신호를 전원 스위치(13)로 출력한다. 전원 스위치(13)는 업다운 컨버터(17)에서 출력되는 제어신호에 의해 복수개의 전압 제어 발진기(14a…14n)중 사용할 전압 제어 발진기를 결정한다. 여기서, 전압 제어 발진기의 수는 업 다운 컨버터(17)에서 출력되는 제어 신호 비트 수의 2의 n배 까지 선택하여 사용할 수 있다. 이어, 선택된 전압 제어 발진기는 루프 필터(12)에서 출력된 직류 전압 신호의 레벨에 따라 출력 주파수를 가변 시킨다. 각각의 전압 제어 발진기(14a…14n)의 각각의 출력 단에는 분리기(15a-l5n)가 각각 연결되어 있어 오동작에 의한 출력 주파수의 상호 간섭을 줄이기 위한 것이다. 또한, 분주기(16)는 높은 주파수 성분을 나누어 위상 비교기(11)의 룩킹 인 (looking in)범위 안에 들도록 분리기를 통한 전압 제어 발진기의 출력신호를 위상 비교기(11)로 피드 백 시킨다.The phase comparator 11 compares the phase of the input reference frequency with the phase of the output frequency of the voltage controlled oscillators 14a to 14n currently selected and outputs the difference. This phase comparator 11 must overcome the frequency and phase difference of the input signal during the locking process. That is, when the frequency difference between the two signals is small enough, the loop picks up the frequency in a short time without any special assistance. This phase compared signal is converted into a signal having a DC voltage level while passing through the loop filter 12, and then input to a plurality of voltage controlled oscillators 14a ... 14n, respectively. At this time, the up-down converter 17 outputs a switching control signal having a channel number set to the variable frequency range of each voltage controlled oscillator to the power switch 13. The power switch 13 determines the voltage controlled oscillator to be used among the plurality of voltage controlled oscillators 14a ... 14n by the control signal output from the up-down converter 17. Here, the number of voltage controlled oscillators may be selected and used up to n times two of the number of control signal bits output from the up-down converter 17. The selected voltage controlled oscillator then varies the output frequency according to the level of the DC voltage signal output from the loop filter 12. Separator 15a-5n is connected to each output terminal of each voltage controlled oscillator 14a ... 14n to reduce mutual interference of the output frequency due to malfunction. In addition, the divider 16 divides the high frequency component and feeds back the output signal of the voltage controlled oscillator through the separator to the phase comparator 11 so as to fall within the looking in range of the phase comparator 11.
이상에서 설명한 바와 같이 본 고안에 따르면, 하나의 PLL회로만으로 동일지역에 있는 약간의 차이를 갖는 주파수대역에 무관하게 전압 제어 발진 주파수를 결정할 수 있기에, 본 고안이 적용된 하나의 단말기로 PCS 운영 사업자에 무관하게 여러 주파수 대역을 범용으로 사용 할 수 있는 효과가 있다.As described above, according to the present invention, since only one PLL circuit can determine the voltage-controlled oscillation frequency regardless of a frequency band having a slight difference in the same region, one terminal to which the present invention is applied is provided to the PCS operator. There is an effect that can be used universally regardless of the frequency band.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970041795U KR200198132Y1 (en) | 1997-12-29 | 1997-12-29 | Phase locked loop circuit of mobile subscriber |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970041795U KR200198132Y1 (en) | 1997-12-29 | 1997-12-29 | Phase locked loop circuit of mobile subscriber |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990029142U KR19990029142U (en) | 1999-07-15 |
| KR200198132Y1 true KR200198132Y1 (en) | 2000-10-02 |
Family
ID=19518976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970041795U KR200198132Y1 (en) | 1997-12-29 | 1997-12-29 | Phase locked loop circuit of mobile subscriber |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200198132Y1 (en) |
-
1997
- 1997-12-29 KR KR2019970041795U patent/KR200198132Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990029142U (en) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0385181B1 (en) | Tuner station selecting apparatus | |
| CA2164522C (en) | Method and apparatus for identifying signaling channel | |
| KR101502609B1 (en) | Hybrid afc using dcxo and rf pll | |
| KR930011846B1 (en) | Method and apparatus for frequency control of multiple oscillators using a single frequency locked loop | |
| US4035727A (en) | Multichannel radio transmitter with means to prevent abnormal wave radiation | |
| US6509802B2 (en) | PLL-tuning system having a phase detector with a sampling frequency equal to a reference frequency | |
| JP2007013898A (en) | Pll frequency synthesizer, integrated circuit and communication apparatus using the same | |
| EP0519489A1 (en) | Automatic frequency control circuit | |
| US7039380B2 (en) | Automatic center frequency tuning of a voltage controlled oscillator | |
| KR101085693B1 (en) | Apparatus for generating improved wideband i/q signal | |
| US6091943A (en) | Combining oscillator with a phase-indexed control circuit for a radio receiver | |
| US6226499B1 (en) | Radio circuit apparatus and radio communication equipment | |
| GB2328095A (en) | Reducing lock-up time of a frequency synthesiser | |
| KR200198132Y1 (en) | Phase locked loop circuit of mobile subscriber | |
| US4879757A (en) | Tweet elimination, or reduction, in superheterodyne receivers | |
| US7333554B2 (en) | Communication system with frequency modulation and a single local oscillator | |
| JPS6347297B2 (en) | ||
| KR100365130B1 (en) | IF conversion circuit of ground station for satellite communications | |
| FI86351C (en) | Method for channel dependent control of a voltage controlled suction filter in a receiver of a radio telephone | |
| KR200291723Y1 (en) | A Beat Frequency Protection Apparatus of Tuner | |
| GB2341285A (en) | Frequency synthesisers | |
| JPH02141127A (en) | Frequency control circuit | |
| EP0655844A2 (en) | Method and apparatus for forming intermediate frequency signals | |
| JP2000101464A (en) | Signal receiver | |
| JPH02217024A (en) | Tuner channel selector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |