KR200189936Y1 - Apparatus for phase locked loop - Google Patents

Apparatus for phase locked loop Download PDF

Info

Publication number
KR200189936Y1
KR200189936Y1 KR2020000005791U KR20000005791U KR200189936Y1 KR 200189936 Y1 KR200189936 Y1 KR 200189936Y1 KR 2020000005791 U KR2020000005791 U KR 2020000005791U KR 20000005791 U KR20000005791 U KR 20000005791U KR 200189936 Y1 KR200189936 Y1 KR 200189936Y1
Authority
KR
South Korea
Prior art keywords
voltage
phase
output
value
locked loop
Prior art date
Application number
KR2020000005791U
Other languages
Korean (ko)
Inventor
하헌성
Original Assignee
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지정보통신주식회사 filed Critical 엘지정보통신주식회사
Priority to KR2020000005791U priority Critical patent/KR200189936Y1/en
Application granted granted Critical
Publication of KR200189936Y1 publication Critical patent/KR200189936Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Abstract

본 고안은 위상동기루프 장치에 관한 것으로 특히, 안정도 및 동기 시간을 개선하기에 적당하도록 한 위상동기루프 장치에 관한 것이다. 이와 같은 위상동기루프 장치는 기준 주파수 신호와 전압제어 발진부(VCO)로부터 궤환된 발진 주파수 신호의 위상을 비교하여 그 위상차를 출력하는 위상 동기 루프 회로부와, 상기 위상 동기 루프 회로부의 출력 신호를 평할하여 그에 상응하는 전압을 출력하는 루프 필터부와, 상기 루프 필터부에서 출력된 전압을 정입력 단자(+)에서 수신하고, 설정된 기준 전압을 발생시키는 기준전압 발생부의 출력된 전압을 부입력 단자(-)에서 수신하여, 정입력 단자(+)와 부입력 단자(-)에서 수신된 값에 따른 연산값을 출력하는 OP 앰프를 구비한 DC 인가회로부와, 상기 DC 인가회로부의 출력값의 세기에 따른 발진 주파수를 발생시키는 전압제어 발진부로 구성된다.The present invention relates to a phase-locked loop device, and more particularly, to a phase-locked loop device adapted to improve stability and synchronization time. The phase-locked loop device compares the phase of the reference frequency signal and the oscillation frequency signal fed back from the voltage controlled oscillator VCO and outputs the phase difference, and equalizes the output signal of the phase-locked loop circuit. The output voltage of the loop filter unit for outputting a voltage corresponding thereto, and the output voltage of the reference voltage generator for receiving the voltage output from the loop filter unit from the positive input terminal (+) and generating a set reference voltage, A DC application circuit unit having an op amp received from the positive input terminal (+) and a negative input terminal (-) and outputting an operation value corresponding to the value received at the negative input terminal (-), and oscillation according to the intensity of the output value of the DC application circuit unit. It is composed of a voltage controlled oscillator which generates a frequency.

Description

위상동기루프 장치{Apparatus for Phase Locked Loop}Phase locked loop device {Apparatus for Phase Locked Loop}

본 고안은 위상동기루프 장치에 관한 것으로 특히, 안정도 및 동기 시간(Lock Time)를 개선하기에 적당하도록 한 위상동기루프 장치에 관한 것이다.The present invention relates to a phase locked loop device, and more particularly, to a phase locked loop device suitable for improving stability and lock time.

일반적으로 데이터 전송 시스템에서는 정보를 변조 또는 비변조된 디지털 비트 형태로 송수신하며, 하드웨어 구성비용을 절감하기 위해 클럭 신호를 제외한 데이터 신호만을 전송한다.In general, a data transmission system transmits and receives information in the form of modulated or unmodulated digital bits, and transmits only a data signal except a clock signal to reduce hardware configuration cost.

그러므로 수신기에서는 전달된 데이터로부터 송신부에서 사용된 클럭 신호를 추출하고 이를 데이터 비트와 동기시켜 데이터 상태를 정확히 결정하는 클럭 및 데이터 복구회로를 필수적으로 포함하여야 한다.Therefore, the receiver must include a clock and data recovery circuit which extracts the clock signal used in the transmitter from the transmitted data and synchronizes it with the data bits to accurately determine the data state.

이러한 클럭 및 데이터 복구회로는 디스크 드라이브, 근거리 통신망, 광통신 등 여러 분야에서 연구 및 응용되고 있으며, 특히 최근에는 응답특성이 양호하고, 온도 등 주변환경의 변화에도 비교적 영향을 적게 받는 위상 동기 루프(Phase Locked Loop : PLL)가 각광받고 있다.Such clock and data recovery circuits have been researched and applied in various fields such as disk drives, local area networks, and optical communications. In particular, recently, a phase-locked loop (Phase) has good response characteristics and is relatively insensitive to changes in the surrounding environment such as temperature. Locked Loop (PLL) is in the spotlight.

여기서 위상 동기 루프란 입력신호와 발진기의 출력신호의 위상차를 일정하게 유지하도록 제어하고 있는 회로로서, 기본적인 구성은 위상검출기(Phase Detector), 로패스 필터(Low Pass Filter : LPF) 및 전압제어 발진기(Voltage Controlled Oscillator : OSC)의 3가지 회로로 구성되어 있다.Here, the phase locked loop is a circuit which controls the phase difference between the input signal and the output signal of the oscillator to be constant. The basic configuration is a phase detector, a low pass filter (LPF), and a voltage controlled oscillator ( It consists of three circuits of Voltage Controlled Oscillator (OSC).

위상 검출기는 입력신호와 전압제어 발진기에서 궤환된 신호간의 위상차에 따라 전압을 발생시키는데 이 전압은 로패스 필터에서 평활되어 전압제어 발진기의 제어전압으로 되며, 입력신호와 전압제어 발진기의 주파수 차가 작아지도록 제어한다.The phase detector generates a voltage according to the phase difference between the input signal and the signal fed back from the voltage controlled oscillator. The voltage is smoothed in the low pass filter to become the control voltage of the voltage controlled oscillator, so that the frequency difference between the input signal and the voltage controlled oscillator decreases. To control.

이하, 첨부된 도면을 참조하여 종래 위상동기루프 장치를 설명하기로 한다.Hereinafter, a conventional phase locked loop device will be described with reference to the accompanying drawings.

도 1은 종래 위상동기루프 장치를 설명하기 위한 블록 구성도이다.1 is a block diagram illustrating a conventional phase locked loop device.

종래 위상동기루프 장치는 위상 동기 루프(PLL)의 기준주파수(10MHz REF(Reference))와 전압제어 발진기(VCO)로부터 피드백(feedback)된 출력신호(RF OUT)의 위상/주파수차를 비교하여 그 위상차에 해당하는 출력신호를 발생시키는 위상 동기 루프(PLL) 회로부(1)와, 상기 위상 동기 루프 회로부(1)의 출력신호를 적분하여 그에 상응하는 값을 전압신호로 출력하는 루프 필터부(2)와, 상기 루프 필터부(2)에서 출력되는 전압의 세기에 따른 출력신호의 주파수를 변환하여 출력하는 전압제어 발진기(VCO)(3)로 구성된다.The conventional phase-locked loop device compares the phase / frequency difference of the reference frequency (10MHz REF (Reference)) of the phase-locked loop (PLL) with the output signal (RF OUT) fed back from the voltage controlled oscillator (VCO). A phase-locked loop (PLL) circuit portion 1 for generating an output signal corresponding to a phase difference, and a loop filter portion 2 for integrating an output signal of the phase-locked loop circuit portion 1 and outputting a value corresponding thereto as a voltage signal; And a voltage controlled oscillator (VCO) 3 for converting and outputting a frequency of an output signal according to the strength of the voltage output from the loop filter unit 2.

여기서 위상 동기 루프 회로부(1)는 도면상에 상세히 도시하지는 않았지만 입력신호인 기준주파수와 전압제어 발진기(3)에서 궤환된 발진주파수의 위상(Phase)을 검출하여 위상차에 의한 업/다운 신호를 출력하는 위상 검출기와, 위상 검출기에서 출력된 업/다운 신호를 받아 아날로그 값으로 변환하는 전하 펌프 회로(Charge Pump Circuit)로 구성된다. 그리고, 루프 필터부(2)로는 일종의 적분기로서 위상 동기 루프 회로부(1)에서 출력되는 신호를 적분하여 그에 상응하는 값을 전압신호로 출력하는 로우 패스 필터(Low Pass Filter)로 구성된다.Although not shown in detail in the drawing, the phase-locked loop circuit unit 1 detects a phase of a reference frequency as an input signal and an oscillation frequency fed back from the voltage controlled oscillator 3 and outputs an up / down signal due to a phase difference. And a charge pump circuit for receiving an up / down signal output from the phase detector and converting the signal into an analog value. The loop filter unit 2 is a kind of integrator that is configured as a low pass filter that integrates a signal output from the phase locked loop circuit unit 1 and outputs a value corresponding thereto as a voltage signal.

이와 같은 종래 위상동기루프 장치는 우선, 위상 동기 루프 회로부(이하 PLL 회로부라 약칭 함)(1)에서 전세계 측위 시스템(Global Positioning System)으로부터의 10MHz 기준신호(Clock)와 전압제어 발진기(3)에서 궤환(feedback)된 출력신호(RF)를 수신하여 두 신호의 위상/주파수차를 검출하여 검출된 위상/주파수차에 해당하는 전류를 전하 펌프 회로에서 발생시켜 루프 필터부(2)로 출력하고, 루프 필터부(2)에서는 PLL 회로부(1)에서 출력된 값에서 고주파가 제거된 제어 전압을 출력하고, 전압제어 발진기(3)는 루프 필터부(2)에서 출력된 제어 전압에 따라 주파수를 가변하여 출력한다(RF OUT).This conventional phase-locked loop device is first used in a phase-locked loop circuit section (hereinafter referred to as a PLL circuit section) 1 in a 10 MHz reference signal (Clock) and a voltage controlled oscillator 3 from a global positioning system. Receiving a feedbacked output signal (RF) to detect the phase / frequency difference between the two signals to generate a current corresponding to the detected phase / frequency difference in the charge pump circuit to output to the loop filter unit 2, The loop filter unit 2 outputs the control voltage from which the high frequency is removed from the value output from the PLL circuit unit 1, and the voltage controlled oscillator 3 changes the frequency according to the control voltage output from the loop filter unit 2. To output (RF OUT).

현재 사용중인 PCS용으로 개발된 VCO 허용 주파수 범위는 1624MHz ∼ 1716MHz이나 실제 사용주파수는 LG 텔레콤(019사업자)의 경우 1700MHz ∼ 1710MHz로서 특정 주파수 영역만을 사용한다. 따라서 VCO의 Free running 주파수가 타사업자의 주파수 대역내에 존재하여 잡음(noise)으로 작용한다. 또한 PLL 회로부에 의해 VCO의 제어 전압이 0.5 ∼ 5V로 제한된다. 이렇게 됨으로써 VCO의 허용주파수 범위가 제한되어 위상동기루프 장치의 안정적인 동작에 제한을 받게 되는 문제점이 있었다.The allowable frequency range of VCO developed for PCS currently in use is 1624MHz ~ 1716MHz, but the actual frequency used is 1700MHz ~ 1710MHz for LG Telecom (019 operators). Therefore, the free running frequency of the VCO exists within the frequency band of other companies, which acts as a noise. In addition, the control voltage of the VCO is limited to 0.5 to 5V by the PLL circuit portion. As a result, the allowable frequency range of the VCO is limited, thereby limiting the stable operation of the phase-locked loop device.

본 고안의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 안정도 및 동기 시간을 개선할 수 있는 위상동기루프 장치를 제공하는데 그 목적이 있다.An object of the present invention has been made in view of the above-mentioned problems of the prior art, and an object thereof is to provide a phase-locked loop device that can improve stability and synchronization time.

이상과 같은 목적을 달성하기 위한 본 고안의 특징에 따르면, 기준 주파수 신호와 전압제어 발진부(VCO)로부터 궤환된 발진 주파수 신호의 위상을 비교하여 그 위상차를 출력하는 위상 동기 루프 회로부와, 상기 위상 동기 루프 회로부의 출력 신호를 평할하여 그에 상응하는 전압을 출력하는 루프 필터부와, 상기 루프 필터부에서 출력된 전압을 정입력 단자(+)에서 수신하고, 설정된 기준 전압을 발생시키는 기준전압 발생부의 출력된 전압을 부입력 단자(-)에서 수신하여, 정입력 단자(+)와 부입력 단자(-)에서 수신된 값에 따른 연산값을 출력하는 OP 앰프를 구비한 DC 인가회로부와, 상기 DC 인가회로부의 출력값의 세기에 따른 발진 주파수를 발생시키는 전압제어 발진부로 구성된다.According to a feature of the present invention for achieving the above object, the phase synchronization loop circuit unit for comparing the phase of the reference frequency signal and the oscillation frequency signal fed back from the voltage controlled oscillator (VCO) and outputs the phase difference, and the phase synchronization Output of the loop filter unit for flattening the output signal of the loop circuit unit and outputting a corresponding voltage, and the output of the reference voltage generator unit for receiving the voltage output from the loop filter unit from the positive input terminal (+) and generating a set reference voltage. A DC applying circuit unit having an OP amplifier for receiving the received voltage at the negative input terminal (-) and outputting an operation value according to the value received at the positive input terminal (+) and the negative input terminal (-), and applying the DC And a voltage controlled oscillator for generating an oscillation frequency according to the strength of the output value of the circuit portion.

바람직하게, 상기 DC 인가회로부는 상기 전압제어 발진부가 복수의 이동 통신 시스템 사업자의 각각에 정해진 주파수 대역 값을 출력할 수 있도록 상기 OP 앰프로 인가할 전압을 디지털 값으로 저장하고 있는 메모리부와, 상기 메모리부에서 출력되는 디지털 값을 아날로그 전압값으로 변환하여 출력하는 디지털/아날로그 컨버터로 구성된다.Preferably, the DC application circuit unit is a memory unit for storing the voltage to be applied to the OP amplifier as a digital value so that the voltage control oscillator outputs a predetermined frequency band value to each of a plurality of mobile communication system operators; It consists of a digital / analog converter that converts the digital value output from the memory unit into an analog voltage value and outputs it.

도 1은 종래 위상동기루프 장치를 나타낸 블록 구성도1 is a block diagram showing a conventional phase locked loop device

도 2는 본 고안에 따른 위상동기루프 장치를 나타낸 블록 구성도2 is a block diagram showing a phase-locked loop device according to the present invention

도 3은 도 2에 나타낸 기준전압 공급부를 나타낸 회로도3 is a circuit diagram illustrating a reference voltage supply unit illustrated in FIG. 2.

도 4는 도 2에 나타낸 위상동기루프 장치에 전원 온 시의 전압제어 발진부에 인가되는 전압의 변화를 나타낸 그래프FIG. 4 is a graph showing a change in voltage applied to the voltage controlled oscillator at power-on of the phase-locked loop device shown in FIG.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

11 : PLL 회로부 12 : 루프 필터부11: PLL circuit part 12: loop filter part

13 : DC 인가회로부 14 : 전압제어 발진부(VCO)13 DC applying circuit portion 14 voltage control oscillator (VCO)

이하 본 고안의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, the configuration and operation according to an embodiment of the present invention will be described.

도 2는 본 고안에 따른 위상동기루프 장치를 나타낸 블록 구성도이고, 도 3은 도 2에 나타낸 기준전압 공급부를 나타낸 회로도이고, 도 4는 도 2에 나타낸 위상동기루프 장치에 전원 온 시의 전압제어 발진부에 인가되는 전압의 변화를 나타낸 그래프이다.FIG. 2 is a block diagram showing a phase locked loop device according to the present invention, FIG. 3 is a circuit diagram showing a reference voltage supply unit shown in FIG. 2, and FIG. 4 is a voltage at power-on of the phase locked loop device shown in FIG. A graph showing a change in voltage applied to the control oscillator.

본 고안에 따라 위상동기루프 장치는 기준 주파수 신호(10MHz REF)와 전압제어 발진부(VCO)(14)로부터 궤환된 발진 주파수 신호의 위상을 비교하여 그 위상차를 출력하는 위상 동기 루프 회로부(11)와, 상기 위상 동기 루프 회로부(11)의 출력 신호를 평할하여 그에 상응하는 전압을 출력하는 루프 필터부(12)와, 루프 필터부(12)에서 출력된 전압을 정입력 단자(+)에서 수신하고, 설정된 기준 전압을 발생시키는 기준전압 발생부(13a)의 출력된 전압을 부입력 단자(-)에서 수신하여, 정입력 단자(+)와 부입력 단자(-)에서 수신된 값에 따른 연산값을 출력하는 OP 앰프(13b)를 구비한 DC 인가회로부(13)와, 상기 DC 인가회로부(13)의 출력값의 세기에 따른 발진 주파수를 발생시키는 전압제어 발진부(14)로 구성된다.According to the present invention, the phase locked loop device includes a phase locked loop circuit 11 for comparing a phase of a reference frequency signal (10 MHz REF) with an oscillation frequency signal fed back from a voltage controlled oscillator (VCO) 14 and outputting a phase difference thereof. The output signal of the phase-locked loop circuit unit 11 is flattened and outputs a voltage corresponding thereto, and the voltage output from the loop filter unit 12 is received at the positive input terminal (+). The received value of the reference voltage generator 13a for generating the set reference voltage is received at the negative input terminal (-), and the calculated value according to the value received at the positive input terminal (+) and the negative input terminal (-). And a voltage controlled oscillator 14 for generating an oscillation frequency in accordance with the intensity of the output value of the DC applied circuit 13.

여기서, 상기 위상 동기 루프 회로부(11)는 입력신호인 기준주파수와 전압제어 발진기(14)에서 궤환된 발진 주파수의 위상(Phase)을 비교하여 위상차에 의한 업/다운 신호를 출력하는 위상 검출기와, 위상 검출기에서 출력된 업/다운 신호를 받아 그에 해당하는 아날로그 값으로 변환하는 전하 펌프 회로로 구성된다.Here, the phase-locked loop circuit 11 is a phase detector for comparing the phase (Phase) of the oscillation frequency fed back from the reference frequency and the voltage-controlled oscillator 14 as an input signal to output an up / down signal due to the phase difference, It consists of a charge pump circuit that receives an up / down signal output from a phase detector and converts it into an analog value.

그리고, 상기 DC 인가회로부(13)는 상기 전압제어 발진부(14)가 복수의 이동 통신 시스템 사업자의 각각에 정해진 주파수 대역 값을 출력할 수 있도록 상기 OP 앰프(13b)로 인가할 전압을 디지털 값으로 저장하고 있는 메모리부(13a1)와, 상기 메모리부(13a1)에서 출력되는 디지털 값을 아날로그 전압값으로 변환하여 출력하는 디지털/아날로그 컨버터(13a2)로 구성된다.In addition, the DC applying circuit unit 13 converts the voltage to be applied to the OP amplifier 13b as a digital value so that the voltage controlled oscillator 14 outputs a predetermined frequency band value to each of a plurality of mobile communication system operators. It consists of a store and the memory unit (13a 1) and said memory unit (13a 1) D / a converter (13a 2) that converts the digital value to be output to the analog voltage value at that.

그리고, 디지털/아날로그 컨버터(13a2)와 OP 앰프(13b)의 부입력단자(-) 사이에는 제 1 저항(R1)이 직렬연결되고, 상기 제 1 저항(R1)과 OP 앰프(13b)의 부입력 단자(-) 사이 및 접지(Gnd)사이에는 제 2 저항(R2)이 연결되며, 상기 제 2 저항(R2)의 일측과 OP 앰프(13b)의 부입력단자(-)사이 및 OP 앰프(13b)의 출력단(Vo) 사이에는 제 3 저항(R3)이 연결되며, 루프 필터부(12)와 OP 앰프(13)의 정입력단자(+)사이에는 제 4 저항(R4)이 연결된다.In addition, a first resistor R1 is connected in series between the digital / analog converter 13a 2 and the negative input terminal (−) of the OP amplifier 13b, and the first resistor R1 and the OP amplifier 13b are connected in series. The second resistor R2 is connected between the negative input terminal (-) and the ground Gnd, between one side of the second resistor R2 and the negative input terminal (-) of the OP amplifier 13b and the OP amplifier. A third resistor R3 is connected between the output terminal Vo of 13b, and a fourth resistor R4 is connected between the loop filter unit 12 and the positive input terminal (+) of the OP amplifier 13. .

이와 같은 본 고안 위상동기루프 장치는 우선, PLL 회로부(11)에서 전세계 측위 시스템(Global Positioning System)으로부터의 10MHz 기준신호(Clock)와 전압제어 발진기(14)에서 궤환(feedback)된 출력신호(RF)를 수신하여 두 신호의 위상/주파수차를 검출하여, 검출된 위상/주파수차에 해당하는 전류를 전하 펌프 회로에서 발생시켜 루프 필터부(12)로 출력하고, 루프 필터부(12)에서는 PLL 회로부(11)에서 출력된 값에서 고주파가 제거된 제어 전압을 출력한다.The phase-locked loop device of the present invention firstly outputs an RF signal fed back from the 10 MHz reference signal (Clock) from the global positioning system (Global Positioning System) in the PLL circuit section 11 and the voltage controlled oscillator (14). ) And detects the phase / frequency difference of the two signals, generates a current corresponding to the detected phase / frequency difference in the charge pump circuit and outputs it to the loop filter unit 12, and the PLL unit PLL The control voltage output from the high frequency is removed from the value output from the circuit unit 11.

이때, 루프 필터부(12)에서는 직류(DC) 전압이 출력되는데, 직류 전압은 OP 증폭기(13b)의 정입력 단자(+)에 인가되고, 부입력 단자(-)에는 사업자에 따라 설정된 기준 전압을 발생시키는 기준전압 발생부(13a)에서 출력된 전압이 인가된다.At this time, the DC filter voltage is output from the loop filter unit 12. The DC voltage is applied to the positive input terminal (+) of the OP amplifier 13b, and the reference voltage set according to the operator is provided to the negative input terminal (-). The voltage output from the reference voltage generator 13a for generating the signal is applied.

이와 같은 기준전압 발생부(13a)는 도 3에 나타낸 바와 같이, 사업자에 따라 설정된 기준 전압을 디지털 값으로 저장하는 메모리부(13a1)와, 상기 메모리부(13a1)에서 출력된 디지털 값을 아날로그 값으로 변환하는 디지털/아날로그 변환부(13a2)로 구성되어, 사업자에 따라 설정된 기준전압을 메모리부(13a1)에서 디지털 값으로 출력하면 디지털/아날로그 변환부(13a2)에서는 아날로그 값(직류 전압)으로 출력한다. 이때, 루프 필터부(12)에서 출력되는 DC 전압(V2)은 제 4 저항(R4)을 통해 OP 앰프(13b)의 정입력 단자(+)로 입력되고, 기준전압 발생부(13a)의 디지털/아날로그 변환부(13a2)에서 출력되는 아날로그 값(직류 전압)(V1)은 제 1 저항(R1)을 통해 OP 앰프(13b)의 부입력 단자(-)로 입력된다. 따라서 기준전압 발생부(13a)의 메모리부(13a1)에 저장되는 값을 변경함에 따라 기준전압 발생부(13a)에서 출력되는 V1을 조정할 수 있게 되며, 그에 따라 루프 필터부(12)에서 출력되는 DC 전압(V2)이 0V일 때 OP 앰프(13b)에서 출력되는 제어 전압 V0은 V1의 함수가 되어 프리 러닝(Free Running) 주파수를 가변시킬 수 있다.In the same reference voltage generating portion (13a) has a memory unit (13a 1) for storing a reference voltage set in accordance with a carrier as shown in Figure 3 to a digital value, the digital value output from the memory unit (13a 1) The digital / analog converter 13a 2 converts an analog value, and when the reference voltage set according to the operator outputs a digital value from the memory unit 13a 1 , the digital / analog converter 13a 2 outputs an analog value ( DC voltage). At this time, the DC voltage V2 output from the loop filter unit 12 is input to the positive input terminal (+) of the OP amplifier 13b through the fourth resistor R4, and the digital of the reference voltage generator 13a is input. The analog value (DC voltage) V1 output from the / analog converter 13a 2 is input to the negative input terminal (-) of the OP amplifier 13b through the first resistor R1. Therefore, V1 output from the reference voltage generator 13a can be adjusted by changing the value stored in the memory unit 13a 1 of the reference voltage generator 13a, and accordingly, the output from the loop filter unit 12 is output. When the DC voltage V2 becomes 0V, the control voltage V0 output from the OP amplifier 13b becomes a function of V1 to change the free running frequency.

즉, 도 4에 나타낸 바와 같이, 기준전압 발생부(13a)에서 발생된 기준전압(Vcon)에 따라 OP 앰프(13b)에서 출력되어 전압제어 발진부(14)로 인가되는 값이 달라진다.That is, as shown in FIG. 4, the value output from the OP amplifier 13b and applied to the voltage controlled oscillator 14 varies according to the reference voltage Vcon generated by the reference voltage generator 13a.

이와 같은 OP 앰프(13b)의 출력은 전압제어 발진부(14)의 제어 전압으로 인가되며 이대 제어 전압 발진부(14)의 제어 전압은 식 1로 나타낼 수 있다.The output of the OP amplifier 13b is applied as a control voltage of the voltage controlled oscillator 14 and the control voltage of the dual control voltage oscillator 14 may be represented by Equation 1.

V0=-R3/R1×V1+(1+R3×(R1+R2)/(R1×R2))×V2V0 = -R3 / R1 × V1 + (1 + R3 × (R1 + R2) / (R1 × R2)) × V2

여기서, V1은 기준전압 출력부(13a)로부터의 출력 전압이고, V2는 루프 필터부(12)로부터의 출력전압이다.Here, V1 is an output voltage from the reference voltage output section 13a, and V2 is an output voltage from the loop filter section 12.

이와 같은 (수학식1)을 이용하여, 주파수 1705MHz에 동기(Lock)를 걸어줄 때, 도 3에 나타낸 회로에서 V2=-5V, R2=10KΩ, R3=1KΩ, R4=1KΩ일 경우 프리러닝 주파수를 종래와 비교해보면 표1과 같다.Using (Equation 1), when locking to frequency 1705MHz, in the circuit shown in Fig. 3, V2 = -5V, R2 = 10KΩ, R3 = 1KΩ, R4 = 1KΩ, the free running frequency Compared with the prior art is shown in Table 1.

종래의 경우Conventional case 본 고안의 경우In the case of this invention R1=3.3KΩ의 경우In case of R1 = 3.3KΩ R1=2KΩ의 경우In case of R1 = 2KΩ 전원 On 시On power 1586.4MHz1586.4 MHz 1649.63MHz1649.63 MHz 1680MHz1680 MHz 동기(lock)시On lock 1705MHz1705 MHz 1705MHz1705 MHz 1705MHz1705 MHz

즉, R1,R2,R,3,R4,V1을 변화시킴에 따라 비동기(Unlock)시의 출력전압 VO를 변화시킬 수 있고, 이것은 전압제어 발진부(14)의 제어 전압의 변화를 의미하므로 전압제어 발진부(14)의 프리러닝 주파수를 실제 사용주파수 대역 근처로 천이할 수 있게 된다. 즉 동기 시간(Lock time)을 줄일 수 있다.That is, by changing R1, R2, R, 3, R4, V1, the output voltage VO at the time of unlocking can be changed. This means that the voltage of the control voltage of the voltage controlled oscillator 14 changes. The free running frequency of the oscillator 14 can be shifted to near the actual use frequency band. That is, the lock time can be reduced.

그리고, R1과 R2를 조절하는 경우의 출력 전압을 표2를 참조하여 설명한다.In addition, the output voltage at the time of adjusting R1 and R2 is demonstrated with reference to Table 2.

AA BB CC DD 실험치Experimental value 계산치(식1)Calculated Value (Equation 1) R1=3.3KΩR1 = 3.3KΩ 전원 On 시On power 9.9mV9.9 mV 3.9mV3.9 mV 3.9mV3.9 mV 1.56V1.56 V 1.5206V1.5206 V lock 시lock 1.743V1.743 V 1.725V1.725 V 1.725V1.725 V 4.001V4.001V 3.935V3.935 V R1=2KΩR1 = 2KΩ 전원 On 시On power 63mV63mV 3.8mV3.8 mV 3.8mV3.8 mV 2.71V2.71V 2V2 V lock시lock 0.848V0.848 V 0.767V0.767 V 0.767V0.767 V 3.96V3.96 V 3.7272V3.7272V

여기서 수학식 1을 참조하여 R1이 3.3KΩ인 경우와, R1이 2K인 경우에 대하여 설명하기로 한다.A case where R1 is 3.3KΩ and a case where R1 is 2K will be described with reference to Equation 1 below.

우선, R1이 3.3KΩ인 경우이면서, lock 시에 수학식1에 대입해보면,First of all, when R1 is 3.3K?

V0=-1/3.3×(-5)+(1+103×(3.3+10)/(3.3×10×103))×1.725=3.935이고,V0 = -1 / 3.3 × (-5) + (1 + 10 3 × (3.3 + 10) / (3.3 × 10 × 10 3 )) × 1.725 = 3.935,

R1이 2KΩ인 경우이면서, lock 시에 수학식1에 대입해보면,If R1 is 2KΩ and is substituted into Equation 1 at the time of lock,

V0=-1/2×(-5)+(1+103×(2+10)/(2×10×103))×0.767=3.7272가 된다.V0 = -1/2 x (-5) + (1 + 10 3 x (2 + 10) / (2 x 10 x 10 3 )) x 0.767 = 3.7272.

이상의 설명에서와 같은 본 고안은 광대역의 전압제어 발진기를 실제 사용되는 주파수 대역에서 동작하는 협대역의 전압제어 발진기로서 사용할 수 있으므로 다음과 같은 효과가 있다.The present invention as described above can be used as a narrow band voltage controlled oscillator operating in a frequency band that is actually used, the following effects are as follows.

첫째, 전압제어 발진기의 프리러닝 주파수를 실제 사용주파수 대역 근처로 천이시킬 수 있으므로 타 사업자에게 노이즈의 영향을 최소화할 수 있다.First, the free-running frequency of the voltage controlled oscillator can be shifted to near the actual frequency band, thereby minimizing the influence of noise on other operators.

둘째, 동기 시간을 줄일 수 있다.Second, the synchronization time can be reduced.

셋째, 전압제어 발진기의 제어 전압을 광범위하게 조절할 수 있으므로 주파수 감도를 작게 할 수 있어 안정적인 동작이 가능하다.Third, since the control voltage of the voltage-controlled oscillator can be adjusted in a wide range, the frequency sensitivity can be reduced, thereby enabling stable operation.

Claims (2)

기준 주파수 신호와 전압제어 발진부(VCO)로부터 궤환된 발진 주파수 신호의 위상을 비교하여 그 위상차를 출력하는 위상 동기 루프 회로부와;A phase locked loop circuit unit for comparing a phase of the reference frequency signal and the oscillation frequency signal fed back from the voltage controlled oscillator VCO and outputting a phase difference thereof; 상기 위상 동기 루프 회로부의 출력 신호를 평할하여 그에 상응하는 전압을 출력하는 루프 필터부와;A loop filter unit for flattening the output signal of the phase locked loop circuit unit and outputting a voltage corresponding thereto; 상기 루프 필터부에서 출력된 전압을 정입력 단자(+)에서 수신하고, 설정된 기준 전압을 발생시키는 기준전압 발생부의 출력된 전압을 부입력 단자(-)에서 수신하여, 정입력 단자(+)와 부입력 단자(-)에서 수신된 값에 따른 연산값을 출력하는 OP 앰프를 구비한 DC 인가회로부와;The voltage output from the loop filter unit is received at the positive input terminal (+), and the output voltage of the reference voltage generator generating the set reference voltage is received at the negative input terminal (−), and the positive input terminal (+) and A DC applying circuit unit having an OP amplifier for outputting an operation value according to the value received at the negative input terminal (-); 상기 DC 인가회로부의 출력값의 세기에 따른 발진 주파수를 발생시키는 전압제어 발진부로 구성됨을 특징으로 하는 위상동기루프 장치.And a voltage controlled oscillator for generating an oscillation frequency according to the intensity of the output value of the DC application circuit. 제 1 항에 있어서, 상기 DC 인가회로부는 상기 전압제어 발진부가 복수의 이동 통신 시스템 사업자의 각각에 정해진 주파수 대역 값을 출력할 수 있도록 상기 OP 앰프로 인가할 전압을 디지털 값으로 저장하고 있는 메모리부와, 상기 메모리부에서 출력되는 디지털 값을 아날로그 전압값으로 변환하여 출력하는 디지털/아날로그 컨버터로 구성됨을 특징으로 하는 위상동기루프 장치.The memory unit of claim 1, wherein the DC application circuit unit stores a voltage to be applied to the OP amplifier as a digital value so that the voltage controlled oscillator outputs a predetermined frequency band value to each of a plurality of mobile communication system operators. And a digital / analog converter converting the digital value output from the memory unit into an analog voltage value and outputting the analog voltage value.
KR2020000005791U 2000-03-02 2000-03-02 Apparatus for phase locked loop KR200189936Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020000005791U KR200189936Y1 (en) 2000-03-02 2000-03-02 Apparatus for phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020000005791U KR200189936Y1 (en) 2000-03-02 2000-03-02 Apparatus for phase locked loop

Publications (1)

Publication Number Publication Date
KR200189936Y1 true KR200189936Y1 (en) 2000-07-15

Family

ID=19644690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020000005791U KR200189936Y1 (en) 2000-03-02 2000-03-02 Apparatus for phase locked loop

Country Status (1)

Country Link
KR (1) KR200189936Y1 (en)

Similar Documents

Publication Publication Date Title
KR100574980B1 (en) Phase-Locked Loop for fast frequency locking
EP0671829B1 (en) Clock regeneration circuit
US7061341B1 (en) System for highly linear phase modulation
EP0412491A2 (en) Frequency Synthesizer
FI97579C (en) Phase locked loop loop filter
US7701271B1 (en) High linearity charge pump method and apparatus
US7158602B2 (en) Phase locked loop circuit and clock reproduction circuit
US6133802A (en) Synchronous carrier recovery circuit and injection locked oscillator
EP0945986A2 (en) Charge pump circuit for PLL
US5027429A (en) Frequency modulator utilizing frequency synthesizer
US5920556A (en) Frequency modulation using a phase-locked loop
US6975175B2 (en) Charge pump
KR200189936Y1 (en) Apparatus for phase locked loop
EP1025645B1 (en) Modified third order phase-locked loop
KR100352203B1 (en) Synchronization system with DC-DC converter
JPS63136853A (en) Apparatus for restoring timing information from data flow
KR20010014348A (en) Phase frequency detector having instantaneous phase difference output
JP2002198810A (en) Input disconnection detection circuit of optical receiver
US6366173B1 (en) Phase synchronous circuit and electronic device using the same
LU500939B1 (en) Enhanced PLL circuit
KR100632673B1 (en) Wireless telecommunication terminal and method for controlling lock time of phase locked loop
KR19980015962A (en) Phase-locked loop circuit
JP3365389B2 (en) Evaluation circuit for PLL circuit and its evaluation method
JPH03131121A (en) Pll circuit
JP3226838B2 (en) PLL frequency synthesizer

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010423

Year of fee payment: 3

LAPS Lapse due to unpaid annual fee