KR200183538Y1 - Bake unit for semiconductor wafer - Google Patents
Bake unit for semiconductor wafer Download PDFInfo
- Publication number
- KR200183538Y1 KR200183538Y1 KR2019970025988U KR19970025988U KR200183538Y1 KR 200183538 Y1 KR200183538 Y1 KR 200183538Y1 KR 2019970025988 U KR2019970025988 U KR 2019970025988U KR 19970025988 U KR19970025988 U KR 19970025988U KR 200183538 Y1 KR200183538 Y1 KR 200183538Y1
- Authority
- KR
- South Korea
- Prior art keywords
- process chamber
- wafer
- nitrogen
- temperature
- semiconductor wafer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
Abstract
본 고안은 반도체 웨이퍼의 베이크장치에 관한 것으로, 단열재로 이루어진 공정챔버(10)와, 그 공정챔버(10)의 내부를 다수개의 공정실(11)로 구획하는 차단막(15)과, 상기 공정실(11)의 일측벽에 설치되며 웨이퍼(W)를 삽입, 제거하기 위해 개폐 가능한 도어(12)와, 상기 공정실(11)의 양측벽에 설치되며 열선(14)을 내장한 히터부(13)와, 상기 차단막(15)의 일측에 설치되며 질소를 분사하기 위한 질소공급라인(16)과, 상기 공정실(11)의 일측에 고정 설치되며 웨이퍼(W)를 장착하는 웨이퍼 척(16)과, 그 웨이퍼 척(16)의 상측에 설치되며 공정실(11)의 온도를 설정 유지하는 온도센서(18)와, 상기 공정실(11)의 일측벽에 설치되며 분사된 질소를 배출하기 위한 질소배출라인(17)으로 구성됨으로써, 동시에 수개의 웨이퍼에 대한 열처리공정이 가능하고, 웨이퍼에 직접 가열하는 방식이 아니라 공정실 내의 질소의 온도를 가열하여 웨이퍼에 열처리함으로써 온도의 균일도를 유지할 수 잇으며, 따라서 각 웨이퍼에 대한 두께 불균일을 방지할 수 있는 효과가 있다.The present invention relates to a baking apparatus for a semiconductor wafer, comprising a process chamber 10 made of a heat insulating material, a blocking film 15 for partitioning the inside of the process chamber 10 into a plurality of process chambers, and the process chamber. A door 12 installed at one side wall of the 11 and openable to insert and remove the wafer W, and a heater unit 13 installed at both side walls of the process chamber 11 and having a heating wire 14 therein. ), A wafer chuck 16 installed at one side of the blocking film 15 and fixed to one side of the process chamber 11 for nitrogen supply line 16 for injecting nitrogen, and mounted with a wafer W; And a temperature sensor 18 installed above the wafer chuck 16 to set and maintain the temperature of the process chamber 11, and installed on one side wall of the process chamber 11 to discharge the injected nitrogen. By the nitrogen discharge line 17, it is possible to heat-treat several wafers at the same time. It is possible to maintain the uniformity of the temperature by heating the temperature of the nitrogen in the process chamber to heat the wafer, rather than the method, thereby preventing the thickness unevenness for each wafer.
Description
본 고안은 반도체 웨이퍼의 베이킹 시스템에 관한 것으로, 특히 수개의 웨이퍼를 동시에 처리하고, 웨이퍼의 도포 두께 불균일 현상을 방지하는데 적합한 반도체 웨이퍼 베이크장치에 관한 것이다.The present invention relates to a baking system for a semiconductor wafer, and more particularly, to a semiconductor wafer baking apparatus suitable for processing several wafers at the same time and preventing uneven thickness of coating of the wafer.
일반적으로 코팅공정에서는 후공정에서 회로선폭의 크기를 최소화시키기 위하여 감광막의 두께를 균일하게 유지시키는 작업이 매우 중요하며, 실제적으로 작업공정에서는 그 감광막 두께의 변동폭을 10% 이내로 유지하여야 불량이 발생하지 않는다.In general, in the coating process, it is very important to maintain the thickness of the photoresist film uniformly in order to minimize the size of the circuit line width in the post process, and in practice, it is necessary to keep the fluctuation range of the photoresist film thickness within 10% to prevent defects. Do not.
이와 같이 코팅공정을 진행한 후 감광막의 두께를 균일하게 베이킹시키는 베이크장치가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.As described above, a baking apparatus for baking the thickness of the photoresist film evenly after the coating process is illustrated in FIG. 1 will be described.
도 1은 종래 반도체 웨이퍼 베이크장치를 개략적으로 보인 구성도로서, 종래 반도체 웨이퍼 베이크장치는, 반응실(미도시) 내부에 웨이퍼가 장착되도록 수개의 핫플레이트(1)가 설치되고, 그 각각의 핫플레이트(1)에 대응되도록 온도센서(2)가 구비되도록 구성된다.1 is a schematic view showing a conventional semiconductor wafer baking apparatus. In the conventional semiconductor wafer baking apparatus, several hot plates 1 are installed to mount a wafer inside a reaction chamber (not shown). The temperature sensor 2 is provided to correspond to the plate (1).
이와 같이 구성된 종래 반도체 웨이퍼 베이크장치에 대한 작용을 설명하면 다음과 같다.The operation of the conventional semiconductor wafer baking apparatus configured as described above is as follows.
도포공정 중 베이킹 공정에 유입되는 웨이퍼는 로봇암(미도시)에 의해 순차적으로 유니트 내부에 설치된 각각의 핫플레이트(1)에 로딩되어 핫플레이트(1) 상부에서 발산하는 온도에 의해 열처리 공정이 진행된다.Wafers flowing into the baking process during the coating process are sequentially loaded by each hot plate 1 installed in the unit by a robot arm (not shown), and the heat treatment process is performed by the temperature emitted from the top of the hot plate 1. do.
이때, 각각의 핫플레이트(1)에 구비된 각각의 온도센서(2)에 의해 설정된 온도가 감지되면 로봇암은 상기 핫플레이트(1) 상면에 장착된 웨이퍼를 언로딩한다.At this time, when the temperature set by each temperature sensor 2 provided in each hot plate 1 is sensed, the robot arm unloads the wafer mounted on the top surface of the hot plate 1.
그러나, 상술한 바와 같은 종래 기술은 정상적인 도포공정을 진행하기 위해서는 수개의 핫플레이트(1)가 필요하며, 상기 핫플레이트(1)에 구비되는 각각의 온도센서(2)가 필요하며, 1개의 핫플레이트(1)로 1개의 웨이퍼를 처리하므로 많은 웨이퍼를 처리하기 위해서는 다수개의 핫플레이트(1)가 필요하므로 설치에 따른 비용 부담이 증가하는 문제점이 있었다.However, the prior art as described above requires several hot plates 1 in order to proceed with the normal coating process, and each temperature sensor 2 provided in the hot plates 1 requires one hot plate. Since one wafer is processed by the plate 1, a plurality of hot plates 1 are required to process a large number of wafers, thereby increasing the cost of installing the wafers.
또한, 다수개의 핫플레이트(1)는 각각의 온도센서(2)에 의해 설정된 온도로 제어되므로 핫플레이트(1)간의 온도변화에 의해 각 핫플레이트(1)에 장착된 웨이퍼에 도포되는 감광액의 두께가 일정하지 않은 문제점이 있었다.In addition, since the plurality of hot plates 1 are controlled by the temperature set by the respective temperature sensors 2, the thickness of the photosensitive liquid applied to the wafer mounted on each hot plate 1 by the temperature change between the hot plates 1. There was an inconsistent problem.
상기와 같은 종래 문제점을 감안하여 안출된 본 고안은, 수개의 웨이퍼를 동시에 처리하고, 웨이퍼간 열처리 온도차이에 의한 감광액의 도포 두께를 일정하게 유지하기 위한 반도체 웨이퍼 베이크장치를 제공하는데 그 목적이 있다.Disclosure of Invention The present invention devised in view of the above-described problems has an object of providing a semiconductor wafer baking apparatus for simultaneously processing several wafers and maintaining a constant coating thickness of the photosensitive liquid due to the difference in heat treatment temperature between wafers. .
도 1은 종래 기술에 의한 반도체 웨이퍼의 베이크장치를 개략적으로 보인 구성도,1 is a configuration diagram schematically showing a baking apparatus of a semiconductor wafer according to the prior art,
도 2는 본 고안에 의한 반도체 웨이퍼의 베이크장치를 개략적으로 보인 구성도,2 is a schematic view showing a baking apparatus of a semiconductor wafer according to the present invention;
도 3은 본 고안에 의한 반도체 웨이퍼의 베이크장치의 단면도.3 is a cross-sectional view of a baking apparatus for a semiconductor wafer according to the present invention.
** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **
10 ; 공정챔버 11 ; 공정실10; Process chamber 11; Process room
12 ; 도어 13 ; 히터부12; Door 13; Heater
14 ; 열선 15 ; 차단막14; Hot wire 15; Barrier
16 ; 질소공급라인 17 ; 질소배출라인16; Nitrogen supply line 17; Nitrogen discharge line
18 ; 온도센서 19 ; 웨이퍼 척18; Temperature sensor 19; Wafer chuck
상기 목적을 달성하기 위한 본 고안은, 단열재로 이루어진 공정챔버와, 그 공정챔버의 양측벽에 설치되는 열선을 내장한 히터부와, 상기 공정챔버의 내부를 다수개의 공정실로 구획하는 차단막과, 그 차단막의 일측에 설치되며 질소를 분사하기 위한 질소공급라인과, 상기 각각의 공정실에 고정 설치되며 웨이퍼를 장착하는 웨이퍼 척과, 그 웨이퍼 척의 상측에 설치되며 공정실의 온도를 설정 유지하는 온도센서와, 상기 각 공정실의 일측벽에 설치되며 웨이퍼를 삽입, 제거하기 위해 개폐 가능한 도어와, 그 타측벽에 설치되며 분사된 질소를 배출하기 위한 질소배출라인으로 구성된 것을 특징으로 하는 반도체 웨이퍼 베이크장치가 제공된다.The present invention for achieving the above object is a process chamber made of a heat insulating material, a heater unit with a built-in heating wire installed on both side walls of the process chamber, a blocking film for partitioning the interior of the process chamber into a plurality of process chambers, and A nitrogen supply line installed at one side of the barrier film for injecting nitrogen, a wafer chuck fixed to each process chamber, and equipped with a wafer, a temperature sensor installed at an upper side of the wafer chuck to set and maintain a process chamber temperature; The semiconductor wafer baking apparatus is installed on one side wall of each process chamber, and the door is opened and closed to insert and remove the wafer, and the nitrogen discharge line is installed on the other side wall to discharge the injected nitrogen. Is provided.
이하, 첨부된 도면을 참고하여 본 고안에 의한 반도체 웨이퍼 베이크장치의 실시예에 대해서 설명하면 다음과 같다.Hereinafter, an embodiment of a semiconductor wafer baking apparatus according to the present invention will be described with reference to the accompanying drawings.
도 2는 본 고안에 의한 반도체 웨이퍼 베이크장치를 개략적으로 보인 구성도로서, 본 고안의 베이크장치는 단열재로 이루어지며 원통형으로 형성된 공정챔버(10)와, 그 공정챔버(10)를 다수개의 공정실(11)로 구획하는 차단막(12)이 설치되며, 상기 차단막(12)에 의해 구획된 공정챔버(10) 내부의 각각의 공정실(11)은 동일한 구성을 가지므로 하나의 공정실에 대한 실시예를 설명하면 다음과 같다.Figure 2 is a schematic view showing a semiconductor wafer baking apparatus according to the present invention, the baking device of the present invention is made of a heat insulating material and formed in a cylindrical process chamber 10, the process chamber 10 a plurality of process chambers A blocking film 12 partitioned by (11) is provided, and each process chamber 11 inside the process chamber 10 partitioned by the blocking film 12 has the same configuration, so that the process for one process chamber is carried out. An example is as follows.
공정실(11)의 양측벽에는 공정실(11)의 온도를 높이기 위해 수개의 열선(14)을 내장한 히터부(13)가 설치되고, 상기 공정실(11)의 일측벽에는 웨이퍼(W)가 인입, 인출되도록 도어(12)가 개폐 가능하게 설치되고, 그 도어(12) 하측에는 질소를 공급하기 위한 질소공급라인(16)이 설치되며, 그 타측벽에는 공정실(11) 내부에 공급된 질소를 배출하기 위한 질소배출라인(17)이 설치된다.On both side walls of the process chamber 11, a heater 13 including several heating wires 14 is installed to increase the temperature of the process chamber 11, and one side wall of the process chamber 11 is provided with a wafer W. The door 12 is installed to open and close so that the door is drawn in and out, and a nitrogen supply line 16 for supplying nitrogen is installed below the door 12, and the other side wall is provided inside the process chamber 11. A nitrogen discharge line 17 for discharging the supplied nitrogen is installed.
그리고 상기 공정실(11)의 일측벽에는 웨이퍼(W)를 장착하여 흡착하기 위한 웨이퍼 척(19)이 고정 설치된다.And one side wall of the process chamber 11 is fixed to the wafer chuck 19 for mounting and absorbing the wafer (W).
상기와 같이 구성된 본 고안에 의한 반도체 웨이퍼 베이크장치의 작용에 대해서 설명하면 다음과 같다.Referring to the operation of the semiconductor wafer baking apparatus according to the present invention configured as described above are as follows.
베이킹공정이 시작되면 차단막(15)에 의해 구획된 공정챔버(10)의 각 공정실(11)의 도어(12)가 열리게 되고, 로봇암(미도시)은 웨이퍼(W)를 파지하여 개방된 도어(12)를 통해 웨이퍼 척(19)에 웨이퍼(W)를 로딩하게 되고, 그후 도어(12)는 폐쇄된다.When the baking process starts, the door 12 of each process chamber 11 of the process chamber 10 partitioned by the blocking film 15 is opened, and the robot arm (not shown) is held by holding the wafer W. The wafer 12 is loaded into the wafer chuck 19 through the door 12, and then the door 12 is closed.
도어(12)가 폐쇄되면 각 공정실(11)의 일측 하부에 설치된 질소공급라인(16)으로 공정질소가 공급되며, 공정실(11)의 양측벽에 설치된 열선(14)에 의해 가열되면서 웨이퍼 척(19)에 장착된 웨이퍼(W)에 열처리공정을 진행하며, 상기 공급된 질소는 질소배출라인(17)으로 배출된다.When the door 12 is closed, process nitrogen is supplied to the nitrogen supply line 16 installed at one lower side of each process chamber 11, and the wafer is heated by the heating wires 14 installed on both side walls of the process chamber 11. A heat treatment process is performed on the wafer W mounted on the chuck 19, and the supplied nitrogen is discharged to the nitrogen discharge line 17.
그후, 온도센서(18)에 의해 설정된 온도가 감지되면 도어(12)가 열리게 되고, 로봇암에 의해 웨이퍼(W)가 언로딩되어 다음 공정으로 이동하게 된다.Thereafter, when the temperature set by the temperature sensor 18 is sensed, the door 12 is opened, and the wafer W is unloaded by the robot arm to move to the next process.
이상에서와 같이 본 고안에 의한 반도체 웨이퍼 베이크장치는, 동시에 수개의 웨이퍼에 대한 열처리공정이 가능하고, 웨이퍼에 직접 가열하는 방식이 아니라 공정실 내의 질소의 온도를 가열하여 웨이퍼에 열처리함으로써 온도의 균일도를 유지할 수 잇으며, 따라서 각 웨이퍼에 대한 두께 불균일을 방지할 수 있는 효과가 있다.As described above, in the semiconductor wafer baking apparatus according to the present invention, a heat treatment process for several wafers can be performed at the same time, and the temperature uniformity is achieved by heating the wafer by heating the nitrogen temperature in the process chamber instead of directly heating the wafer. Can be maintained, and thus there is an effect of preventing thickness nonuniformity for each wafer.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970025988U KR200183538Y1 (en) | 1997-09-13 | 1997-09-13 | Bake unit for semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970025988U KR200183538Y1 (en) | 1997-09-13 | 1997-09-13 | Bake unit for semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990012832U KR19990012832U (en) | 1999-04-15 |
| KR200183538Y1 true KR200183538Y1 (en) | 2000-06-01 |
Family
ID=19510377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970025988U KR200183538Y1 (en) | 1997-09-13 | 1997-09-13 | Bake unit for semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200183538Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101267884B1 (en) | 2011-07-29 | 2013-05-28 | 세메스 주식회사 | Apparatus for treating substrate |
-
1997
- 1997-09-13 KR KR2019970025988U patent/KR200183538Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101267884B1 (en) | 2011-07-29 | 2013-05-28 | 세메스 주식회사 | Apparatus for treating substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990012832U (en) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5892207A (en) | Heating and cooling apparatus for reaction chamber | |
| US6541376B2 (en) | Film forming method and film forming apparatus | |
| JPH0945624A (en) | Leaf-type heat treating system | |
| US6169274B1 (en) | Heat treatment apparatus and method, detecting temperatures at plural positions each different in depth in holding plate, and estimating temperature of surface of plate corresponding to detected result | |
| GB2317497A (en) | Semiconductor wafer thermal processing apparatus | |
| US6311091B1 (en) | Substitute processing apparatus with power distribution control for reduced power consumption during apparatus start up | |
| JPH09232297A (en) | Heat treatment apparatus | |
| KR20070012070A (en) | Semiconductor manufacturing apparatus | |
| KR200183538Y1 (en) | Bake unit for semiconductor wafer | |
| JP3616732B2 (en) | Substrate processing method and processing apparatus | |
| JP3311984B2 (en) | Heat treatment equipment | |
| JP3869499B2 (en) | Substrate processing method | |
| KR100536025B1 (en) | Wafer boat | |
| US6056544A (en) | Apparatus for baking resists on semiconductor wafers | |
| KR20210054642A (en) | Apparatus and Method for treating substrate | |
| JPH11329941A (en) | Heat treatment system | |
| KR102262052B1 (en) | Apparatus for processing substrate | |
| KR100239405B1 (en) | Semiconductor fabricating system | |
| KR20010003931A (en) | device for baking wafer of track apparatus in fabrication of semiconductor | |
| KR200187480Y1 (en) | Chemical vapor deposition apparatus | |
| KR200177581Y1 (en) | Hard baking apparatus | |
| KR101276256B1 (en) | Substrate treating apparatus and method | |
| JPH098049A (en) | Board heating device | |
| KR19980021439A (en) | Diffusion Furnace Equipment and Thermal Process Progression Method of Semiconductor Manufacturing Equipment | |
| JP3061635B2 (en) | Vertical heat treatment equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |