KR200172686Y1 - 모니터의 수직블랭킹신호 출력회로 - Google Patents

모니터의 수직블랭킹신호 출력회로 Download PDF

Info

Publication number
KR200172686Y1
KR200172686Y1 KR2019970010119U KR19970010119U KR200172686Y1 KR 200172686 Y1 KR200172686 Y1 KR 200172686Y1 KR 2019970010119 U KR2019970010119 U KR 2019970010119U KR 19970010119 U KR19970010119 U KR 19970010119U KR 200172686 Y1 KR200172686 Y1 KR 200172686Y1
Authority
KR
South Korea
Prior art keywords
vertical
vertical blanking
blanking signal
input unit
resistor
Prior art date
Application number
KR2019970010119U
Other languages
English (en)
Other versions
KR19980065799U (ko
Inventor
이상영
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR2019970010119U priority Critical patent/KR200172686Y1/ko
Publication of KR19980065799U publication Critical patent/KR19980065799U/ko
Application granted granted Critical
Publication of KR200172686Y1 publication Critical patent/KR200172686Y1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0666Adjustment of display parameters for control of colour parameters, e.g. colour temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

본 고안은 수직블랭킹신호를 출력하는 회로에 관한 것으로서, 수직동기신호를 입력받아 반전시켜 제 1 그리드전압 출력부와 수직블랭킹신호 출력부로 출력하는 수직동기신호 입력부와, 상기 수직동기신호 입력부의 신호를 입력받아 제 1 그리드전압을 발생시키는 제 1 그리드전압 출력부와, 상기 수직동기신호 입력부와 제 1 그리드전압 출력부 사이에 상기 수직동기신호 입력부에서 풀업(pull-up)된 전압을 강하시켜 주는 저항과 전압제어용 제너다이오드가 직렬로 연결되고, 직렬연결된 결합 콘덴서와 보호용 저항이 상기 저항과 제너다이오드의 캐소드단 사이에 병렬로 연결된 수직블랭킹신호를 발생시키는 수직블랭킹신호 출력부로 이루어져 수직동기신호 입력부에서 출력되는 풀업된 전압을 제너다이오드로 조절하여 수직블랭킹신호를 초단 증폭기로 출력한다.

Description

모니터의 수직블랭킹신호 출력회로
본 고안은 수직블랭킹신호를 출력하는 회로에 관한 것으로서, 특히 마이크로 컴퓨터로부터 수직동기신호를 입력받아 이를 조절하여 초단 증폭기로 수직블랭킹신호를 출력할 때 간단한 구성의 회로를 통해 출력하도록 하는 모니터의 수직블랭킹신호 출력회로에 관한 것이다.
일반적으로 모니터는 컴퓨터 시스템으로부터 입력되는 R, G 및 B의 색신호의 이득을 가변하여 화이트 밸런스(White Balance)를 조절하고, 화면의 밝은 면과 어두운 면의 대비가 명확하게 나타나도록 명암(Contrast)을 조절하며, 화상에 대한 밝기정보를 나타내는 휘도(Brightness)를 조절하여 전자총을 통해 나오는 전자빔을 음극선관 면상의 형광체에 주사하여 발광시킴으로써 화상으로 재현하는 장치이다.
이때, 모니터에는 R, G, B의 색신호 이외에 수평동기신호 및 수직동기신호가 입력되는데, 이는 송신측과 수신측의 주사주기를 일치시키기 위한 것이다.
또한, 모니터에 입력되는 화상을 주사하는 방식으로는 화면의 좌상부에서 우하부로 수평 및 수직으로 1 화면을 주사하는 수평주사와, 화면의 상부중앙에서 시작하여 정해진 주사선을 하나 건너씩으로 주사하는 비월주사가 있다.
이와 같이 수평 또는 비월주사 후 우하부에서 좌상부 또는 하부중앙에서 상부중앙으로 전자빔을 이동하게 되는데, 이 기간을 수직귀선(vertical retrace)기간이라 한다.
상기 수직귀선기간 즉, 전자빔이 우하부에서 좌상부 또는 하부중앙에서 상부중앙으로 이동할 때에는 빔이 모니터의 화면상에 비쳐지지 않도록 빔 전류를 끊어주어야 하는데, 이를 수직블랭킹(vertical blanking)이라 한다.
이러한 수직블랭킹신호는 모니터 입력신호의 각 필드 끝에 실려져 전자빔이 1 필드를 주사한 후 다음의 필드를 주사하고자 되돌아오는 기간에 전자빔 전류를 끊게 된다.
상기와 같은 수직블랭킹신호를 초단 증폭기로 출력하는 종래의 수직블랭킹신호 출력회로는 도 1에 도시된 바와 같이, 수직동기신호(V.S)를 입력받아 반전시켜 다음단의 제 1 그리드전압 출력부(2)와 수직블랭킹신호 출력부(3)로 출력하는 수직동기신호 입력부(1)와, 상기 수직동기신호 입력부(1)에서 출력되는 신호와 합쳐져 제 1 그리드전압(G1)을 발생시키는 제 1 그리드전압 출력부(2)와, 상기 수직동기신호 입력부(1)의 출력신호를 입력받아 수직블랭킹신호(V.B)를 발생시키는 수직블랭킹신호 출력부(3)로 구성된다.
상기 수직동기신호 입력부(1)는 수직동기신호(V.S) 입력단자가 직렬연결된 다이오드(D1)와 저항(R1)을 통해 제 1 트랜지스터(Q1)의 베이스단자에 연결되고, 전원단자(B+)가 저항(R2)을 통해 상기 제 1 트랜지스터(Q1)의 콜렉터단자에 연결되어 있다.
다이오드(D1)는 역방향으로 전류가 흐르지 않도록 하는 역방향 전류보호용 다이오드이고, 저항(R1)은 제 1 트랜지스터(Q1)의 바이어스용 저항이고, 저항(R2)은 전원(B+)을 상승시키기 위한 풀업(pull-up)용 저항이다.
상기 제 1 그리드전압 출력부(2)는 전원단자(B-)에 직병렬로 연결된 저항(R3∼R5)에 의해 조절된 전압에 상기 수직동기신호 입력부(1)에서 출력되는 수직동기신호(V.S)를 함께 실어 제 1 그리드전압(G1)을 출력한다.
상기 수직동기신호 입력부(1)와 결합 콘덴서(C2)로 연결되는 상기 수직블랭킹신호 출력부(3)는 상기 수직동기신호 입력부(1)에서 출력되는 수직동기신호(V.S)가 병렬로 연결된 다이오드(D2)와 저항(R8)을 통해 제 2 트랜지스터(Q2)의 베이스단자에 연결되고, 전원단자(B+)에 연결된 풀업용 저항(R9)이 상기 제 2 트랜지스터(Q2)의 에미터단자에 연결되어 있다.
상기 제 2 트랜지스터(Q2)의 베이스단자에 공급되는 수직동기신호(V.S)는 저항(R6, R7)으로 분배한 후 결합 콘덴서(C2)를 거친 직류성분을 제거된 교류성분이다.
또한, 상기 제 2 트랜지스터(Q2)의 에미터단자로 수직블랭킹신호(V.B)가 출력된다.
그러나, 상기와 같은 구성으로 이루어진 종래의 수직블랭킹신호 출력회로는, 수직블랭킹신호를 출력하기 위해서 많은 단계를 거쳐야하므로 회로를 설계하기가 복잡하였고, 이에 따라 작업공정도 복잡해지는 문제점이 있었다.
또한, 많은 양의 부품이 소비되므로 제품의 생산원가가 증가되는 문제점이 있었다.
따라서 본 고안의 목적은 회로를 간단히 구성하여 작업공정을 단순화할 수 있는 모니터의 수직블랭킹신호 출력회로를 제공하는 데 있다.
본 고안의 다른 목적은 부품수를 대폭 줄임으로써 제품의 생산원가를 대폭 절감할 수 있도록 하는 모니터의 수직블랭킹신호 출력회로를 제공하는 데 있다.
이러한 목적을 달성하기 위한 본 고안의 모니터의 수직블랭킹신호 출력회로는 입력되는 수직동기신호를 반전시켜 출력하는 수직동기신호 입력부와, 상기 수직동기신호 입력부의 신호를 입력받아 제 1 그리드전압을 발생시키는 제 1 그리드전압 출력부와, 상기 수직동기신호 입력부의 신호를 입력받아 수직블랭킹신호를 발생시키는 수직블랭킹신호 출력부로 이루어진다.
상기 수직블랭킹신호 출력부는 상기 수직동기신호 입력부에서 풀업된 전압을 강하시켜 주는 저항과 전압제어용 제너다이오드가 직렬로 연결되고, 상기 저항과 제너다이오드의 캐소드단 사이에 직렬연결된 결합 콘덴서와 보호용 저항이 병렬로 연결되어 수직블랭킹신호를 초단 증폭기로 출력한다.
도 1은 종래의 수직블랭킹신호 출력회로도.
도 2는 본 고안의 수직블랭킹신호 출력의 일 실시예를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 수직동기신호 입력부 2 : 제 1 그리드전압 출력부
10 : 수직블랭킹신호 출력부 V.S : 수직동기신호
V.B : 수직블랭킹신호 G1 : 제 1 그리드전압
Q1 : 트랜지스터 R1∼R5, R10∼R11 : 저항
D1 : 다이오드 C1, C10 : 콘덴서
ZD : 제너다이오드 B+, B- : 전원
이하, 첨부된 도면을 참조하여 본 고안의 모니터의 수직블랭킹신호 출력회로를 상세히 설명한다.
여기에서, 후술되는 도 2의 도면부호중 상기 도 1과 동일한 부분은 동일한 부호를 사용한다.
도 2는 본 고안의 수직블랭킹신호 출력의 일 실시예를 나타낸 회로도이다.
이에 도시된 바와 같이, 입력되는 수직동기신호(V.S)를 반전시켜 출력하는 수직동기신호 입력부(1)와, 상기 수직동기신호 입력부(1)의 신호를 입력받아 제 1 그리드전압(G1)을 발생시키는 제 1 그리드전압 출력부(2)와, 상기 수직동기신호 입력부(1)의 신호를 입력받아 수직블랭킹신호(V.B)를 발생시키는 수직블랭킹신호 출력부(10)로 구성된다.
상기 수직동기신호 입력부(1)는 수직동기신호(V.S) 입력단자가 직렬연결된 다이오드(D1)와 저항(R1)을 통해 제 1 트랜지스터(Q1)의 베이스단자에 연결되고, 전원단자(B+)가 저항(R2)을 통해 상기 제 1 트랜지스터(Q1)의 콜렉터단자에 연결되어 있다.
다이오드(D1)는 역방향으로 전류가 흐르지 않도록 하는 역방향 전류보호용 다이오드이고, 저항(R1)은 제 1 트랜지스터(Q1)의 바이어스용 저항이고, 저항(R2)은 전원단자(B+)의 전압을 상승시키기 위한 풀업(pull-up)용 저항이다.
상기 제 1 그리드전압 출력부(2)는 전원단자(B-)에 직병렬로 연결된 저항(R3∼R5)에 의해 조절된 음전압(B-)에 상기 수직동기신호 입력부(1)에서 출력되는 수직동기신호(V.S)를 함께 실어 제 1 그리드전압(G1)을 출력한다.
상기 수직동기신호 입력부(1)의 출력단에 연결되는 상기 수직블랭킹신호 출력부(10)는 저항(R10)과 제너다이오드(ZD)가 직렬로 연결되고, 제너다이오드(ZD)의 애노드단자는 접지된다.
또한, 직렬연결된 콘덴서(C10)와 저항(R11)이 저항(R10)과 제너다이오드(ZD)의 캐소드단자 사이에 병렬로 연결되어 초단 증폭기(도시되어 있지 않음)로 수직블랭킹신호(V.B)를 출력한다.
상기 저항(R10)은 트랜지스터(Q1)의 콜렉터단자에서 풀업된 전압을 강하시켜 주기 위한 전압강하용 저항이고, 저항(R11)은 보호용 저항이며, 콘덴서(C10)는 직류성분은 차단하고 교류성분만을 통과시키는 결합 콘덴서이다.
이와 같은 구성으로 된 본 고안의 모니터의 수직블랭킹신호 출력회로의 작용을 살펴보면 다음과 같다.
수직동기신호(V.S)가 직렬연결된 다이오드(D1)와 저항(R1)을 통해 제 1 트랜지스터(Q1)의 베이스단자에 인가되면, 상기 제 1 트랜지스터(Q1)의 콜렉터단자로 반전되어 출력된다.
상기 수직동기신호 입력부(1)에서 승압되어 출력되는 전압은 수직동기신호 입력부(1)와 제 1 그리드전압 출력부(2) 사이에 연결된 수직블랭킹신호 출력부(10)의 저항(R10)에 의해 강하되고, 이 전압은 다시 제너다이오드(ZD)에 의해 전압레벨이 조정된다.
상기 제너다이오드(ZD)에 의해 조정된 전압은 저항(R10)과 제너다이오드(ZD)의 캐소드단자 사이에 병렬연결된 결합 콘덴서(C10)를 통과하면 직류성분은 차단되고 교류성분만이 통과된다.
따라서, 상기 교류성분의 전압이 보호용 저항(R11)을 거쳐 수직블랭킹신호(V.B)로 출력단자를 통해 초단 증폭기(도시되어 있지 않음)로 출력된다.
이상에서와 같이 본 고안의 모니터의 수직블랭킹신호 출력회로에 의하면, 수직블랭킹신호 출력부에 하나의 정전압 제어용 제너다이오드를 사용하여 초단 증폭기로 출력되는 수직블랭킹신호의 전압을 제어함에 따라 기존의 수직블랭킹신호를 발생시키기 위해 여러 단계를 거쳐야 하는 복잡함을 개선하여 회로설계를 매우 간단히 할 수 있고, 이에 따라 작업공정도 단순화되고, 부품수도 절감되어 생산비를 줄이는 효과가 있다.

Claims (1)

  1. 입력되는 수직동기신호를 반전시켜 출력하는 수직동기신호 입력부와,
    상기 수직동기신호 입력부의 신호를 입력받아 제 1 그리드전압을 발생시키는 제 1 그리드전압 출력부와,
    상기 수직동기신호 입력부의 신호를 입력받아 수직블랭킹신호를 발생시키도록 상기 수직동기신호 입력부와 제 1 그리드전압 출력부 사이에 저항과 전압제어용 제너다이오드가 직렬로 연결되고, 직렬연결된 결합 콘덴서와 보호용 저항이 상기 저항과 제너다이오드 사이에 병렬로 연결된 수직블랭킹신호 출력부를 구비하는 것을 특징으로 하는 모니터의 수직블랭킹신호 출력회로.
KR2019970010119U 1997-05-08 1997-05-08 모니터의 수직블랭킹신호 출력회로 KR200172686Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970010119U KR200172686Y1 (ko) 1997-05-08 1997-05-08 모니터의 수직블랭킹신호 출력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970010119U KR200172686Y1 (ko) 1997-05-08 1997-05-08 모니터의 수직블랭킹신호 출력회로

Publications (2)

Publication Number Publication Date
KR19980065799U KR19980065799U (ko) 1998-12-05
KR200172686Y1 true KR200172686Y1 (ko) 2000-03-02

Family

ID=19500610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970010119U KR200172686Y1 (ko) 1997-05-08 1997-05-08 모니터의 수직블랭킹신호 출력회로

Country Status (1)

Country Link
KR (1) KR200172686Y1 (ko)

Also Published As

Publication number Publication date
KR19980065799U (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US4369466A (en) Video signal processing circuit
KR100659989B1 (ko) 투사 디스플레이 장치의 자동 교정 방법
KR200172686Y1 (ko) 모니터의 수직블랭킹신호 출력회로
KR19990003850A (ko) 모니터용 수평 라스터의 센터 조정회로
US5319287A (en) Vertical deflection circuit
US4651063A (en) Horizontal deflection circuit
US4965495A (en) Parabolic voltage generating circuit
KR840001465B1 (ko) 영상신호 처리회로
US6057883A (en) Circuit for controlling the picture tube in a television receiver
KR100195737B1 (ko) 모니터의 afc펄스를 이용한 비디오 클램프펄스 발생회로
KR200172693Y1 (ko) 래스터의 수평 위치 조절회로
KR100312782B1 (ko) 영상표시기기에 있어서 수평발진회로의 위상차전압 제한회로
KR100626461B1 (ko) 영상표시기기의 컨버전스 시스템
KR920001472Y1 (ko) 텔레비젼 복합 블랭킹신호 발생 및 제어회로
KR100437811B1 (ko) 모니터의 전원 공급장치
KR200317543Y1 (ko) 비디오 귀선 소거 신호 공급 회로
KR830002527B1 (ko) 비데오 신호처리 회로
KR100201313B1 (ko) 모니터의 클램프 신호 발생회로
KR920006760Y1 (ko) 수평 편향 회로
EP0809398A2 (en) Cathode current detecting circuit
KR19990055688A (ko) Acl 보상회로
KR19980064214U (ko) 모니터의 제1그리드 전압 조정회로
JPH02137591A (ja) カラービデオモニタ
GB2327025A (en) Scan-frequency-dependent drive signal amplitude in a horizontal deflection circuit for a multi-mode monitor
KR20000013385A (ko) 디스플레이장치의 밝기보정회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20071129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee