KR200165523Y1 - Circuit for removing a spot of a video display apparatus - Google Patents

Circuit for removing a spot of a video display apparatus Download PDF

Info

Publication number
KR200165523Y1
KR200165523Y1 KR2019990014785U KR19990014785U KR200165523Y1 KR 200165523 Y1 KR200165523 Y1 KR 200165523Y1 KR 2019990014785 U KR2019990014785 U KR 2019990014785U KR 19990014785 U KR19990014785 U KR 19990014785U KR 200165523 Y1 KR200165523 Y1 KR 200165523Y1
Authority
KR
South Korea
Prior art keywords
power supply
resistor
image display
diode
power
Prior art date
Application number
KR2019990014785U
Other languages
Korean (ko)
Inventor
조용문
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR2019990014785U priority Critical patent/KR200165523Y1/en
Application granted granted Critical
Publication of KR200165523Y1 publication Critical patent/KR200165523Y1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/005—Power supply circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/20—Prevention of damage to cathode-ray tubes in the event of failure of scanning

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

컴퓨터 시스템의 모니터와 같은 영상표시장치의 전원을 오프시킬 때 발생되는 스폿현상을 방지할 수 있는 영상표시장치의 스폿을 제거하기 위한 회로가 개시된다. 제1 전원공급부는 양의 전위를 갖는 제1 전원을 출력 또는 차단하고, 제2 전원공급부는 음의 전위를 갖는 제2 전원을 출력하고, 제3 전원공급부는 제1 및 제2 전원을 합성하여 영상표시장치의 동작전압으로서 공급하며, 그리고 제2 전원공급부는 제1 전원의 공급이 차단되면, 제3 전원공급에 인가된 동작전압을 방전시킨다. 따라서, 화면의 스폿현상을 확실하게 제거할 수 있다.Disclosed is a circuit for removing a spot of an image display device that can prevent a spot phenomenon generated when the power of an image display device such as a monitor of a computer system is turned off. The first power supply unit outputs or cuts off a first power source having a positive potential, the second power supply unit outputs a second power source having a negative potential, and the third power supply unit synthesizes the first and second power sources. When the supply of the first power is cut off, the second power supply unit discharges the operating voltage applied to the third power supply. Therefore, the spot phenomenon of the screen can be reliably eliminated.

Description

영상표시장치의 스폿을 제거하기 위한 회로{CIRCUIT FOR REMOVING A SPOT OF A VIDEO DISPLAY APPARATUS}CIRCUIT FOR REMOVING A SPOT OF A VIDEO DISPLAY APPARATUS}

본 고안은 영상표시장치의 스폿 제거에 관한 것으로, 좀 더 구체적으로는, 컴퓨터 시스템의 모니터와 같은 영상표시장치의 전원을 오프시킬 때 발생되는 스폿현상을 방지하고, 그 회로의 구성을 최소화할 수 있는 영상표시장치의 스폿을 제거하기 위한 회로에 관한 것이다.The present invention relates to spot removal of an image display device. More specifically, it is possible to prevent a spot phenomenon occurring when the power of an image display device such as a monitor of a computer system is turned off, and to minimize the configuration of the circuit. The present invention relates to a circuit for removing a spot of an image display device.

도 1은 종래 영상표시장치의 스폿을 제거하기 위한 회로의 구성을 보이는 회로도이다.1 is a circuit diagram showing a configuration of a circuit for removing a spot of a conventional video display device.

도 1을 참조하면, 종래 영상표시장치의 스폿을 제거하기 위한 회로는 마이크로 컴퓨터(10), 다수의 트랜지스터(Q1, Q2, Q3), 다수의 저항(R1, R2, R3, R4, R5, R6, R7, R8), 다수의 다이오드(D1, D2, D3), 다수의 커패시터(C1, C2), 가변저항(VR1) 그리고 플라이백 트랜스포머(T1)를 갖는다.Referring to FIG. 1, a circuit for removing spots of a conventional image display apparatus includes a microcomputer 10, a plurality of transistors Q1, Q2, and Q3, and a plurality of resistors R1, R2, R3, R4, R5, and R6. , R7, R8, a plurality of diodes (D1, D2, D3), a plurality of capacitors (C1, C2), a variable resistor (VR1) and a flyback transformer (T1).

만일, 영상표시장치가 턴온되면, 제1 및 제2 트랜지스터(Q1, Q2)가 턴오프되고, 제3 트랜지스터(Q3)가 순바이어스되며, 플라이백 트랜스포머(T1)로부터의 음의 전압(-210V)이 제6 저항(R6), 가변저항(VR1) 및 제7 저항(R7)에 의해 분압되어 영상표시장치의 제어전압(G1)으로서 인가되고, 영상표시장치의 제어전압(G1)은 제1 커패시터(C1)에 충전된다. 이때, 제어전압(G1)은 가변저항(VR1)에 따라 조절되므로 영상표시장치의 화면 밝기를 조절하게 된다.If the image display device is turned on, the first and second transistors Q1 and Q2 are turned off, the third transistor Q3 is forward biased, and the negative voltage from the flyback transformer T1 (-210V). ) Is divided by the sixth resistor R6, the variable resistor VR1, and the seventh resistor R7 and applied as the control voltage G1 of the image display apparatus, and the control voltage G1 of the image display apparatus is the first voltage. The capacitor C1 is charged. At this time, since the control voltage G1 is adjusted according to the variable resistor VR1, the screen brightness of the image display device is adjusted.

또한, 영상표시장치의 모드가 변경되면, 제1 및 제2 트랜지스터(Q1, Q2)가 턴온되고, 제3 트랜지스터(Q3)가 역바이어스되며, 플라이백 트랜스포머(T1)로부터의 음의 전압(-210V)이 제6 저항(R6), 가변저항(VR1) 및 제7 저항(R7)에 의해 분압되어 제5 저항(R5)을 통해 영상표시장치의 제어전압(G1)으로서 인가되므로써, 화면의 찢어짐과 같은 현상이 방지된다.In addition, when the mode of the image display device is changed, the first and second transistors Q1 and Q2 are turned on, the third transistor Q3 is reverse biased, and the negative voltage from the flyback transformer T1 (−). The screen is torn because 210V is divided by the sixth resistor R6, the variable resistor VR1 and the seventh resistor R7 and applied as the control voltage G1 of the image display device through the fifth resistor R5. This phenomenon is prevented.

한편, 영상표시장치가 턴오프되면, 제1 커패시터(C1)에 충전된 전압이 제1 다이오드(D1)를 통해 방전되고, 영상표시장치의 제어전압(G1)이 제1 및 제2 다이오드(D1, D2)를 통해 급격히 방전되므로써 화면의 스폿현상이 방지된다.Meanwhile, when the image display apparatus is turned off, the voltage charged in the first capacitor C1 is discharged through the first diode D1, and the control voltage G1 of the image display apparatus is the first and second diodes D1. , D2) is rapidly discharged to prevent the screen spot phenomenon.

그러나, 이와 같은 장치는 그 회로구성이 지나치게 복잡하여 제품의 단가가 상승한다. 또한, 영상표시장치의 제어전압(G1)을 인가하기 위해 여러 회로들이 동작되기 때문에 영상표시장치의 턴오프시 타임 딜레이가 발생된다. 따라서, 화면의 스폿현상을 확실하게 제거하는 데 어려움이 따른다.However, such a device has an excessively complicated circuit configuration, which increases the cost of the product. In addition, since various circuits are operated to apply the control voltage G1 of the image display apparatus, a time delay occurs when the image display apparatus is turned off. Therefore, it is difficult to reliably remove the spot phenomenon of the screen.

상술한 문제점을 해결하기 위한 본 고안은 컴퓨터 시스템의 모니터와 같은 영상표시장치의 전원을 오프시킬 때 발생되는 스폿현상을 방지할 수 있는 영상표시장치의 스폿을 제거하기 위한 회로를 제공하는 데 그 목적이 있다.The present invention for solving the above problems is to provide a circuit for removing the spot of the image display device that can prevent the spot phenomenon caused when the power of the image display device, such as a monitor of the computer system is turned off There is this.

본 고안의 다른 목적은 영상표시장치의 스폿현상을 방지하기 위한 회로의 구성을 최소화할 수 있는 영상표시장치의 스폿을 제거하기 위한 회로를 제공하는 데 있다.Another object of the present invention is to provide a circuit for removing the spot of the image display device that can minimize the configuration of the circuit for preventing the spot phenomenon of the image display device.

도 1은 종래 영상표시장치의 스폿을 제거하기 위한 회로의 구성을 보이는 회로도; 및1 is a circuit diagram showing a configuration of a circuit for removing a spot of a conventional video display device; And

도 2는 본 고안의 일 실시예에 따른 영상표시장치의 스폿을 제거하기 위한 회로의 구성을 보이는 회로도.2 is a circuit diagram showing a configuration of a circuit for removing a spot of an image display device according to an embodiment of the present invention.

＆lt;도면의 주요 부분에 대한 부호의 설명>≪ Description of Codes for Major Parts of Drawings>

100 : 제1 전원공급부100: first power supply

200 : 제2 전원공급부200: second power supply unit

300 : 제3 전원공급부300: third power supply unit

상술한 목적을 달성하기 위한 본 고안에 따른 영상표시장치의 스폿을 제거하기 위한 회로는, 양의 전위를 갖는 제1 전원을 출력 또는 차단하기 위한 제1 전원공급수단과, 음의 전위를 갖는 제2 전원을 출력하기 위한 제2 전원공급수단과, 그리고 상기 제1 및 제2 전원을 합성하여 영상표시장치의 동작전압으로서 공급하기 위한 제3 전원공급수단을 포함하고, 상기 제2 전원공급수단은 상기 제1 전원의 공급이 차단되면, 상기 제3 전원공급수단에 인가된 상기 동작전압을 방전시킨다.The circuit for removing the spot of the image display device according to the present invention for achieving the above object is a first power supply means for outputting or cutting off the first power source having a positive potential, and the first having a negative potential Second power supply means for outputting a second power source, and third power supply means for synthesizing the first and second power supplies and supplying them as operating voltages of the image display device, wherein the second power supply means includes: When the supply of the first power is cut off, the operating voltage applied to the third power supply means is discharged.

본 고안에 따르면, 영상표시장치의 스폿을 제거하기 위한 회로의 회로구성이 매우 단순화되므로써 제품의 생산단가가 감소된다. 또한, 회로구성이 단순화됨에 따라 영상표시장치의 턴오프시 영상표시장치에 인가된 동작전압이 신속하게 방전된다. 따라서, 화면의 스폿현상을 확실하게 제거할 수 있다.According to the present invention, the circuit configuration of the circuit for removing the spot of the image display device is greatly simplified, thereby reducing the production cost of the product. In addition, as the circuit configuration is simplified, the operating voltage applied to the image display apparatus is quickly discharged when the image display apparatus is turned off. Therefore, the spot phenomenon of the screen can be reliably eliminated.

이하, 본 고안의 바람직한 실시예를 첨부 도면 도 2에 의거해서 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 고안의 일 실시예에 따른 영상표시장치의 스폿을 제거하기 위한 회로의 구성을 보이는 회로도이다.2 is a circuit diagram showing the configuration of a circuit for removing a spot of an image display device according to an embodiment of the present invention.

도 2를 참조하면, 본 고안의 일 실시예에 따른 영상표시장치의 스폿을 제거하기 위한 회로는 양의 전위를 갖는 제1 전원(Vcc)을 출력 또는 차단하기 위한 제1 전원공급부(100), 음의 전위를 갖는 제2 전원(-210V)을 출력하기 위한 제2 전원공급부(200), 그리고 제1 및 제2 전원(Vcc, -210V)을 합성하여 영상표시장치(미도시)의 동작전압(G1)으로서 공급하기 위한 제3 전원공급부(300)를 갖는다. 이때, 상기 영상표시장치에 인가된 동작전압(G1)은 제1 전원공급부(100)로부터의 제1 전원(Vcc)이 차단되면, 제2 전원공급부(200)를 통해 방전된다.Referring to FIG. 2, a circuit for removing spots of an image display device according to an embodiment of the present invention includes a first power supply unit 100 for outputting or blocking a first power source Vcc having a positive potential; Operating voltage of the image display device (not shown) by combining the second power supply unit 200 for outputting the second power source (-210V) having a negative potential, and the first and second power sources Vcc and -210V. It has the 3rd power supply part 300 for supplying as (G1). In this case, the operating voltage G1 applied to the image display device is discharged through the second power supply unit 200 when the first power supply Vcc from the first power supply unit 100 is cut off.

여기에서, 제1 전원공급부(100)는 일단으로 제1 전원(Vcc)을 입력받는 제1 저항(R1), 캐소드가 제1 저항(R1)의 타단에 연결된 제1 다이오드(D1), 에미터 단자가 제1 다이오드(D1)의 애노드에 연결되고, 베이스 단자가 접지된 트랜지스터(Q1), 그리고 일단이 트랜지스터(Q1)의 콜렉터 단자에 연결된 제2 저항(R2)를 갖는다.Here, the first power supply unit 100 has a first resistor (R1) receiving the first power (Vcc) at one end, the first diode (D1), the emitter connected to the other end of the first resistor (R1), emitter A terminal is connected to the anode of the first diode D1, the base terminal has a grounded transistor Q1, and one end thereof has a second resistor R2 connected to the collector terminal of the transistor Q1.

또한, 제2 전원공급부(200)는 음의 전위를 갖는 제2 전원(-210V)을 유도하고, 일단이 접지된 플라이백 트랜스포머(T1), 캐소드가 플라이백 트랜스포머(T1)의 타단에 연결된 제2 다이오드(D2), 일단이 제2 다이오드(D2)의 애노드에 연결된 제3 저항(R3), 일단이 제3 저항(R3)의 타단에 연결되고, 타단이 제2 저항(R2)의 일단에 연결된 제4 저항(R4), 일단이 제2 다이오드(D2) 및 제3 저항(R3)의 사이에 연결되고, 타단이 접지된 커패시터(C1)를 갖는다. 이때, 제2 다이오드(D2) 및 제3 저항(R3)의 사이에 연결된 커패시터(C1)의 상기 일단에는 제2 전원(-210V)의 입력단자가 연결된다.In addition, the second power supply unit 200 induces a second power source (-210V) having a negative potential, one end of which is grounded flyback transformer (T1), the cathode is connected to the other end of the flyback transformer (T1) The second diode D2, one end of the third resistor R3 connected to the anode of the second diode D2, one end of which is connected to the other end of the third resistor R3, and the other end of which is connected to one end of the second resistor R2. The fourth resistor R4 connected to one end thereof is connected between the second diode D2 and the third resistor R3, and the other end thereof has a grounded capacitor C1. In this case, an input terminal of the second power source (-210V) is connected to one end of the capacitor C1 connected between the second diode D2 and the third resistor R3.

또한, 제3 전원공급부(300)는 캐소드가 제2 및 제4 저항(R2, R4)의 사이에 연결되고, 타단이 상기 영상표시장치에 연결되어 동작전압(G1)을 공급하기 위한 제3 다이오드(D3) 및 제3 다이오드(D3)에 병렬 연결된 제5 저항(R5)를 갖는다.In addition, the third power supply unit 300 has a cathode connected between the second and fourth resistors R2 and R4 and the other end connected to the image display device to supply an operating voltage G1. And a fifth resistor R5 connected in parallel to the third diode D3 and the third diode D3.

이하, 도 2를 참조하여 본 고안에 따른 영상표시장치의 스폿을 제거하기 위한 회로의 동작을 보다 상세히 설명한다.Hereinafter, the operation of the circuit for removing the spot of the image display device according to the present invention with reference to FIG. 2 in more detail.

먼저, 상기 영상표시장치의 전원이 정상적으로 턴온되면, 제1 전원(Vcc)이 제1 저항(R1) 및 제1 다이오드(D1)에 의해 바이어스되어 제1 트랜지스터(Q1)의 에미터 단자에 일정전압으로 인가된다.First, when the power of the image display device is normally turned on, the first power source Vcc is biased by the first resistor R1 and the first diode D1 to supply a constant voltage to the emitter terminal of the first transistor Q1. Is applied.

이때, 제1 트랜지스터(Q1)의 베이스 단자가 접지되어 있으므로 제1 트랜지스터(Q1)의 에미터 단자에 인가된 제1 전원(Vcc)은 제2 저항(R2)을 통해 출력된다.At this time, since the base terminal of the first transistor Q1 is grounded, the first power source Vcc applied to the emitter terminal of the first transistor Q1 is output through the second resistor R2.

다음, 플라이백 트랜스포머(T1)로부터 유도된 음의 전위를 갖는 제2 전원(-210V)은 제2 다이오드(D2) 및 평활용 커패시터(C1)에 의해 정류되고, 제3 및 제4 저항(R3, R4)를 통해 출력된다. 이때, 커패시터(C1)에는 음의 전위를 갖는 제2 전원(-210V)이 충전된다.Next, the second power source (-210V) having a negative potential induced from the flyback transformer T1 is rectified by the second diode D2 and the smoothing capacitor C1, and the third and fourth resistors R3. , Is output via R4). At this time, the capacitor C1 is charged with the second power source (-210V) having a negative potential.

제2 저항(R2)을 통해 출력되는 제1 전원(Vcc)은 제4 저항(R4)을 통해 출력되는 제2 전원(-210V)과 합성되고, 이와 같이 합성된 전압은 제3 다이오드(D3) 및 제5 저항(R5)을 통해 상기 영상표시장치의 동작전압(G1)으로서 인가된다.The first power source Vcc output through the second resistor R2 is combined with the second power source -210V output through the fourth resistor R4, and the synthesized voltage is the third diode D3. And an operating voltage G1 of the image display device through the fifth resistor R5.

이때, 제5 저항(R5)은 제3 다이오드(D3)의 양단의 급격한 전압 변화로부터 제3 다이오드(D3)를 보호하기 위한 저항이다.In this case, the fifth resistor R5 is a resistor for protecting the third diode D3 from a sudden voltage change at both ends of the third diode D3.

다음, 상기 영상표시장치의 전원을 턴오프시키면, 제1 전원(Vcc)이 제1 트랜지스터(Q1)의 에미터 단자에 인가되지 않기 때문에 제2 저항(R2)에는 제1 전원(Vcc)이 인가되지 않는다.Next, when the power of the image display device is turned off, since the first power source Vcc is not applied to the emitter terminal of the first transistor Q1, the first power source Vcc is applied to the second resistor R2. It doesn't work.

따라서, 제2 다이오드(D2)를 통해 커패시터(C1)에 충전된 제2 전원(-210V)은 제2 다이오드(D2)를 통해 방전되면서 제3 저항(R3), 제4 저항(R4), 제5 저항(R5) 그리고 제3 다이오드(D3)를 통해 상기 영상표시장치에 인가된다.Therefore, the second power source (-210V) charged to the capacitor C1 through the second diode D2 is discharged through the second diode D2, and the third resistor R3, the fourth resistor R4, 5 is applied to the image display device through a resistor R5 and a third diode D3.

즉, 상기 영상표시장치의 동작전압(G1)으로서 인가된 전원이 제3 저항(R3), 제4 저항(R4), 제5 저항(R5) 그리고 제3 다이오드(D3)를 통해 급격히 방전된다.That is, the power applied as the operating voltage G1 of the image display device is rapidly discharged through the third resistor R3, the fourth resistor R4, the fifth resistor R5, and the third diode D3.

상술한 바와 같은 본 고안에 따르면, 영상표시장치의 스폿을 제거하기 위한 회로의 회로구성이 매우 단순화되므로써 제품의 생산단가가 감소된다. 또한, 회로구성이 단순화됨에 따라 영상표시장치의 턴오프시 영상표시장치에 인가된 동작전압이 신속하게 방전된다. 따라서, 화면의 스폿현상을 확실하게 제거할 수 있다.According to the present invention as described above, since the circuit configuration of the circuit for removing the spot of the image display device is greatly simplified, the production cost of the product is reduced. In addition, as the circuit configuration is simplified, the operating voltage applied to the image display apparatus is quickly discharged when the image display apparatus is turned off. Therefore, the spot phenomenon of the screen can be reliably eliminated.

상기에서는 본 고안의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 고안의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 고안을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art various modifications and variations of the present invention without departing from the spirit and scope of the present invention described in the claims below I can understand that you can.

Claims (4)

양의 전위를 갖는 제1 전원을 출력 또는 차단하기 위한 제1 전원공급수단;First power supply means for outputting or disconnecting a first power source having a positive potential; 음의 전위를 갖는 제2 전원을 출력하기 위한 제2 전원공급수단; 및Second power supply means for outputting a second power supply having a negative potential; And 상기 제1 및 제2 전원을 합성하여 영상표시장치의 동작전압으로서 공급하기 위한 제3 전원공급수단을 포함하고,Third power supply means for synthesizing the first and second power supplies and supplying the first and second power supplies as operating voltages of the image display device; 상기 제2 전원공급수단은 상기 제1 전원의 공급이 차단되면, 상기 제3 전원공급수단에 인가된 상기 동작전압을 방전시키는 것을 특징으로 하는 영상표시장치의 스폿을 제거하기 위한 회로.And the second power supply means discharges the operating voltage applied to the third power supply means when the supply of the first power supply is cut off. 제1항에 있어서, 상기 제1 전원공급수단은,The method of claim 1, wherein the first power supply means, 일단으로 상기 제1 전원을 입력받는 제1 저항;A first resistor receiving the first power at one end; 캐소드가 상기 제1 저항의 타단에 연결된 제1 다이오드;A first diode having a cathode connected to the other end of the first resistor; 에미터 단자가 상기 제1 다이오드의 애노드에 연결되고, 베이스 단자가 접지된 트랜지스터; 및A transistor having an emitter terminal connected to the anode of the first diode and a base terminal grounded; And 일단이 상기 트랜지스터의 콜렉터 단자에 연결된 제2 저항을 포함하는 것을 특징으로 하는 영상표시장치의 스폿을 제거하기 위한 회로.And a second resistor, one end of which is connected to the collector terminal of the transistor. 제1항에 있어서, 상기 제2 전원공급수단은,The method of claim 1, wherein the second power supply means, 상기 음의 전위를 갖는 제2 전원을 유도하고, 일단이 접지된 플라이백 트랜 스포머;A flyback transistor inducing a second power supply having the negative potential and grounded at one end Foamer; 캐소드가 상기 플라이백 트랜스포머의 타단에 연결된 제2 다이오드;A second diode having a cathode connected to the other end of the flyback transformer; 일단이 제2 다이오드의 애노드에 연결된 제3 저항;A third resistor, one end of which is connected to the anode of the second diode; 일단이 상기 제3 저항의 타단에 연결되고, 타단이 제2 저항의 일단에 연결된 제4 저항; 및A fourth resistor having one end connected to the other end of the third resistor and the other end connected to one end of the second resistor; And 일단이 상기 제2 다이오드 및 제3 저항의 사이에 연결되고, 타단이 접지된 커패시터를 포함하고,A capacitor having one end connected between the second diode and the third resistor and the other end grounded; 상기 커패시터의 일단에는 상기 제2 전원의 입력단자가 연결되는 것을 특징으로 하는 영상표시장치의 스폿을 제거하기 위한 회로.And an input terminal of the second power supply is connected to one end of the capacitor. 제1항에 있어서, 상기 제3 전원공급수단은,The method of claim 1, wherein the third power supply means, 캐소드가 상기 제2 및 제4 저항의 사이에 연결되고, 타단이 상기 영상표시장치에 연결되어 상기 동작전압을 공급하기 위한 제3 다이오드; 및A third diode having a cathode connected between the second and fourth resistors, and the other end connected to the image display device to supply the operating voltage; And 상기 제3 다이오드에 병렬 연결된 제5 저항을 포함하는 것을 특징으로 하는 영상표시장치의 스폿을 제거하기 위한 회로.And a fifth resistor connected to the third diode in parallel.
KR2019990014785U 1999-07-23 1999-07-23 Circuit for removing a spot of a video display apparatus KR200165523Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019990014785U KR200165523Y1 (en) 1999-07-23 1999-07-23 Circuit for removing a spot of a video display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019990014785U KR200165523Y1 (en) 1999-07-23 1999-07-23 Circuit for removing a spot of a video display apparatus

Publications (1)

Publication Number Publication Date
KR200165523Y1 true KR200165523Y1 (en) 2000-02-15

Family

ID=19582106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019990014785U KR200165523Y1 (en) 1999-07-23 1999-07-23 Circuit for removing a spot of a video display apparatus

Country Status (1)

Country Link
KR (1) KR200165523Y1 (en)

Similar Documents

Publication Publication Date Title
US6975523B2 (en) Power supply capable of protecting electric device circuit
KR200165523Y1 (en) Circuit for removing a spot of a video display apparatus
US7782122B2 (en) Electronic device and related power control device for enhancing power stability for power on and power off processes
KR970077033A (en) CRT protection device
KR100744938B1 (en) Power supply for plasma display panel
KR930000994Y1 (en) Power supply circuit
KR19990056180A (en) Power start circuit
KR200258769Y1 (en) Power supply control device of reservation recording system
KR930004801Y1 (en) Automatic convering circuit for parallel power source lines
JP2780314B2 (en) DC-DC converter
KR0123418B1 (en) A cricuit of mute signal in monitor system
KR100202081B1 (en) Monitor screen noise removing circuit
KR910008284Y1 (en) Vertical retrace line voltage generation device
KR100568088B1 (en) Voltage switching device
KR100316096B1 (en) Low voltage protection circuit of power supply
KR920007697Y1 (en) High voltage stabilization circuit
KR100549084B1 (en) Display device with transient elimination circuit
KR940001275Y1 (en) High voltage power supply circuit
JP2021158704A (en) Electronic apparatus and program
KR100195155B1 (en) Switching circuit
KR0135999B1 (en) The spot elimination circuit on the cathode ray tube
JP2005143155A (en) Plasma display device
KR0126459Y1 (en) Circuit for protecting the power supply
KR0129000Y1 (en) Apparatus for supplying secondary power
KR0134121Y1 (en) Power saving circuit

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee