KR200152533Y1 - Blp package tray construction - Google Patents
Blp package tray construction Download PDFInfo
- Publication number
- KR200152533Y1 KR200152533Y1 KR2019930016188U KR930016188U KR200152533Y1 KR 200152533 Y1 KR200152533 Y1 KR 200152533Y1 KR 2019930016188 U KR2019930016188 U KR 2019930016188U KR 930016188 U KR930016188 U KR 930016188U KR 200152533 Y1 KR200152533 Y1 KR 200152533Y1
- Authority
- KR
- South Korea
- Prior art keywords
- tray
- blp
- packing
- test
- height
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Packaging Frangible Articles (AREA)
Abstract
본 고안은 비엘피(BLP) 패킹용 트레이 구조에 관한 것으로, 소자를 수납한 트레이 채로 이동하면서 소자 테스트를 진행 할수 있도록 하기 위하여 소정크기의 장방형 트레이 몸체(1) 내부에 복수개의 소자수납홈(2)(2')(----)이 일정간격으로 배열 형성된 비엘피(BLP) 패킹용 트레이 구조에 있어서, 상기 소자수납홈(2)(2')(----)의 하면에 소자패드(3a)를 노출시키기 위한 사각장공(4)을 각각 형성하여 소자(3)를 상부, 또는 하부에서 프로우브팁(5)으로 직접 접촉할수 있도록 구성함으로써 테스팅에 소요되는 시간을 단축하고, 소자의 리드벤트 불량등을 방지 하도록 한것이다. 여기서 상기 트레이 몸체(1)의 높이는 수납된 소자(3) 높이의 1∼2.5배로 형성되고, 소자수납홈(2)(2')(----)은 그 내벽과 소자(3)와의 사이에 1.0∼10㎜ 정도의 여유가 유지되도록 형성된다.The present invention relates to a tray structure for BLP packing, and a plurality of device storage grooves (2) inside a rectangular tray body (1) of a predetermined size in order to allow the device test to proceed while moving the tray containing the device. In the BLP packing tray structure in which (2 ') (----) are arranged at regular intervals, an element is formed on the lower surface of the element storage grooves 2 (2') (----). The rectangular holes 4 for exposing the pads 3a are respectively formed so that the device 3 can be directly contacted with the probe tip 5 at the upper side or the lower side, thereby reducing the time required for testing, This is to prevent lead vent defects. Here, the height of the tray body 1 is formed to be 1 to 2.5 times the height of the housed element 3, and the element storing grooves 2, 2 '(----) between the inner wall and the element 3 It is formed so that a margin of about 1.0-10 mm is maintained.
Description
제1도 및 제2도는 본 고안 비엘피 패킹용 트레이 구조를 나타낸 것으로써,1 and 2 shows the tray structure for the present invention BLP packing,
제1도는 본 고안 트레이의 전체구조를 보인 평면도이고,1 is a plan view showing the overall structure of the tray of the present invention,
제2도의 (a)(b)는 본 고안 트레이에 소자가 수납된 상태를 발췌해서 보인 단면도이다.(A) and (b) of FIG. 2 are sectional views showing the state in which the element is accommodated in the tray of the present invention.
제3도는 본 고안 트레이를 이용한 소자 테스트 방법 설명도.3 is a diagram illustrating a device test method using the tray of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 ; 트레이 몸체 2,2' : 소자수납홈One ; Tray Body 2,2 ': Element storing groove
3 : 소자 3a : 소자패드3: element 3a: element pad
4 : 사각장공 5 : 프로우브팁4: blind man 5: probe tip
본 고안은 반도체 패키지, 예컨대 비엘피(BLP) 패킹용 트레이(Tray) 구조에 관한 것으로, 특히 트레이에 수납된 상태로 소자의 테스트(전기적 특성시험등)를 가능하게한 비엘피(BLP) 패킹용 트레이 구조에 관한 것이다.The present invention relates to a tray structure for a semiconductor package, such as BLP packing, and in particular for BLP packing, which enables a test (electrical characteristic test, etc.) of a device while being stored in a tray. It relates to a tray structure.
일반적으로 반도체 패키지, 예컨대 SOJ, SOP, DIP, QFP 및 BLP 등의 소자는 제조 완료된후 튜브(Tube)나 트레이에 수납되게 된다.In general, semiconductor packages such as SOJ, SOP, DIP, QFP, and BLP may be stored in a tube or a tray after manufacturing.
이와같이 튜브나 트레이에 수납되어 있는 소자를 테스트하기 위해서는 소자를 튜브나 트레이로부터 취출하여 테스트 장치의 소켓에 올려 놓고 프로우브 팁을 테스트하고자 하는 핀에 접촉 시킴으로써 테스트하고 있었다.In order to test the device contained in the tube or tray, the device was taken out of the tube or tray, placed in the socket of the test apparatus, and the probe tip was contacted with the pin to be tested.
즉, 종래에는 소자를 튜브나 트레이로부터 어떠한 수단으로든 취출하여 테스트를 진행하므로 테스팅에 소요되는 시간이 많이 걸리게 되고, 튜브나 트레이에서 이송을 자주 해야 하므로 리드변형이 발생되는 등의 문제가 야기 되었다.That is, in the related art, the device is taken out of the tube or tray by any means, and thus the test takes a lot of time, and the transfer of the element from the tube or tray requires frequent transfer.
이를 감안하여 안출한 본 고안의 목적은 트레이에 수납된 상태로 소자 테스트를 가능하게 함으로써 테스팅 시간을 단측 시킬수 있도록한 비엘피(BLP) 패킹용 트레이 구조를 제공함에 있다.The object of the present invention devised in view of this is to provide a tray structure for BLP packing that enables the testing of the device in a state stored in the tray to shorten the testing time.
상기와 같은 본 고안의 목적을 달성하기 위하여 소정크기의 장방형 트레이 몸체 내부에 복수개의 소자 수납홈이 일정간격으로 배열 형성된 비엘피 패킹용 트레이 구조에 있어서, 상기 소자 수납홈의 하부에 소자패드를 노출시키기 위한 사각 장공을 각각 형성하여 소자를 상부 또는 하부에서 팁으로 접촉 할수 있도록 구성한 것을 특징으로 하는 비엘피(BLP) 패킹용 트레이가 제공된다.In order to achieve the object of the present invention as described above, in a non-LP packing tray structure in which a plurality of element accommodating grooves are arranged at regular intervals in a rectangular tray body of a predetermined size, the device pad is exposed to a lower portion of the element accommodating groove. BLP packing trays are formed by forming a rectangular long hole to make contact with the tip at the top or bottom.
여기서, 상기 트레이 몸체의 높이는 수납된 소자 높이의 1∼2.5배로 형성되고, 소자수납홈은 그 내벽과 소자와의 사이에 1.0∼10㎜ 정도의 여유가 유지되도록 형성된다.Here, the height of the tray body is formed 1 to 2.5 times the height of the element contained, the element storage groove is formed so that the margin of about 1.0 to 10mm is maintained between the inner wall and the element.
이러한 본 고안의 트레이에 의하면, 트레이에 수납된 상태로 직접 소자 테스트를 할수 있으므로 테스팅에 소요되는 시간을 단축시킬수 있고, 공정진행이나 테스트중 소자를 이송할 필요가 없으므로 빈번한 소자 이송으로 인한 불량을 방지할수 있을뿐만 아니라 부자재의 효율을 높일수 있으며, 한번에 다량의 소자를 테스트 할수 있으므로 생산성 및 안정성 확보에 유리하다는 효과 및, 테스트 컨택트시 전기적 접촉을 유리하게 할수 있으므로 컨택트 포일(Contact fail)을 줄일수 있다는 효과도 있다.According to the tray of the present invention, it is possible to directly test the device while stored in the tray, thereby reducing the time required for testing, and avoiding defects due to frequent device transfer since there is no need to transfer the device during process or test. Not only can it increase the efficiency of the subsidiary materials, and it is possible to test a large number of devices at one time, which is advantageous in securing productivity and stability, and in that it can advantageously make electrical contact during test contact, thereby reducing the contact foil. There is also.
이하, 상기한 바와같은 본 고안에 의한 비엘피(BLP) 패킹용 트레이 구조를 첨부 도면에 의거하여 설명한다.Hereinafter, a tray structure for BLP packing according to the present invention as described above will be described with reference to the accompanying drawings.
첨부한 제1도는 본 고안 트레이의 전체구조를 보인 소자 수납 상태 평면도이고, 제2도는 제1도의 일부분을 발췌해서 보인 단면도이며, 제3도는 본 고안 트레이를 이용한 소자 테스트 방법 설명도로서, 이에 도시한 바와같이, 본 고안은 소정크기의 장방형 트레이 몸체(1) 내부에 복수개의 소자 수납홈(2)(2')(----)이 일정간격으로 배열 형성되어 이루어지는 비엘피(BLP) 패킹용 트레이구조에 있어서, 상기 소자 수납홈(2)(2')(----)의 하면에 소자패드(3a)를 외부로 노출시키기 위한 사각장공(4)을 각각 형성하여 소자(3)를 상부, 또는 하부에서 프로우브팁(5)으로 직접 접촉할수 있도록 구성한 것이다.FIG. 1 is a plan view of the device storage state showing the overall structure of the tray of the present invention, FIG. 2 is a cross-sectional view of a portion of FIG. 1, and FIG. 3 is an explanatory view of a device test method using the tray of the present invention. As described above, the present invention is a BLP packing in which a plurality of element accommodating grooves 2, 2 '(----) are formed at regular intervals in a rectangular tray body 1 of a predetermined size. In the tray structure for the device, the rectangular holes 4 for exposing the device pads 3a to the outside are formed on the lower surfaces of the device receiving grooves 2, 2 '(----). It is configured to be in direct contact with the probe tip (5) from the top, or bottom.
도면중 미설명부호 6은 테스트 지그를 보인 것이다.Reference numeral 6 in the drawings shows a test jig.
여기서, 상기 트레이 몸체(1)의 높이는 트레이채로 소자 테스트가 진행되므로 소자(3)의 높이를 크게 벗어나지 않도록 형성되는 바, 수납된 소자(3) 높이의 1∼2.5배 높이로 형성함이 바람직하다.Here, the height of the tray body 1 is formed so as not to deviate significantly from the height of the device 3 because the device test is carried out with a tray, it is preferable to form a height of 1 to 2.5 times the height of the accommodated device (3). .
또한, 이웃하는 소자 수납홈(2)(2')의 간격은 테스트 팁(5) 전체가 이동해야 하므로 일정한 간격을 유지해야 하며, 최소한의 마진(Margin)을 유지 해야하는바, 여기서 상기 마진은 소자(3)와 소자수납홈(2) 내측벽과의 여유로서 이 마진은 1.0∼10㎜ 정도를 유지하여야 한다.In addition, the spacing of the neighboring device receiving groove (2) (2 ') is to maintain a constant spacing, because the entire test tip (5) must move, the margin should be kept to a minimum (Margin) As a margin between (3) and the inner wall of the element storage groove (2), this margin shall be maintained between 1.0 and 10 mm.
이러한 본 고안 트레이에 의한 소자 테스트 방법이 제3도에 도시되어 있는바, 복수개의 소자(3)가 수납된 1셋트의 트레이 위로 테스트지그(6)를 이동시키면서 테스트를 진행하거나, 또는 트레이를 1피치 단위로 이동시키면서 진행하게 된다.The device test method by the tray of the present invention is shown in FIG. 3, and the test is carried out by moving the test jig 6 over one set of trays in which the plurality of devices 3 are accommodated, or the tray 1 is removed. It proceeds by moving in pitch units.
즉, 트레이에 수납된 상태로 소자테스트를 진행하는 것이다.In other words, the device test is carried out in a state of being stored in a tray.
이러한 트레이의 포장시에는 같은크기 및 형상이므로 여러 셋트의 트레이를 적재하여 포장할수 있으며, 테스팅시나 소자 검사시에는 1셋트 트레이씩 이동하여 행할수 있다.When the trays are packed, the same size and shape can be used to stack and pack several sets of trays, and when testing or inspecting devices, the trays can be moved by one set tray.
이상에서 상세히 설명한 바와같이, 본 고안 트레이에 의하면, 트레이에 수납된 상태로 직접 소자 테스트를 할수 있으므로 테스팅에 소요되는 시간을 단축시킬수 있고, 공정진행이나 테스트중 소자를 이송할 필요가 없으므로 종래 빈번한 소자의 이송으로 인한 불량을 방지할수 있을뿐만 아니라 부자재의 효율을 높일수 있으며, 한번에 다량의 소자를 테스트 할수 있으므로 생산성 및 안정성 확보에 유리하다는 효과 및 테스트 컨택트시 전기적 접촉을 유리하게 할수 있으므로 컨택트 포일을 줄일수 있다는 효과도 있다.As described in detail above, according to the tray of the present invention, since the device test can be performed directly in a state stored in the tray, the time required for testing can be shortened, and there is no need to transfer the device during the process or the test. It can not only prevent defects due to the transfer of materials, but also increase the efficiency of subsidiary materials, and can test a large number of devices at one time. There is also an effect.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930016188U KR200152533Y1 (en) | 1993-08-20 | 1993-08-20 | Blp package tray construction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930016188U KR200152533Y1 (en) | 1993-08-20 | 1993-08-20 | Blp package tray construction |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007348U KR950007348U (en) | 1995-03-21 |
| KR200152533Y1 true KR200152533Y1 (en) | 1999-07-15 |
Family
ID=19361643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930016188U KR200152533Y1 (en) | 1993-08-20 | 1993-08-20 | Blp package tray construction |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200152533Y1 (en) |
-
1993
- 1993-08-20 KR KR2019930016188U patent/KR200152533Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007348U (en) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872458A (en) | Method for electrically contacting semiconductor devices in trays and test contactor useful therefor | |
| US5791486A (en) | Integrated circuit tray with self aligning pocket | |
| US4026412A (en) | Electronic circuit carrier and test fixture | |
| JP3690928B2 (en) | Carrier for testing unpackaged chips | |
| US5848702A (en) | Tray with flippable cover | |
| US5180974A (en) | Semiconductor testing and shipping system | |
| US3417865A (en) | Flat package carrier block and assembly | |
| JP2005531465A (en) | Carrier tape for electronic components | |
| US2949182A (en) | Electrical components package | |
| EP0311513B1 (en) | Film segment having integrated circuit chip bonded thereto and fixture therefor | |
| US3954175A (en) | Adjustable integrated circuit carrier | |
| KR200152533Y1 (en) | Blp package tray construction | |
| JPH08233899A (en) | Contact mechanism for ic | |
| US6824395B2 (en) | Semiconductor device-socket | |
| US5291127A (en) | Chip-lifetime testing instrument for semiconductor devices | |
| KR102430477B1 (en) | Size free buffer tray for storaging device | |
| US11112452B2 (en) | IC tray and test jig | |
| KR940010259A (en) | Bare chip inspection and burn-in citation apparatus and method | |
| JPS627067B2 (en) | ||
| KR930002875B1 (en) | Ic test handler of quadratic flat package | |
| JP2000206194A (en) | Tray for electronic component board test and test device of electronic component board | |
| KR20000042989A (en) | Burn-in board for burn-in tester | |
| US20240142493A1 (en) | Socket for testing semiconductor device | |
| JP2750448B2 (en) | Semiconductor inspection equipment | |
| JPH06180345A (en) | Tray for housing semiconductor device and device and method for testing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050318 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |