KR200148410Y1

KR200148410Y1 - Impedance drop preventong circuit of high-frequency input

Info

Publication number: KR200148410Y1
Application number: KR2019950045694U
Authority: KR
Inventors: 노진두
Original assignee: 전주범; 대우전자주식회사
Priority date: 1995-12-22
Filing date: 1995-12-22
Publication date: 1999-06-15
Also published as: KR970048050U

Abstract

본 고안은 고주파 입력 임피던스 저하 방지회로에 관한 것으로, 본 고안은 비디오 프리앰프에서 출력되어 입력되는 비디오 신호의 주파수에 관계없이 비디오 신호를 안정된 상태로 증폭하여 음극선관의 캐소드단에 공급하여 비디오 신호 파형을 일그러짐을 방지 할 수 있도록 된것이다.The present invention relates to a high frequency input impedance degradation prevention circuit, and the present invention is to amplify a video signal in a stable state irrespective of the frequency of the video signal output from the video preamplifier to supply to the cathode end of the cathode ray tube to provide a video signal waveform. It is to prevent the distortion.

Description

Impedance drop prevention circuit at high frequency input

제1도는 본 고안에 따른 회로도.1 is a circuit diagram according to the present invention.

제2도는 종래 고안에 따른 회로도 이다.2 is a circuit diagram according to a conventional design.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 비디오 프리앰프 20 : 캐스코드 증폭출력회로10: video preamplifier 20: cascode amplification output circuit

30 : 출력버퍼회로 40 :음극선관30: output buffer circuit 40: cathode wire tube

50 : 입력 임피던스 저하 방지회로 Q1∼Q5 : 트랜지스터50: input impedance drop prevention circuit Q1 to Q5: transistor

D1, D2 : 다이오드 Rl∼R3, RE, RP, RL : 저항D1, D2: diodes Rl to R3, RE, RP, RL: resistors

CE, C : 커패시터CE, C: Capacitor

본 고안은 고주파 입력 임피던스 저하 방지 회로에 관한 것으로, 상세하게는 입력되는 비디오 신호의 주파수에 관계없이 비디오 신호를 안정된 상태로 증폭하여 음극선관의 캐소드단에 공급할 수 있도록 하는 고주파 입력 임피던스 저하 방지회로에 관한 것이다.The present invention relates to a high frequency input impedance reduction prevention circuit, and more particularly, to a high frequency input impedance reduction prevention circuit capable of amplifying a video signal in a stable state and supplying it to a cathode end of a cathode ray tube regardless of the frequency of an input video signal. It is about.

즉, 본 고안은 고역 주파수의 비디오 신호가 고역 주파수로 입력되어 비디오 신호를 증폭하는 과정에서 일그러짐이 발생하는 것을 방지할 수 있도록 한 고주파 입력 임피던스 저하 방지 회로에 관한 것이다. 일반적으로 비디오 프리앰프는 입력되는 비디오 신호(R.G.B신호)를 입력받아 적절한 레벨로 증폭하여 비디오 신호 처리회로에 인가하면, 비디오 신호 처리회로에서는 이를 증폭하여 음극선관의 캐소드단에 공급하여 음극선관의 형광면에 영상이 디스플레이 되는 것이다.In other words, the present invention relates to a high frequency input impedance reduction prevention circuit for preventing distortion caused in the process of amplifying a video signal by inputting a high frequency video signal at a high frequency. In general, a video preamplifier receives an input video signal (RGB signal), amplifies it to an appropriate level, and applies the video signal to a video signal processing circuit. The video preamplifier amplifies it and supplies it to the cathode of the cathode ray tube. The image is displayed on the screen.

상기한 바와 같이 비디오 프리앰프에서 출력되는 비디오 신호를 인가받아 음극선관의 캐소드단에 공급하는 비디오 신호 처리회로를 제2도로 살펴보면 다음과 같다.Referring to FIG. 2, a video signal processing circuit which receives a video signal output from a video preamplifier and supplies the video signal to a cathode end of a cathode ray tube as described above is as follows.

일반적으로 비디오 신호처리회로에서는 각각 R.G.B 신호를 처리하게 되지만 여기서는 하나의 비디오 신호를 예로 다른 비디오 신호의 처리과정을 대신한다.In general, the video signal processing circuit processes the R.G.B signal, respectively, but replaces the processing of another video signal with one video signal as an example.

종래의 구성은 비디오 신호를 1차 증폭하는 비디오 프리앰프(10)와, 상기 비디오 프리 앰프(10)에서 출력되는 비디오 신호를 인가받아 증폭하는 캐스코드 증폭출력회로(cascode amplifier, 20)와, 상기 캐스코드 증폭출력회로(20)에서 출력되는 비디오 신호를 안정된 상태로 증폭하여 도시 생략된 음극선관(40)의 캐소드(cathode)단에 인가하는 출력버퍼회로(30)로 구성된다.Conventional configurations include a video preamplifier 10 for first amplifying a video signal, a cascode amplifier 20 for applying and amplifying a video signal output from the video preamplifier 10, and It is composed of an output buffer circuit 30 for amplifying the video signal output from the cascode amplification output circuit 20 in a stable state and applying it to the cathode end of the cathode ray tube 40 (not shown).

상기한 바와 같이 구성된 종래의 구성은 비디오 프리엠프(10)에서 증폭된 비디오 신호가 트랜지스터(Q4)의 베이스 측에 인가되면, 트랜지스터(Q4)와 트랜지스터 (Q3)가 연동하여 입력된 비디오 신호를 증폭하여 트랜지스터(Q1)(Q2)의 베이스측에 인가하게 된다.In the conventional configuration configured as described above, when the video signal amplified by the video preamplifier 10 is applied to the base side of the transistor Q4, the transistor Q4 and the transistor Q3 are linked to amplify the input video signal. To the base side of the transistors Q1 and Q2.

그리하면, 트랜지스터(Q1)(Q2)는 인가된 비디오 신호를 안정화된 상태로 증폭시켜 음극선관(40)의 캐소드단에 인가하기로 음극선관(40)의 형광면에 영상신호가 디스플레이 되는 것이다.Then, the transistors Q1 and Q2 amplify the applied video signal in a stabilized state and apply it to the cathode of the cathode ray tube 40 so that the image signal is displayed on the fluorescent surface of the cathode ray tube 40.

그러나 상기한 바와 같은 구성에서 트랜지스터(Q4)의 베이스측에 인가되는 고주파 대역의 비디오 신호 주파수가 상승되는 경우 출력버퍼 회로(30) 저항(RL)의 임피던스가 낮아지고 이에 연동하여 트랜지스터(Q4)의 에미터에 연결된 저항(RE)과 병렬로 연결된 커패시터(CE) 및 저항(RP)의 임피던스가 감소하므로 트랜지스터(Q4)의 베이스 전류가 증가하므로 입력되는 비디오신호의 찌그러짐 현상이 발생하는 문제점이 있었다.However, in the above configuration, when the video signal frequency of the high frequency band applied to the base side of the transistor Q4 is increased, the impedance of the resistance RL of the output buffer circuit 30 is lowered, and in response thereto, Since the impedance of the capacitor CE and the resistor RP connected in parallel with the resistor RE connected to the emitter decreases, the base current of the transistor Q4 increases, causing distortion of the input video signal.

본 고안은 상기한 바와같은 종래의 결점을 해결하기 위하여 안출된 것으로. 비디오 프리앰프에서 출력되어 입력되는 비디오 신호의 주파수에 관계없이 비디오 신호를 안정된 상태로 증폭하여 음극선관의 캐소드단에 공급하여 비디오 산호 파형을 일그러짐을 방지할 수 있도록 된 고 주파 입력 임피던스 저하 방지 회로를 제공하고자 하는 데 그 목적이 있는 것이다.The present invention has been made to solve the above-mentioned conventional drawbacks. Regardless of the frequency of the video signal output from the video preamplifier, a high frequency input impedance reduction prevention circuit is provided to amplify the video signal in a stable state and supply it to the cathode end of the cathode ray tube to prevent distortion of the video coral waveform. The purpose is to provide.

상기한 바와같은 목적을 실현하기 위한 본 고안은 입력단에서 입력되는 비디오 신호를 1차 증폭하여 후단으로 출력 할 수 있도록 된 비디오신호 증폭수단과, 상기 비디오신호 증폭수단에서 출력되는 비디오 신호를 인가받아 증폭할 수 있도록 된 캐스코드 증폭출력수단과,상기 캐스코드 증폭출력 수단에서 출력되는 비디오 신호를 안정된 상태로 증폭하여 음극선관의 캐소드단에 인가할 수 있도록 된 출력 버퍼링수단을 포함하여 구성된 비디오 출력 회로에 있어서, 상기 비디오신호 증폭수단에서 출력되는 비디오 신호를 이미터플로워(emitter follower)방식으로 연결된 트랜지스터(Q5)를 통하여 일정한 레벨로 유지시켜서 상기 캐스코드 증폭출력수단에 인가하는 입력 임피던스 저하 방지 수단을 더 포함하여 구성되어짐을 특징으로 한다.The present invention for realizing the above object is amplified by receiving the video signal output from the video signal amplifying means and the video signal amplifying means which is capable of firstly amplifying the video signal input from the input stage to the rear stage; And a cascode amplifying output means configured to output a signal, and an output buffering means configured to amplify the video signal output from the cascode amplifying output means in a stable state and apply the same to a cathode end of the cathode ray tube. And an input impedance reduction preventing means for maintaining the video signal output from the video signal amplifying means at a constant level through a transistor Q5 connected by an emitter follower method and applying it to the cascode amplifying output means. Characterized in that it is configured to include.

이하 본 고안의 일실시예에 따른 구성을 첨부된 예시 도면과 함께 보다 상세히 설명하면 다음과 같다.Hereinafter, the configuration according to an embodiment of the present invention will be described in more detail with reference to the accompanying drawings.

본 고안은 제1도에 도시한 것처럼, 비디오 신호를 1차 증폭하는 비디오 프리앰프(10)와, 상기 비디오 프리 앰프(10)에 서 출력되는 비디오 신호를 인가받아 증폭하는 캐스코드 증폭출력회로(20)와, 상기 캐스코드 증폭출력회로(20)에서 출력되는 비디오 신호를 안정된 상태로 증폭하여 음극선관(40)의 캐소드단에 인가하는 출력 버퍼회로(30)를 포함하여 구성된 비디오 출력회로에 있어서, 상기 각기 다른 주파수 대역으로 비디오 프리앰프(10)에서 출력 되는 비디오 신호를 인가받아 일정한 레벨로 유지시켜 캐스코드 증폭 출력회로(20)에 인가하는 입력 임피던스 저하 방지회로(50)를 포함하여 구성된다.According to the present invention, as shown in FIG. 1, a video preamplifier 10 for first amplifying a video signal and a cascode amplification output circuit for receiving and amplifying a video signal output from the video preamplifier 10 ( 20) and an output buffer circuit 30 which amplifies the video signal output from the cascode amplification output circuit 20 in a stable state and applies it to the cathode end of the cathode ray tube 40. And an input impedance reduction prevention circuit 50 which receives the video signal output from the video preamplifier 10 at different frequency bands, maintains the video signal at a constant level, and applies it to the cascode amplification output circuit 20. .

여기서, 상기 입력 임피던스 저하 방지회로(50)는 소정전원(B⁺)이 컬렉터단에 연결되고, 컬렉터단과 베이스단 사이에 저항(R2)이 연결되며, 베이스단에는 접지 연결된 저항(R1)이 병렬로 연결되고, 이미터단에는 접지 연결된 저항(R3)이 연결된 즉, 이미터 플로워 방식으로 연결된 트랜지스터(Q5)회로로 구성하며, 이미터단과 저항(R3) 사이에 캐스코드 증폭출력회로(20)의 트랜지스터(Q4)를 연결하여 구성한다.Here, in the input impedance reduction prevention circuit 50, a predetermined power source B ⁺ is connected to the collector terminal, a resistor R2 is connected between the collector terminal and the base terminal, and a grounded resistor R1 is parallel to the base terminal. And a transistor (Q5) circuit connected to the emitter terminal connected to a ground connected resistor R3, that is, an emitter follower method, and the cascode amplification output circuit 20 between the emitter terminal and the resistor R3. The transistor Q4 is connected and configured.

이와같이 구성된 본 고안의 작용 효과를 설명한다.The effect of the present invention configured as described above will be described.

본 고안은 비디오 프리앰프(10)에서 증폭된 비디오 신호가 입력 임피던스 저하방지회로(5O)를 통하여 트랜지스터(Q4)의 베이스 측에 인가되면, 트랜지스터(Q4)와 트랜지스터(Q3)가 연동하여 입력된 비디오 신호를 증폭하여 트랜지스터(Q1)(Q2)의 베이스측에 인가하게 된다.According to the present invention, when the video signal amplified by the video preamplifier 10 is applied to the base side of the transistor Q4 through the input impedance reduction prevention circuit 50, the transistor Q4 and the transistor Q3 are interlocked and input. The video signal is amplified and applied to the base side of the transistors Q1 and Q2.

그리하면, 트랜지스터(Q1)(Q2)는 인가된 비디오 신호를 안정화된 상태로 증폭시켜 도시 생략된 음극선관(40)의 캐소드단에 인가하므로 음극선관(40)의 캐소드단에 인가하므로 음극선관(40)의 형광면에 영상신호가 디스플레이되는 것이다.Then, the transistors Q1 and Q2 amplify the applied video signal in a stabilized state and apply it to the cathode end of the cathode ray tube 40 (not shown), so that the transistor Q1 and Q2 are applied to the cathode end of the cathode ray tube 40. The video signal is displayed on the fluorescent screen of 40).

특히, 본 고안은 비디오 프리앰프(10)에서 출력되는 비디오 신호를 인가받은 입력 임피던스 저하 방지회로(50)이 트랜지스터(Q5)는 입력되는 비디오 신호의 주파수와 관계없이 입력되는 비디오 신호의 레벨을 일정하게 유지시켜 트랜지스터(Q4)의 베이스 측에 인가한다.Particularly, in the present invention, the input impedance reduction prevention circuit 50 receiving the video signal output from the video preamplifier 10 has a constant level of the input video signal regardless of the frequency of the input video signal. Is applied to the base side of the transistor Q4.

즉, 트랜지스터(Q5)를 이용하여 트랜지스터(Q3)(Q4)를 충분히 드라이브 할 수 있도록 에미터 플로워를 사용하므로 입력되는 비디오 신호가 고주파수 대역을 가지고 입력되어도 이에 관계없이 입력되는 비디오 신호의 레벨을 일정하게 유지시켜 트랜지스터(Q4)의 베이스 측에 인가한다.That is, since the emitter follower is used to sufficiently drive the transistors Q3 and Q4 by using the transistor Q5, even if the input video signal has a high frequency band, the level of the input video signal is constant. Is applied to the base side of the transistor Q4.

따라서, 비디오 프리앰프(10)에서 출력되는 비디오 신호의 주파수 대역이 고주파 대역으로 입력되어도 트랜지스터(Q4)의 에미터측에 연결된 커패시터(CE)와 커패시터(CE)에 직렬로 연결되어 접지된 저항(RP)의 임피던스의 감소로 인해 입력되는 비디오 신호의 파형이 일그러지는 것을 방지할 수 있는 것이다.Therefore, even when the frequency band of the video signal output from the video preamplifier 10 is input to the high frequency band, a resistor RP connected in series to the capacitor CE and the capacitor CE connected to the emitter side of the transistor Q4 and grounded in series. It is possible to prevent the waveform of the input video signal from being distorted due to the decrease in the impedance of the?

이상에서와 같이 본 고안은 비디오 신호를 1차 증폭하는 비디오 프리 앰프가 구성되고, 비디오 프리 앰프에서 출력 되는 비디오 신호를 인가받아 증폭하는 캐스코드 증폭출력회로가 구성되며, 캐스코드 증폭출력회로에서 출력되는 비디오 신호를 안정된 상태로 증폭하여 음극선관의 캐소드단에 인가하는 출력버퍼회로를 구성하되, 비디오 프리앰프에서 출력되는 각기 다른 레벨의 비디오 신호를 인가받아 일정한 레벨로 유지시켜 캐스코드 증폭 출력회로에 인가하는 입력 임피던스 저하 방지 회로를 비디오 프리앰프와 캐스코드 증폭출력 증폭회로 간에 구성하므로서, 입력되는 비디오 신호가 고주파수로 입력되어도 안정된 상태로 증폭하여 음극선관의 캐소드에 인가할 수 있는 효과가 있다.As described above, the present invention includes a video preamplifier configured to primarily amplify a video signal, a cascode amplification output circuit configured to receive and amplify a video signal output from the video preamplifier, and output from a cascode amplified output circuit. The output buffer circuit is configured to amplify the video signal to a stable state and apply it to the cathode of the cathode ray tube, and to maintain a constant level by receiving video signals of different levels output from the video preamplifier. Since the input impedance reduction prevention circuit to be applied is constituted between the video preamplifier and the cascode amplification output amplification circuit, there is an effect that the input video signal can be amplified in a stable state and applied to the cathode of the cathode ray tube even when inputted at a high frequency.

Claims

A video preamplifier 10 for first amplifying the video signal; A cascode amplifying output circuit 20 having a base ground amplifying circuit dependently at a rear end thereof, the cascode amplifying output circuit 20 outputting an emitter ground amplifying process of the video signal output from the video preamplifier 10; A video output circuit comprising an output buffer circuit (30) for amplifying a video signal output from the cascode amplification output circuit (20) in a stable state and applying it to a cathode end of a cathode ray tube (40). The video signal output from the amplifier 10 is applied to the base of the transistor Q5 connected by the emitter follower method and maintained at a constant level, thereby preventing the input impedance from being outputted to the cascode amplification output circuit 20 through the emitter. Impedance reduction prevention circuit at the time of high frequency input, characterized in that it further comprises a circuit (50).